CN101064253A - 在减少低－k介电材料损伤的同时去除掩模材料的方法 - Google Patents

在减少低－k介电材料损伤的同时去除掩模材料的方法 Download PDF

Info

Publication number
CN101064253A
CN101064253A CNA2007100958576A CN200710095857A CN101064253A CN 101064253 A CN101064253 A CN 101064253A CN A2007100958576 A CNA2007100958576 A CN A2007100958576A CN 200710095857 A CN200710095857 A CN 200710095857A CN 101064253 A CN101064253 A CN 101064253A
Authority
CN
China
Prior art keywords
chemical substance
computer
oxidizability
plasma
readable media
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100958576A
Other languages
English (en)
Inventor
黄志林
李思怡
周庆军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN101064253A publication Critical patent/CN101064253A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/38—Treatment before imagewise removal, e.g. prebaking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种从具有暴露的低－k材料的衬底去除掩模材料同时对低－k材料的破坏最小的方法。在一个实施方式中，一种用于从衬底去除掩模材料的方法包括提供具有低－k材料和待去除的掩模材料的衬底；在第一时间周期将掩模材料暴露于由还原性化学物质形成的第一等离子中；以及在第二时间周期将掩模材料暴露于由氧化性化学物质形成的第二等离子体中。可以根据需要重复这些步骤以及可以相反顺序执行这些步骤。可选地，可以向氧化性化学物质中加入至少一种稀释气体。

Description

在减少低-k介电材料损伤的同时去除掩模材料的方法
技术领域
本发明一般涉及集成电路的制造，更尤其涉及一种在集成电路制造期间从低介电常数的介电材料(以下称为低-k材料)上去除掩模材料的方法。
背景技术
集成电路已经发展为可在单一芯片上包括数百万个元件(例如，晶体管、电容器和电阻器)的复杂器件。芯片设计的发展不断需要更快的电路以及更高的电路密度。对于更高电路密度的需求要求集成电路元件降低尺寸。
随着集成电路元件尺寸减小(例如，亚微米尺寸)，用于制造这些元件的材料将对集成电路的电性能具有更大的影响。例如，低电阻系数金属互连(例如，铜与铝)提供集成电路上元件之间的导电通道。金属互连通过绝缘材料彼此电性隔离。当邻近的金属互连之间的距离和/或绝缘材料的厚度是亚微米尺寸时，在金属互连之间可发生电容耦合，从而引起串扰和/或阻容(RC)延迟并使集成电路的总体性能退化。为了降低邻近的金属互连之间的电容耦合，利用低-k材料(例如，介电常数小于约4.0的材料)。
不幸的是，低-k材料不宜使用常规制造技术处理。特别是，在已经将一个图形蚀刻到低-k材料层之后低-k材料易于在等离子体处理期间受到破坏，诸如用于剥离掩模材料(即，光刻胶层)的等离子体处理。例如，当使用氧等离子体去除光刻胶时，氧与暴露的低-k材料表面附近的碳和/或氢反应并将其去除，从而破坏低-k材料。低-k材料的变化导致低-k迁移，这样材料的介电常数发生变化。
另外，这种破坏通常进一步产生额外的处理问题。例如，在随后去除残留物的湿法蚀刻步骤中，诸如氢氟酸(HF)浸渍，被破坏的低-k材料被不期望地去除为阱状。在诸如形成互连结构或者在低-k材料中蚀刻其他特征的制造工艺中，这将引起众所周知的侧壁反拉情况。其中不易受影响的层仍然存在，诸如可设置于低-k材料上部的盖层，构成部分互连特征的暴露低-k材料的侧壁轮廓的不均匀性引起完成互连特征所需的随后的导电材料沉积步骤的面临困难，潜在的导致包括有缺陷性互连结构的集成电路的完全失效。
因此，需要改善从低-k材料去除掩模材料的方法。
发明内容
本发明提供一种从具有暴露的低-k材料的衬底去除掩模材料同时是对低-k材料构成的暴露表面的破坏最小的方法。在一个实施方式中，一种用于从衬底去除掩模材料的方法包括提供具有暴露的低-k材料和要去除的掩模材料的衬底；在第一时间周期将掩模材料暴露于由还原性化学物质形成的第一等离子体；以及在第二时间周期将掩模材料暴露于由氧化性化学物质形成的第二等离子体中。可以根据需要重复这些步骤以及可以相反顺序执行这些步骤。可选地，至少一种稀释气体可以加入到氧化性化学物质中。
在另一实施方式中，一种用于在工艺腔室内从衬底上去除掩模材料的方法，包括(a)提供具有低-k材料和待去除的掩模材料的衬底；(b)执行以下步骤的其中之一：(b1)在第一时间周期将掩模材料暴露于由还原性化学物质形成的第一等离子体中；或者(b2)在第二时间周期将掩模材料暴露于由氧化性化学物质形成的第二等离子体中；(c)执行步骤(b)中没有执行的步骤(b1)或者(b2)；以及(d)重复最初在步骤(b)中执行的步骤。
附图说明
为了获得本发明上述特征的方法并详细理解该方法，将参照在附图中示出的实施方式对本发明的以上概况描述进行具体说明。
然而，应该理解附图仅示出本发明的典型实施方式，因此本发明并不局限于该范围，而本发明可包括其他等同的有效实施方式。
图1描述了依据在此描述的本发明的一个实施方式去除设置在低-k材料上部的掩模材料的方法的步骤序列图；
图2A-图2B是根据本发明的一个实施方式在双大马士革互连处理次序的不同阶段衬底的截面视图；
图3是示意性地可用于实践部分本发明的工艺(蚀刻)反应器的示意图。
为了便于理解，尽可能的使用相同的附图标记以表示附图中共用的相同元件。
具体实施方式
本发明的实施方式涉及处理低-k材料的方法，尤其涉及从具有暴露的低-k介电材料的衬底去除掩模材料的方法。
图1描述了依据本发明的一个实施方式用于从低-k材料去除掩模材料的方法步骤的方法100。图2A-图2B是在双大马士革互连制造次序的不同阶段期间互连特征的截面图。为了更好的理解本发明，读者应该同时参照图1和图2A-2B。
方法100从步骤102开始，其中在步骤102中提供具有暴露的低-k材料220以及将被去除的掩模材料222的衬底200。衬底200可以是任何衬底，诸如硅衬底或者其他半导体衬底，其通常包括在其上形成有至少一种低-k材料层202的支撑层204。低-k材料可以是掺杂碳的介电材料，诸如掺杂碳的氧化硅(SiOC)、有机聚合物(诸如聚酰亚胺、聚对二甲苯)等。
通常以蚀刻或者其他方式在低-k材料层202中形成诸如沟槽(trenches)212和/或通孔210，从而暴露部分低-k材料层，诸如侧壁216。在整个低-k材料层202上部形成(例如，沉积或者图案化)掩模层208，以有利于在低-k材料层202中蚀刻特征。掩模层208可包括光刻胶或者其他有机掩模材料，诸如有机聚合物。可选地，可在形成掩模层208之前在低-k材料层202上设置盖层206。盖层206可包括氧化薄膜以及有助于氧化膜较好的粘附到低-k材料202上的结合膜。可以预期衬底200可包括不同或者附加的材料层，并且可以在低-k材料层202中形成除了通孔和沟槽之外的特征。
接着，在步骤104中掩模层208暴露于由还原性化学物质形成的第一等离子体中。该还原性化学物质包括钝化气体或者聚合物沉积气体。钝化气体可以是含氮气体或者含氢气体。在一个实施方式中，钝化气体包括氨气(NH3)、氢气(H2)、甲烷(CH4)、氮气(N2)及其组合的至少其中之一。在第一等离子体中利用的还原性化学物质在特征的侧壁上沉积聚合物，从而保护侧壁不受剥离工艺的破坏。有利地是，与其他剥离化学物质相比，还原性化学物质具有大的操作窗口，并对诸如侧壁216的暴露的表面产生相对小量的低-k材料破坏。
在一个实施方式中，通过提供约100sccm至1000sccm范围内的总气体流速的钝化气体以及提供约50至约500瓦特范围的电压，在约2mTorr至约300mTorr范围的腔室压力下形成第一等离子体。掩模层208暴露于第一等离子体在约10至1000秒之间的时间周期。在一个实施方式中，工艺温度保持在大约0-60摄氏度。
在步骤104之后，方法100进行步骤106，其中掩模层208暴露于由氧化性化学物质形成的第二等离子体中。该氧化性化学物质包括含氧气体。在一个实施方式中，含氧气体包括氧气(O2)、一氧化碳(CO)、二氧化碳(CO2)、水蒸气(H2O)或其组合至少至少其中之一。第二等离子体的氧化性化学物质与步骤104的第二等离子体的还原性化学物质相比趋于具有更高的剥离速率和去除光刻胶及其他有机掩模材料的更好性能。另外，第二等离子体的氧化性化学物质与接近低-k材料层202的暴露表面的碳和氢剧烈反应。然而，在步骤106期间，由于在步骤104期间在这些表面上沉积的聚合物，因此使得从低-k材料的暴露表面去除的碳和/或氢最少。
在一个实施方式中，以小于或等于约100mTorr腔室压力下执行步骤106，并持续约10至约300秒的一时间。在一个实施方式中，当通过超低-k(ELK)介电材料(例如，介电常数低于约2.7的材料)实施该方法时，在小于或者等于约10mTorr、或者小于或等于约2mTorr的腔室压力下持续约10至约300秒执行步骤106。低压环境保持无碰撞等离子体鞘(即，在等离子体中颗粒的平均自由行程比等离子鞘厚度长的多)。当带电颗粒在等离子鞘电势作用下被引入衬底并与蚀刻特征接触时，带电颗粒几乎与衬底垂直(即，各向异性蚀刻条件)并几乎没有机会与鞘中的其他颗粒碰撞。同样地，蚀刻的垂直侧壁受到带电颗粒非常小的冲击。在这样的工艺条件下，进一步降低了化学活性颗粒在特征的垂直侧壁上的随机冲击。可依然保持低的总气体流量以有利于通过限制腔室内的气体量进一步降低侧壁破坏。在一个实施方式中，工艺腔室内氧化性化学物质气体流量在约10-500sccm之间。在一个实施方式中，腔室内的总气体流量小于约200sccm。还可以最小化供应到工艺腔室的能量，以维持具有离子和尽可能低的中性粒子浓度的氧化等离子体。在一个实施方式中，输入到腔室的RF功率小于约200瓦特。
可选地，步骤106的第二等离子体还可包括一种或多种惰性稀释气体。可将稀释气体以稀释气体与氧化性化学物质的比率在约1∶1和5∶1之间添加到氧化性化学物质中。在一个实施方式中，惰性稀释气体包括氦(He)、氩(Ar)和氙(Xe)的至少一种。向第二等离子体的氧化性化学物质中添加惰性稀释气体有利于稀释等离子体中的氧原子密度，从而降低对暴露的低-k材料的破坏。添加惰性稀释气体还有利于向等离子体中添加离子轰击成分，从而增加盖层206(当存在时)的蚀刻速率并防止盖外悬(由于低-k材料和盖层各自的蚀刻速率不同导致盖层延伸超过低-k材料的侧壁轮廓的情况)。
如虚线108所示，一旦完成步骤106可重复步骤104。可以继续重复方法步骤直到完全去除掩模层208。另外，方法100终止，可继续衬底200的进一步处理以完成集成电路的制造。
尽管如上所述的方法100利用还原性化学物质(步骤104)形成的等离子体并随后利用氧化性化学物质(步骤106)形成的等离子体去除光刻胶或者有机材料，可以预期也可以以相反的顺序执行这些步骤。例如，如果在具有对步骤106的氧化性化学物质破坏非常敏感的暴露的低-k材料的衬底200上执行方法100，那么方法100可以有利地利用聚合物-沉积还原性化学物质的步骤104作为第一步骤。可选地，在低-k材料非常坚固的情况，那么方法100可以有利地从步骤106开始从而更快地去除掩模材料。
在本发明的一个实施方式中，在由位于California，Santa Clara的美国Applied Materials Inc.(应用材料有限公司)提供的商用ENABLER工艺反应器中或者其他适当的工艺反应器中实施方法100。图3描述了可用于示例性地实施部分本发明的一个适当的工艺(蚀刻)反应器302的示意图。蚀刻反应器302一般用作CENTURA半导体晶片处理系统的处理模块，其中该系统由位于California，Santa Clara的美国Applied Materials Inc.(应用材料有限公司)提供。
反应器302一般包括工艺腔室310和控制器340。腔室310是由所控制的节流阀327和真空泵336供应的高真空容器。工艺腔室310进一步包括导电主体(壁)330、盖元件313、晶片支撑底座316和陶瓷衬垫331。盖元件313一般包括喷头332和上电极328。喷头332安装在上电极328上，并且可包括几个气体分配区使得各种气体可以特定的流速供应到腔室310的反应体内。上电极328通过阻抗变压器319(例如，四分之一波长匹配短截线(matching stub))与特高频(VHF)源318连接。VHF源318在大于约100MHz的调频下一般能产生高达3000瓦特的功率。
支撑底座316包括用于保持衬底300的静电卡盘326。在操作中，衬底300放置在支撑底座(即，阴极)316上。使用DC电源320控制静电卡盘326。支撑底座316通过匹配网络324与偏压源322连接。偏压源322在约50kHz至13.6MHz的可调频率时一般能产生高达5000W的射频(RF)功率(即，阴极偏压功率)。可选地，源322可以是DC电源或者脉冲DC源。
腔室壁330一般由金属(例如，铝(Al)、不锈钢等)形成，并与反应器302的电性接地端334连接。陶瓷衬垫331有利于工艺腔室310的原位清洗。
工艺气体从气路板(gas panel)338通过喷头332供应到工艺腔室310。可以使用气路板338和/或节流阀327控制工艺腔室310内气体混合物350的压力。通过从VHF源318施加功率而将腔室310反应体内的气体混合物350激活为等离子体351。
通过稳定静电卡盘326的温度并且将氦(He)气体从气源348流入通道而控制衬底300的温度，其中通道由衬底300的背面和静电卡盘326表面上的凹槽(未示出)形成。氦气促进衬底300和静电卡盘326之间的均匀热传递。利用这类热控制，衬底300可以保持在10至500摄氏度范围内的控制温度。
如上所述，为了促进对工艺腔室310的控制，控制器340可以是可用于控制各种腔室和分处理器(sub-processor)的工业设置中的任意一种形式的通用计算机处理器。CPU344的存储器或者计算机可读媒体342可以是一个或多个快速有效的存储器，诸如随机存取存储器(RAM)、只读存储器(ROM)、软盘、硬盘或者本地或远程其他形式的数字存储器。用于支持处理器的辅助电路346以传统方式与CPU344连接。这些电路包括高速缓存寄存器、电源、时钟电路、输入/输出线路和子系统等。
发明方法100一般以软件程序304存储在存储器342中。也可以通过第二CPU(未示出)存储和/或执行软件程序304，该第二CPU位于远离由CPU 344控制的硬件定位。本发明的部分或全部方法步骤也可以在硬件中执行。因而，本发明可以在软件中以及在诸如专用集成电路或者其他类型的硬件中利用计算机系统或者软件和硬件结合实施本发明。当使用CPU 344实施时，软件程序304使反应器302执行本发明的工艺并且该软件程序304一般存储在存储器342中。也可以通过和CPU 344控制的硬件远程定位的第二CPU(未示出)存储和/或执行软件程序304。
在衬底300定位到底座316上之后执行软件程序304。当通过CPU 344实施时，软件程序304将通用计算机转变为控制腔室操作从而执行蚀刻工艺的专用计算机(控制器)340。尽管在此以通过软件程序执行的方式讨论了本发明的工艺，但是所讨论的部分方法步骤既可以通过软件控制器又可以在硬件中执行。因此，本发明可以在通过计算机系统实施的软件中执行、在专用集成电路的硬件中执行或其他类型硬件实现或者软件和硬件结合执行。
因此，在此提供了一种用于从衬底去除光刻胶和其他有机掩模材料同时对暴露的低-k材料的破坏最小的方法。尽管以上结合形成双大马士革结构中采用的方法描述了本发明的实施方式，但是可以预期可以结合任意人们渴望从具有暴露的低-k材料的衬底去除光刻胶或者其他掩模材料的IC器件或者结构制造工艺中利用方法100。
尽管以上描述针对本发明的实施方式，但是在不脱离其基本范围以及以下权利要求所阐述的范围的情况下，可以推导本发明的其他以及进一步实施方式。

Claims (21)

1、一种用于在工艺腔室内从衬底去除掩模材料的方法，该方法包括：
(a)提供衬底，该衬底具有暴露的低-k材料和待去除的掩模材料；
(b)在第一时间周期将所述掩模材料暴露于由还原性化学物质形成的第一等离子中；以及
(c)在第二时间周期将所述掩模材料暴露于由氧化性化学物质形成的第二等离子体中。
2、根据权利要求1所述的方法，其特征在于，所述还原性化学物质包括氨气、氢气、甲烷和氮气至少其中之一。
3、根据权利要求2所述的方法，其特征在于，所述还原性化学物质的所述流速在大约100-1000sccm的范围内，以及所述处理腔室保持在大约2mTorr至300mTorr之间的压力下。
4、根据权利要求1所述的方法，其特征在于，所述氧化性化学物质包括氧气、一氧化碳、二氧化碳和水蒸气的至少其中之一。
5、根据权利要求4所述的方法，其特征在于，所述氧化性化学物质的所述流速在大约10-500sccm的范围内，以及所述处理腔室保持在小于或等于约100mTorr的压力下。
6、根据权利要求1所述的方法，其特征在于，所述第二等离子体还包括至少一种稀释气体。
7、根据权利要求6所述的方法，其特征在于，所述至少一种稀释气体包括氦、氩和氙的至少其中之一。
8、根据权利要求6所述的方法，其特征在于，以稀释气体与氧化性化学物质在约1∶1至5∶1之间的比率提供所述稀释气体设置。
9、根据权利要求1所述的方法，其特征在于，所述步骤(c)在所述步骤(b)之前发生。
10、根据权利要求1所述的方法，其特征在于，所述第一时间周期在约10-1000秒之间而所述第二时间周期在约10-300秒之间。
11、根据权利要求1所述的方法，其特征在于，还包括重复步骤(b)或(c)至少其中之一前面发生的步骤。
12、根据权利要求1所述的方法，其特征在于，还包括：
首先执行所述步骤(b)或(c)中的一个步骤；
执行所述步骤(b)或(c)中的另一步骤；以及
重复所述首先执行步骤。
13、一种含有软件的计算机可读媒体，当通过计算机执行该软件时，该软件促使处理系统在工艺腔室内从具有暴露的低-k材料的衬底去除掩模材料，该媒体包括：
(a)在第一时间周期将所述掩模材料暴露在由还原性化学物质形成的第一等离子体中；以及
(b)在第二时间周期将所述掩模材料暴露在由氧化性化学物质形成的第二等离子体中。
14、根据权利要求13所述的计算机可读媒体，其特征在于，所述还原性化学物质包括氨、氢、甲烷和氮至少其中之一。
15、根据权利要求13所述的计算机可读媒体，其特征在于，所述还原性化学物质的所述流速在大约100-1000sccm的范围内，以及所述处理腔室保持在大约2mTorr至300mTorr之间的一压力下。
16、根据权利要求13所述的计算机可读媒体，其特征在于，所述氧化性化学物质包括氧、一氧化碳、二氧化碳和水蒸气至少其中之一。
17、根据权利要求13所述的计算机可读媒体，其特征在于，所述氧化性化学物质的所述流速在大约10-500sccm的范围内，以及所述处理腔室保持在小于或等于约100mTorr的压力下。
18、根据权利要求13所述的计算机可读媒体，其特征在于，所述第二等离子体还包括至少一种稀释气体，所述稀释气体包括氦、氩和氙至少其中之一。
19、根据权利要求18所述的计算机可读媒体，其特征在于，以稀释气体与氧化性化学物质为1∶1至5∶1之间的比率提供所述稀释气体。
20、根据权利要求13所述的计算机可读媒体，其特征在于，所述第一时间周期约为10-1000秒之间，所述第二周期时间约为10-300秒之间。
21、根据权利要求13所述的计算机可读媒体，其特征在于，还包括重复所述步骤(a)或(b)至少其中之一前面发生的步骤。
CNA2007100958576A 2006-04-25 2007-04-10 在减少低－k介电材料损伤的同时去除掩模材料的方法 Pending CN101064253A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/410,786 2006-04-25
US11/410,786 US7790047B2 (en) 2006-04-25 2006-04-25 Method for removing masking materials with reduced low-k dielectric material damage

Publications (1)

Publication Number Publication Date
CN101064253A true CN101064253A (zh) 2007-10-31

Family

ID=38620015

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100958576A Pending CN101064253A (zh) 2006-04-25 2007-04-10 在减少低－k介电材料损伤的同时去除掩模材料的方法

Country Status (5)

Country Link
US (1) US7790047B2 (zh)
KR (1) KR20070105259A (zh)
CN (1) CN101064253A (zh)
SG (1) SG136917A1 (zh)
TW (1) TWI363255B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104909581A (zh) * 2014-03-10 2015-09-16 东京应化工业株式会社 用于形成蚀刻掩模的玻璃基板的前处理方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7858476B2 (en) * 2006-10-30 2010-12-28 Hynix Semiconductor Inc. Method for fabricating semiconductor device with recess gate
US7758763B2 (en) * 2006-10-31 2010-07-20 Applied Materials, Inc. Plasma for resist removal and facet control of underlying features
US7637269B1 (en) * 2009-07-29 2009-12-29 Tokyo Electron Limited Low damage method for ashing a substrate using CO2/CO-based process
JP5264834B2 (ja) * 2010-06-29 2013-08-14 東京エレクトロン株式会社 エッチング方法及び装置、半導体装置の製造方法
US8304262B2 (en) * 2011-02-17 2012-11-06 Lam Research Corporation Wiggling control for pseudo-hardmask
US10431469B2 (en) * 2012-07-16 2019-10-01 Mattson Technology, Inc. Method for high aspect ratio photoresist removal in pure reducing plasma
US9304396B2 (en) 2013-02-25 2016-04-05 Lam Research Corporation PECVD films for EUV lithography
US9040430B2 (en) 2013-06-27 2015-05-26 Lam Research Corporation Method of stripping organic mask with reduced damage to low-K film
JP6170378B2 (ja) * 2013-08-29 2017-07-26 東京エレクトロン株式会社 エッチング方法
US9589799B2 (en) 2013-09-30 2017-03-07 Lam Research Corporation High selectivity and low stress carbon hardmask by pulsed low frequency RF power
US9691590B2 (en) * 2015-06-29 2017-06-27 Lam Research Corporation Selective removal of boron doped carbon hard mask layers
CN108919407A (zh) * 2018-07-11 2018-11-30 京东方科技集团股份有限公司 金属线及金属线栅的制备方法以及线栅偏振片、电子装置
CN113891954A (zh) 2019-05-29 2022-01-04 朗姆研究公司 通过高功率脉冲低频率rf产生的高选择性、低应力、且低氢的类金刚石碳硬掩模

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
US6105588A (en) * 1998-05-27 2000-08-22 Micron Technology, Inc. Method of resist stripping during semiconductor device fabrication
US6028015A (en) * 1999-03-29 2000-02-22 Lsi Logic Corporation Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption
US6030901A (en) * 1999-06-24 2000-02-29 Advanced Micro Devices, Inc. Photoresist stripping without degrading low dielectric constant materials
US6235453B1 (en) * 1999-07-07 2001-05-22 Advanced Micro Devices, Inc. Low-k photoresist removal process
US6114259A (en) * 1999-07-27 2000-09-05 Lsi Logic Corporation Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage
US6316354B1 (en) * 1999-10-26 2001-11-13 Lsi Logic Corporation Process for removing resist mask of integrated circuit structure which mitigates damage to underlying low dielectric constant silicon oxide dielectric layer
US6492257B1 (en) * 2000-02-04 2002-12-10 Advanced Micro Devices, Inc. Water vapor plasma for effective low-k dielectric resist stripping
US6413877B1 (en) * 2000-12-22 2002-07-02 Lam Research Corporation Method of preventing damage to organo-silicate-glass materials during resist stripping
US6951823B2 (en) * 2001-05-14 2005-10-04 Axcelis Technologies, Inc. Plasma ashing process
US6673721B1 (en) * 2001-07-02 2004-01-06 Lsi Logic Corporation Process for removal of photoresist mask used for making vias in low k carbon-doped silicon oxide dielectric material, and for removal of etch residues from formation of vias and removal of photoresist mask
US6680164B2 (en) * 2001-11-30 2004-01-20 Applied Materials Inc. Solvent free photoresist strip and residue removal processing for post etching of low-k films
US6647994B1 (en) * 2002-01-02 2003-11-18 Taiwan Semiconductor Manufacturing Company Method of resist stripping over low-k dielectric material
US7029992B2 (en) * 2004-08-17 2006-04-18 Taiwan Semiconductor Manufacturing Company Low oxygen content photoresist stripping process for low dielectric constant materials
US7598176B2 (en) * 2004-09-23 2009-10-06 Taiwan Semiconductor Manufacturing Co. Ltd. Method for photoresist stripping and treatment of low-k dielectric material
US7288488B2 (en) * 2005-05-10 2007-10-30 Lam Research Corporation Method for resist strip in presence of regular low k and/or porous low k dielectric materials
US7413994B2 (en) * 2005-06-08 2008-08-19 Texas Instruments Incorporated Hydrogen and oxygen based photoresist removal process
US7479457B2 (en) * 2005-09-08 2009-01-20 Lam Research Corporation Gas mixture for removing photoresist and post etch residue from low-k dielectric material and method of use thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104909581A (zh) * 2014-03-10 2015-09-16 东京应化工业株式会社 用于形成蚀刻掩模的玻璃基板的前处理方法
CN104909581B (zh) * 2014-03-10 2019-03-08 东京应化工业株式会社 用于形成蚀刻掩模的玻璃基板的前处理方法

Also Published As

Publication number Publication date
US20070249172A1 (en) 2007-10-25
TW200745786A (en) 2007-12-16
US7790047B2 (en) 2010-09-07
SG136917A1 (en) 2007-11-29
TWI363255B (en) 2012-05-01
KR20070105259A (ko) 2007-10-30

Similar Documents

Publication Publication Date Title
CN101064253A (zh) 在减少低－k介电材料损伤的同时去除掩模材料的方法
US9865472B2 (en) Fabrication of a silicon structure and deep silicon etch with profile control
US7718542B2 (en) Low-k damage avoidance during bevel etch processing
CN101536155B (zh) 一种具有原位背侧聚合物去除的等离子体蚀刻工艺
TWI774688B (zh) 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法
TWI420594B (zh) 去氟化製程
KR101029947B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
US6833325B2 (en) Method for plasma etching performance enhancement
US20100091424A1 (en) Method for reducing sidewall etch residue
WO2006057236A1 (ja) 基板処理方法および半導体装置の製造方法
US8187981B2 (en) Substrate processing method, substrate processing system, and computer-readable storage medium
US20110097904A1 (en) Method for repairing low-k dielectric damage
JPH0950986A (ja) 接続孔の形成方法
US6656850B2 (en) Method for in-situ removal of side walls in MOM capacitor formation
US6315913B1 (en) Structuring method
JP3318801B2 (ja) ドライエッチング方法
US20030235995A1 (en) Method of increasing selectivity to mask when etching tungsten or tungsten nitride
CN1302525C (zh) 用于控制掺碳氧化物薄膜的蚀刻偏差的方法
KR20060121269A (ko) 구리 표면의 표면 감소, 패시베이션, 부식 방지 및 활성화시스템과 방법
US8236188B2 (en) Method for low-K dielectric etch with reduced damage
JP2000082681A (ja) 半導体装置の製造方法
JP3271373B2 (ja) ドライエッチング方法
CN113517289B (zh) 半导体结构及其形成方法
KR20050000970A (ko) 반도체 소자의 제조방법
JP2008311258A (ja) 低誘電率の誘電材料の損傷を低減したマスキング材料の除去方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20071031