CN101042930B - 电源单元的控制电路、电源单元及其控制方法 - Google Patents
电源单元的控制电路、电源单元及其控制方法 Download PDFInfo
- Publication number
- CN101042930B CN101042930B CN2006101409302A CN200610140930A CN101042930B CN 101042930 B CN101042930 B CN 101042930B CN 2006101409302 A CN2006101409302 A CN 2006101409302A CN 200610140930 A CN200610140930 A CN 200610140930A CN 101042930 B CN101042930 B CN 101042930B
- Authority
- CN
- China
- Prior art keywords
- voltage
- information
- output
- power supply
- supply unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000001105 regulatory effect Effects 0.000 claims description 48
- 230000008859 change Effects 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000012360 testing method Methods 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 5
- 230000000052 comparative effect Effects 0.000 claims 4
- 238000001514 detection method Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 22
- 230000000694 effects Effects 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 9
- 230000001360 synchronised effect Effects 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 102100023882 Endoribonuclease ZC3H12A Human genes 0.000 description 1
- 101710112715 Endoribonuclease ZC3H12A Proteins 0.000 description 1
- 108700012361 REG2 Proteins 0.000 description 1
- 101150108637 REG2 gene Proteins 0.000 description 1
- 108091058543 REG3 Proteins 0.000 description 1
- 101100120298 Rattus norvegicus Flot1 gene Proteins 0.000 description 1
- 101100412403 Rattus norvegicus Reg3b gene Proteins 0.000 description 1
- 102100027336 Regenerating islet-derived protein 3-alpha Human genes 0.000 description 1
- 101100015484 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GPA1 gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- QGVYYLZOAMMKAH-UHFFFAOYSA-N pegnivacogin Chemical compound COCCOC(=O)NCCCCC(NC(=O)OCCOC)C(=O)NCCCCCCOP(=O)(O)O QGVYYLZOAMMKAH-UHFFFAOYSA-N 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000009711 regulatory function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
Abstract
本发明公开了一种电源单元的控制电路、电源单元及其控制方法。为了提供能够根据来自外部的指令灵活地设置和调节输出电压的电压值的电源单元的控制电路、电源单元及其控制方法，提供了用于将从外部输入的第一电压设置信息调节为实际电压信息的电压调节部分AD，并且基于从电压调节部分AD中输出的实际电压信息控制电源单元的输出电压的电压值。即使被设置为作为供电目的地的外部设备的输出电压的关于电压设置的信息不同于实际需要的电压值，通过灵活地调节实际电压信息，从外部输入的第一电压设置信息也使得所需要的输出电压能够被建立。
Description
技术领域
本发明涉及电源单元的控制电路、电源单元及其控制方法，更具体地涉及其中与来自外部的指令相对应地控制输出电压的电压值的电源单元的控制电路、电源单元及其控制方法。
背景技术
在半导体器件的技术领域中，随着处理速度和集成度的提高，加速了电源单元的电压的降低。但是，要考虑各种半导体器件中所需要的电源单元的电压会根据制造技术发展的不同而变化。当接口被安置(assure)在由多个半导体器件的组合构成的系统设备中的不同半导体器件之间时，I/O信号的电压幅度有时可能是不同的。就用来在具有不同电源电压的半导体器件之间安置接口的技术而言，已提出了日本未审查专利公开No.2002-111470中所示出的技术。
图7示出了一种示例。考虑了将控制大规模集成电路(LSI)100(例如ASIC)与具有DDR功能的动态存储器(下文中被称为DDR存储器)200进行接口连接的情况。例如，假设DDR存储器200被2.5V的电源电压Vdd2激励，并且电源电压Vdd2的一半1.25V被设置于接口电路作为端电压VTT。与此相对，假设控制LSI100被1.2V的电源电压激励。
在具有高速接口电路的DDR存储器200中，电压幅度的宽度被限制为端电压VTT(例如1.25V)左右±200mV，以抑制信号的传输延迟。接口信号的最大值为1.45V(端电压VTT(1.25V)+200mV)，并且该值超过了1.2V(控制LSI100的电源电压Vdd)。
然后，控制LSI100的低电平侧电压被设置为从地电压上升得到的一电压，以使端电压VTT(1.25V)与控制LSI100的电源电压Vdd的1/2的电压相匹配。就是说，控制LSI100的低电平侧电压被设置为0.65V，并 且相应地，电源电压被设置为1.85V(＝1.2V+0.65V)。接口信号以1.25V±200mV的幅度波动，使得接口信号的电压幅度宽度处于控制LSI100的工作电压范围内，从而实现了与DDR存储器200的直接接口连接。
诸如构成半导体器件的MOS晶体管之类的器件的电特性及其它物理属性可能会受产品质量的差异的影响，因为随着处理速度和集成度的提高半导体器件变得小型化，因而有时会导致各种半导体器件之间产品质量的差异变大。众所周知，各种器件的电特性及其它物理属性会由于使用环境(例如环境温度)的不同而发生变化。这种特性的变化有时受使用电压降低的影响而愈发明显，并且要考虑不能在每种使用环境下都保证足够的性能。
当由于需要提高工作速度而引起伴随着器件小型化使半导体设备中使用的电压加速降低时，需要将阈值电压降低到很低的电压，来以较高的速度操作MOS晶体管。但是具有很低的阈值电压的MOS晶体管可能具有这样的特性，即由于MOS晶体管未导通时其源极和漏极之间透过的漏电流而引起消耗电流增加。为了减少这种漏电流，考虑通过将电压偏置施加于MOS晶体管的背栅极以施加背栅极偏置效应，来加深阈值电压。就是说，保证高速操作的特性所需要的低阈值电压与保证低消耗电流的特性所需要的高阈值电压相冲突。
因此，当半导体器件被停止工作时，执行增加背栅极偏置效应的电压偏置，以加深MOS晶体管的阈值电压，从而减少由漏电流引起的电流消耗，如日本未审查专利公开No.H7(1995)-176624中所公开的。在工作时间，通过执行减少背栅极偏置效应的电压偏置以降低MOS晶体管的阈值电压，实现了高速操作。这种技术通过动态地控制到MOS晶体管的背栅极的电压偏置既实现了工作时间时的高速响应，又实现了等待时间时的低消耗电流。
发明内容
为了在各自具有不同电源电压的半导体器件之间进行接口连接，比地电压高的电压被作为低电平侧电压来使用接口信号的阈值电压，而通常不 采用其值为电源电压的参考值的低电平侧电压作为公共地，如日本未审查专利公开No.2002-111470中所公开的。
但是，从系统设备或其它控制器中指示的作为控制LSI(在这个示例中，控制LSI将比地电压高的电压作为其低电平侧电压)所需要的电源电压的电源电压通常是关于相对地的电压值的信息。原因是常规的电源电压是相对地的电压。如果电源单元被基于这个电压值信息进行指示，则其不能为低电平侧电压或高电平侧电压提供预定电压，使得恐怕不能提供实现日本未审查专利公开No.2002-111470中所公开的接口的电源，这是所要解决的一个问题。
此外，通过改变工作时间和等待时间中到MOS晶体管的背栅极的电压偏置来改变阈值电压，可以同时满足高速度工作和低消耗电流这两个相冲突的特性，如日本未审查专利公开NO.H7(1995)-176624中所公开的。
但是，处理质量的差异、温度的变化等可能导致各种半导体器件之间的不同的特性变化。最佳电压值可能依半导体器件或工作条件而不同。虽然需要根据工作特性调节预先指定的电压值的电压值调节功能，但是日本未审查专利公开No.H7(1995)-176624并没有公开这种功能，这也是所要解决的问题。
因此，考虑上述现有技术而完成了本发明，本发明的目的在于提供一种电源单元的控制电路、电源单元及其控制方法，其能够根据来自外部的指令灵活地设置和调节输出电压。
为了实现上述目的，提供了根据来自外部的指令控制输出电压的电压值的电源单元的控制电路，其包括：
电压调节部分，其根据从外部输入的第一电压设置信息或者根据所述第一电压设置信息和预先设置的第二电压设置信息来调节实际电压信息，其中
基于从电压调节部分中输出的实际电压信息控制输出电压的电压值。
还提供了一种电源单元，其中根据来自外部的指令控制输出电压的电压值，所述电源单元包括：
电压调节部分，其根据从外部输入的第一电压设置信息或者根据所述 第一电压设置信息和预先设置的第二电压设置信息调节实际电压信息，其中
基于从电压调节部分中输出的实际电压信息控制输出电压的电压值。
在本发明的电源单元的控制电路和本发明的电源单元中，实际电压信息由电压调节部分根据从外部输入的第一电压设置信息进行调节，或者实际电压信息被根据从外部输入的第一电压设置信息和预先设置的第二电压设置信息进行调节。基于调节后的实际电压信息控制电源单元的输出电压。
此外，提供了一种电源单元，其中根据来自外部的指令控制输出电压的电压值，所述电源单元包括：
电压调节部分，其根据从外部输入的第一电压设置信息或者根据所述第一电压设置信息和预先设置的第二电压设置信息来调节实际电压信息，其中
基于从电压调节部分中输出的实际电压信息控制输出电压的电压值。
根据本发明的电源单元的控制方法，第一电压设置信息被从外部输入，并且实际电压信息被根据所输入的第一电压设置信息进行调节。或者，在预先设置了第二电压设置信息之后，第一电压设置信息被从外部输入，并且实际电压信息被根据第一和第二电压设置信息进行调节。基于调节后的实际电压信息控制来自电源单元的输出电压。
因此，即使被从外部输入的第一电压设置信息设置或/和预定的第二电压设置信息设置为供电目的地的输出电压的关于电压设置的信息不同于实际需要的电压值，也可以通过调节实际电压信息灵活地设置所需要的输出电压。
有时希望通过向指定的电压值提供偏移量或/和通过根据预定的调节放大倍率来调节用于提供电压的电压值，所述预定的调节放大倍率与半导体器件所表示的电子器件或组合电子器件而构成的系统设备的电路配置相对应或/和与电子器件或系统设备的制造质量的不同或由使用环境引起的操作特性的变化相对应。这是为了优化器件的操作。而且在这种情况下，经过预定调节的实际电压信息可以根据被给定作为与输出电压相关联的信息的 第一和第二电压设置信息而输出。
如果输出电压的指定值信息被提供给电源单元的控制电路或电源单元作为第一电压设置信息，则可以很容易地调节各个器件固有的实际电压信息。不需要从外部输入各个器件固有的电压值，因此可以简化对电源单元的控制电路和电源单元的控制。为了根据各个器件设置由指定的电压值变化得到的固有电压值，指示从指定的电压值开始的变化量的关于电压设置的信息作为第一电压设置信息可以被输入到电源单元的控制电路或者电源单元。因此，可以很容易地输出依各个器件而不同的电压。
结合附图阅读下面的详细描述，将更充分地清楚本发明的上述和其它的目的和新颖的特征。但是应当理解，这些附图仅仅是为了说明，不希望成为对本发明的界限的限定。
附图说明
图1是示出了电源单元和接收功率的外部设备之间的连接的示图；
图2是本发明的原理性示图；
图3是示出了第一实施例的电压调节部分的示图；
图4是示出了第二实施例的示图；
图5是示出了第三实施例的示图；
图6是示出了第四实施例的示图；以及
图7是示出了现有技术的控制LSI和DDR存储器之间的接口的示图。
具体实施方式
在下文中，将参考图1-6详细描述根据本发明的电源单元的控制电路、电源单元及其控制方法的实施例。
图1示出了本发明的电源单元1和从电源单元1向其提供功率的外部单元2之间的连接关系。如图2的原理性示图中所示，电源单元1负载有多个DC-DC转换器30-70，其中每一个都向外部单元2提供用在接口信号的阈值电压等中的高电平侧电源电压VDD、低电平侧电源电压VSS、 PMOS和NMOS晶体管的背栅极电压VBGP、VBGN和参考电压Vref。电源单元1通过诸如IIC总线这样的通信线路与外部单元2交换各种信息。外部单元2由包括PMOS/NMOS晶体管的MOS器件构成。还提供了图7中所示出的接口结构。
这里所提到的各种信息指与电源电压相关的第一电压设置信息等和外部单元2所需要的各个电压偏置。外部单元2对应于来自电源单元1的功率供应开始其动作。因此，通过诸如IIC总线这样的通信线路从外部单元2发送的第一电压设置信息需要在外部单元2达到稳定状态之前的过渡状态中被发送。要考虑这种临时的设置信息可能被发送，并且其可能不是应当被提供的优化后的电压设置信息。或者，被发送的信息可能是不同于要输出的电压值的名义上的电压设置信息。
例如，作为各种信息，基于构成外部单元2的各个器件的电压规格的第一电压设置信息可以被发送。在这种情况下，其中如图7中所示的器件之间低电平侧电源电压不同的接口结构不被考虑。优选地，与接口结构相对应的输出电压偏移值信息被添加到从电源单元1中发送的第一电压设置信息中，以调节实际电压信息，然后该功率被提供给器件。
优选地，电源单元1配备有最佳的第二电压设置信息，该信息与从外部单元2发送的第一电压设置信息相关联。
由于构成外部单元2或与外部单元2匹配的器件的不同，可以优选地考虑提供不同于指定电压值(例如电压范围的中心值)的电压值，以得到最佳电路动作。例如，相对于输出电压的指定值信息，可以很方便地通过以下方式得到根据预定电压调节放大倍率信息调节的实际电压信息，所述方式是如果要发送的第一电压设置信息是输出电压的指定值信息，则配备利用电压调节放大倍率信息作为第二电压设置信息的电源单元1，或者如果要发送的第一电压设置信息是预定的电压调节放大倍率信息，则配备利用输出电压的指定值信息作为第二电压设置信息的电源单元1。
如果需要保持例如高电平侧电源电压VDD和PMOS晶体管的背栅极电压VBGP之间或低电平侧电源电压VSS和NMOS晶体管的背栅极电压VBGN之间的预定电压关系，那么如果能够在电源单元1中进行指定的调 节就会很方便。
在下面的描述中，将在第一到第四实施例中示出一种用于调节实际电压信息以将准确的电压值输出到外部单元2中的方法，所述调节基于从外部单元2发送的各种第一电压设置信息和按照需要预先存储的第二电压设置信息。
图2是本发明的原理性示图。电源单元1由第一-第五DC-DC转换器30到70构成。设置第一-第五DC-DC转换器30到70的输出电压VDD、VSS、Vref、VBGP和VBGN的电压值的设置电压VR1-VR5被基于通过IIC总线从外部单元2发送的第一电压设置信息进行确定。电源单元1包括接口控制部分IF，寄存器REGa-REGd、电压调节部分AD、寄存器REG1-REG5以及DA转换器DAC1-DAC5。这里，电源单元1的控制电路20也是由接口控制部分IF，寄存器REGa-REGd、电压调节部分AD、寄存器REG1-REG5以及DA转换器DAC1-DAC5构成。第一-第五DC-DC转换器30-70是通过配备误差放大器EA1-EA5、三角波振荡器O1-O5以及PWM比较器PWM1-PWM5来构成的。
接口控制部分IF的输入端被连接到IIC总线。这个IIC总线被连接到外部单元2，并且第一电压设置信息从外部单元2中被发送。接口控制部分IF的输出端被连接到寄存器REGa-REGd。
寄存器REGa-REGd被连接到电压调节部分AD。从外部单元2中发送的第一电压设置信息被调节为用于第一-第五DC-DC转换器30-70的各个实际电压信息。电压调节部分AD被连接到寄存器REG1-REG5，并且寄存器REG1-REG5被连接到DA转换器DAC1-DAC5。DA转换器DAC1-DAC5被连接到第一-第五DC-DC转换器30-70。经电压调节部分AD调节过的实际电压信息被存储在寄存器REG1-REG5中，被DA转换器DAC1-DAC5进行DA转换，然后设置电压VR1-VR5被输出。
第一DC-DC转换器30向外部单元2提供高电平侧电源电压VDD，并且其包括主开关晶体管T11、同步侧开关晶体管T12、扼流线圈L1和电容器C1。在主开关晶体管T11中，输入电压VIN被提供到其漏极。主开关晶体管T11的源极被连接到同步侧开关晶体管T12的漏极。同步开关晶体 管T12的源极被接地。此外，主开关晶体管T11的源极和同步开关晶体管T12的漏极被连接到扼流线圈L1的一端。扼流线圈L1的另一端为输出高电平侧电源电压VDD的输出端。而且，电容器C1被连接在输出端与地之间。
第一DC-DC转换器30包括误差放大器EA1、三角波振荡器O1以及PWM比较器PWM1。误差放大器EA1的反相输入端被连接到输出端。另一方面，误差放大器EA1的非反相输入端被连接到DA转换器DAC1，并且设置电压VR1被输入其中。
三角波振荡器O1输出三角波信号。三角波信号在指定的电压范围(例如1.0V-2.0V)内波动。三角波振荡器O1由例如OP放大器、电阻器、电容器等构成。
PWM比较器PWM1具有正侧输入端(+)和负侧输入端(-)。这个正侧输入端(+)被连接到误差放大器EA1的输出端(N1)。另一方面，负侧输入端(-)被连接到三角波振荡器O1。此外，PWM比较器PWM1的输出端(Q1)被连接到主开关晶体管T11的栅极，并且PWM比较器PWM1的非反相输出端(*Q1)被连接到同步开关晶体管T12的栅极。
第二到第四DC-DC转换器40-60的结构与第一DC-DC转换器30相同。提供了误差放大器EA2-EA4来代替第一DC-DC转换器30的误差放大器EA1，并且设置电压VR2-VR4被输入各个非反相输入端。此外，提供了PWM比较器PWM2-PWM4来代替PWM比较器PWM1，提供了主开关晶体管T21-T41来代替主开关晶体管T11，提供了同步侧开关晶体管T22-T42来代替同步侧开关晶体管T12，提供了扼流线圈L2-L4来代替扼流线圈L1，并且提供了电容器C2-C4来代替电容器C1。
扼流线圈L2-L4的其它端为输出端，其输出低电平侧电源电压VSS、参考电压Vref和PMOS晶体管的背栅极电压VBGP。
与第一-第四DC-DC转换器30-60一样，用于输出NMOS晶体管的背栅极电压VBGN(其为负电压)的第五DC-DC转换70的结构包括误差放大器EA5、三角波振荡器O5、PWM比较器PWM5、主开关晶体管T51、同步侧开关晶体管T52、扼流线圈L5，以及电容器C5。
为了输出负电压，与第一-第四DC-DC转换器30-60不同，同步侧开关晶体管T52和电容器C5被连接到输出端而不是地。扼流线圈L5被连接到地而不是输出端。反相放大器INV被提供在输出端和误差放大器EA5的反相输入端之间，以使输出电压被反相且被反馈到误差放大器EA5的反相输入端。
接口控制部分IF对应于通信部分。
接下来，将描述电源单元1的控制方法。接口控制部分IF从连接到IIC总线的外部单元2中接收第一电压设置信息。接口控制部分IF接收到的第一电压设置信息被存储在各个DC-DC转换器的寄存器REGa-REGd中。从外部单元发送的第一电压设置信息用与低电平侧电源电压的电位差来表示，因为它是表示逻辑电压值的信息。就是说，它是指示相对地的电压值的信息。因此，如果低电平侧电源电压VSS不同于地电压，则它与指示实际电压值的实际电压信息相一致，并且第一电压设置信息不被发送。因此，寄存器REGa-REGd被构造成比DC-DC转换器的数目少一个。原因是与低电平侧电源电压VSS相关的第一电压设置信息不需要被发送，因为第一电压设置信息采用低电平侧电源电压VSS作为地电平。
存储在寄存器REGa-REGd中的第一电压设置信息是用于设置诸如电源电压、参考电压、PMOS晶体管的背栅极电压、NMOS晶体管的背栅极电压这样的输出电压的信息。该信息包括输出电压的指定值信息、输出电压调节放大倍率信息、输出电压偏移值信息、特定电压的指定值信息、特定电压的调节值信息等。
这里提到的特定电压是与从电源单元1输出的输出电压有关的电压，其将名义上临时给定的逻辑电压值(指定值)与实际输出的电压值(调节值)进行比较。例如，阈值电压就是特定电压的示例。如果在图7中控制LSI100被单独考虑，则阈值电压为0.6V，其是电源电压(1.2V)的1/2。这是特定电压的指定值。在图7中所示出的接口连接中，阈值电压需要等于(meet)端电压VTT(1.25V)。这是特定电压的调节值。
存储在各个寄存器REGa-REGd中的第一电压设置信息是指示逻辑电压值的信息的数字信号或指示与要输出的电压值的实际电压信息相对应的 代码信息的数字信号。
电压调节部分AD基于存储在寄存器REGa-REGd中的第一电压设置信息调节实际电压信息，该实际电压信息是要从第一-第五DC-DC转换器30-70中输出的电压值的信息。调节后的实际电压信息被存储在各个第一-第五DC-DC转换器30-70的寄存器REG1-REG5中。存储在寄存器REG1-REG5中的实际电压信息是数字信号。这些数字信号在DA转换器DAC1-DAC5中被转换为模拟值。转换后的模拟信号被输入到误差放大器EA1-EA5的非反相输入端作为第一-第五DC-DC转换器30-70的设置电压VR1-VR5。
第一-第五DC-DC转换器30-70的输出电压被反馈到误差放大器EA1-EA5的反相输入端。高电平侧电源电压VDD与设置电压VR1的差分电压、低电平侧电源电压VSS与设置电压VR2的差分电压、参考电压Vref与设置电压VR3的差分电压、背栅极电压VBGP与设置电压VR4的差分电压以及被反相的背栅极电压VBGN与设置电压VR5的差分电压被进行误差放大。从输出端(N1)-(N5)输出的误差输出电压被输入PWM比较器PWM1-PWM5的正侧输出端(+)。
来自三角波振荡器O1-O5的三角波信号被输入PWM比较器PWM1-PWM5的负侧输入端(-)。PWM比较器PWM1-PWM5将误差输出电压与三角波信号的电压值进行比较。
当误差输出电压大于三角波信号的电压值时，PWM比较器PWM1-PWM5从输出端(Q1)-(Q5)输出高电平PWM信号。同时，低电平的反相后的PWM信号从反相输出端(*Q1)-(*Q5)中被输出。当误差输出电压小于三角波信号的电压值时，PWM比较器PWM1-PWM5从输出端(Q1)-(Q5)输出低电平PWM信号。同时，高电平的反相后的PWM信号从反相输出端(*Q1)-(*Q5)中被输出。
PWM信号被输入主开关晶体管T11-T51的栅极。当PWM信号为高电平时主开关晶体管T11-T51被导通，当PWM信号为低电平时主开关晶体管T11-T51被关断。反相PWM信号被输入同步侧开关晶体管T12-T52的栅极。当反相PWM信号为低电平时同步侧开关晶体管T12-T52被关 断，当反相PWM信号为高电平时同步侧开关晶体管T12-T52被导通。输出电压(VDD、VSS、Vref、VBGP、VBGN)被控制来符合设置电压VR1-VR5的要求，因为PWM信号在高电平和低电平之间重复地变化，并且同时，反相PWM信号在低电平和高电平之间重复地变化。输出电压VBGN是具有与设置电压VR5相反的极性的电压值。
通过IIC总线发送的第一电压设置信息被存储在寄存器REGa-REGd中。存储在寄存器REGa-REGd中的第一电压设置信息被电压调节部分AD调节为实际电压信息，并且之后被存储在寄存器REG1-REG5中。从寄存器REG1-REG5中输出的实际电压信息可以将各个输出电压控制为目标电压值，作为用于设置第一-第五DC-DC转换器30-70的输出电压(VDD、VSS、Vref、VBGP、VBGN)的设置电压VR1-VR5。第一电压设置信息可以被电压调节部分AD调节为最佳的实际电压信息，而不管第一电压设置信息是什么。
图3是应用于第一实施例的电压调节部分AD1的电路框图。图2的原理性示图示出了电压调节部分AD的实施例。在第一实施例中，电源单元1将被作为用于向构成图7中所示接口的控制LSI 100供电的单元进行描述。
在图7的控制LSI 100中，低电平侧电源电压作为地电压时的标称电源电压被假设为例如1.2V。电源电压信息VD0被存储在具有电压值为1.2V的信息的寄存器REGa中。在PMOS/NMOS晶体管的背栅极的情况下，假设比高电平侧电源电压高ΔVP的电压被施加到PMOS晶体管的背栅极来确保背栅极效应，并且比地电压低ΔVN的电压被施加到NMOS晶体管。PMOS晶体管的背栅极效应电压信息DVP被存储在具有电压值为ΔVP的信息的寄存器REGc中。NMOS晶体管的背栅极效应电压信息DVN被存储在具有电压值为ΔVN的信息的寄存器REGd中。接口信号的端电压VTT被设置为例如1.25V。控制LSI 100的阈值电压需要匹配端电压VTT。参考电压信息VRF0被存储在具有1.25V的电压的信息的寄存器REGb中。
要在操作部分OP1中执行的操作的目的在于从电源电压信息VD0和 参考电压信息VRF0获得实际高电平侧电源电压信息VR1D，该信息用于设置从电源单元1中输出的物理高电平侧电源电压VDD。为了使控制LSI100的逻辑阈值电压与端电压VTT(1.25V)一致，通过将1/2的电源电压信息VD0与参考电压信息VRF0相加来计算表示物理高电平侧电源电压VDD的实际高电平侧电源电压信息VR1D。即VR1D＝VD0/2+VRF0。作为高电平侧电源电压VDD的值，1.2V/2+1.25V＝1.85V被输出。
操作部分OP1由除法器和加法器构成。根据第一实施例，除法器除以2。可以简单地通过进行1位的位移来实现该数字操作。加法器的数字操作可以很容易地利用已知的电路配置来实现。
操作部分OP2所执行的操作的目的在于基于电源电压信息VD0和参考电压信息VRF0获得实际低电平侧电源电压信息VR2D，该信息用于设置从电源单元1中输出的物理低电平侧电源电压VSS。与操作部分OP1中类似，通过从参考电压信息VRF0中减去1/2的电源电压信息VD0来计算表示物理低电平侧电源电压VSS的实际低电平侧电源电压信息VR2D。即VR2D＝VRF0-VD0/2。作为低电平侧电源电压VSS的值，1.25V-1.2V/2＝0.65V被输出。
操作部分OP2由除法器和减法器构成。与操作部分OP1一样，除法器可以通过进行1位的位移来容易地实现数字操作。此外，减法器的数字操作可以很容易地利用已知的电路配置来实现。
操作部分OP3所执行的操作的目的在于获得用于设置从电源电压1输出的物理背栅极电压VBGP的实际PMOS背栅极电压信息VR4D，并且通过将PMOS晶体管的背栅极效应电压信息DVP与实际高电平侧电源电压信息VR1D相加来施加PMOS晶体管的背栅极效应。同样，操作部分OP4所执行的操作的目的在于获得用于设置从电源单元1输出的物理背栅极电压VBGN的实际NMOS背栅极电压信息VR5D，并且通过从实际低电平侧电源电压信息VR2D中减去NMOS晶体管的背栅极电压信息DVN来施加NMOS晶体管的背栅极效应。这些操作用下面的式子表示：
VR4D＝VR1D+DVP
VR5D＝VR2D-DVN
作为PMOS晶体管的背栅极电压VBGP的值，1.85V+ΔVP被输出，并且作为NMOS晶体管的背栅极电压VBGN，0.65V-ΔVN被输出。
操作部分OP3和OP4分别由加法器和减法器构成。数字操作可以很容易地利用已知电路配置来实现。
在第一实施例中，如上所述，可以通过利用操作部分OP1-OP4计算第一电压设置信息来调节实际电压信息。同时，参考电压信息VRF0被存储在寄存器REG3中作为实际参考电压信息VR3D。实际参考电压信息VR3D所指示的电压值为1.25V，其等于参考电压信息VRF0所指示的电压值。
这里，电源电压信息VD0是输出电压的指定值信息的示例，并且PMOS/NMOS晶体管的背栅极效应电压信息DVP、DVN是输出电压偏移值信息的示例。可以通过将作为输出电压偏移值信息的背栅极效应电压信息DVP、DVN与实际高电平侧/低电平侧电源电压信息VR1D、VR2D相加或相减来得到实际的P/NMOS背栅极电压信息VR4D、VR5D。此外，参考电压值信息VRF0是特定电压的调节值信息的示例。
如果指示的电压值(0.6V)为电源电压值信息VD0所指示的电压值(1.2V)的1/2的信息是特定电压的指定值信息，则差分偏移值信息可以通过利用减法器从作为特定电压的调节值信息的参考电压值信息VRF0中减去特定电压的指定值信息来得到，然后可以通过将差分偏移值信息与输出电压的指定值信息(例如电源电压值信息VD0)相加来调节实际电压信息。在这种情况下，差分偏移值信息所指示的电压值为1.25V-0.6V＝0.65V。不必说，这个电压值与低电平侧电源电压VSS相一致。在第一实施例中，从地电压到低电平侧电源电压VSS的转变对应于根据差分偏移值信息转变的电压值。根据第一实施例，代替这个操作，通过操作部分OP1-OP4的操作调节实际电压信息。
虽然在第一实施例中，描述了其中与输出电压偏移值信息相加或相减的对象是实际高电平侧/低电平侧电源电压值信息VR1D/VR2D的情况，但是本发明不局限于该示例，也可以采用其中第一电压设置信息进行加法或减法的结构。此外，实际高电平侧电源信息VR1D、实际低电平侧电源电 压信息VR2D、实际参考电压信息VR3D、实际PMOS背栅极电压信息VR4D以及实际NMOS背栅极电压信息VR5D是实际电压信息的示例。
不必说，操作部分OP1-OP4及其它操作可以从硬件的角度利用已知的电路配置来实现，或者从软件的角度利用已知的操作程序来实现。
图4是示出了第二实施例的电路框图。第二实施例包括放大器A1和比较器CMP1，还有另外具有选择器S1和S2的电压调节部分AD2。在第一DC-DC转换器30中，传感电阻器RS被设在相对于扼流线圈L1和电容器C1之间的连接点的输出侧的电流通路上。放大器A1被连接到传感电阻器RS的两端。扼流线圈L1和电容器C1之间的连接点被连接到放大器A1的非反相输入端，而其输出侧被连接到反相输入端，并且放大器A1放大利用传感电阻器RS转换成电压的输出电流。放大器A1的输出端被连接到比较器CMP1的非反相输入端。比较器CMP1的反相输入端被连接到参考电压VRF。比较器CMP1的输出端被连接到选择器S1和S2的选择端(S)。
这里，高电平侧电源电压VDD对应于第一输出电压。放大器A1对应于缓冲部分，并且选择器S1和S2以及寄存器REGc1、REGc2、REGd1和REGd2对应于选择部分。参考电压VRF对应于参考值。此外，传感电阻器RS和放大器A1对应于电源单元的检测部分。比较器CMP1、选择器S1和S2以及寄存器REGc1、REGc2、REGd1和REGd2的设置(provision)对应于电压改变部分。放大器A1对应于电源单元的控制电路中的检测部分。
选择器S1选择寄存器REGc1和REGc2中的任一个，并代替第一实施例的寄存器REGc被连接到操作部分OP3。操作部分OP3的另一端被连接到寄存器REG1。选择器S2选择寄存器REGd1和REGd2中的任一个，并代替寄存器REGd被连接到操作部分OP4。操作部分OP4的另一端被连接到寄存器REG2。
寄存器REGc1和REGc2存储背栅极效应电压值信息DVP1和DVP2，它们各自具有要被加到实际高电平侧电源电压信息VR1D上的用于调节实际PMOS背栅极电压信息VR4D的不同的电压值信息，实际 PMOS背栅极电压信息VR4D建立PMOS晶体管的物理背栅极电压VBGP。同样，寄存器REGd1和REGd2存储背栅极效应电压值信息DVN1和DVN2，它们各自具有要从实际低电平侧电源电压信息VR2D中减去的用于调节实际NMOS背栅极电压信息VR5D的不同的电压值信息，实际NMOS背栅极电压信息VR5D建立NMOS晶体管的物理背栅极电压VBGN。假设各个信息所指示的电压值的关系为DVP1>DVP2、DVN1>DVN2。当背栅极效应电压值信息DVP1、DVN1被选择时，调节为施加更大背栅极效应的实际P/NMOS背栅极电压信息VR4D、VR5D。
在MOS晶体管中，如果背栅极效应减小，则阈值电压降低。虽然漏电流增加，但是伴随电流驱动能力的工作速度被提高。反过来，如果背栅极效应增加，则阈值电压升高。虽然伴随电流驱动能力的工作速度受到限制，但是漏电流减小了。如果由MOS晶体管构成的半导体器件被激活，则优选地通过减小背栅极效应来降低阈值电压，而在半导体器件没有被激活的等待状态下，优选地通过增加背栅极效应来升高阈值电压。
根据图4中示出的第二实施例，根据流向高电平侧电源电压VDD的输出电流量检测半导体器件的激励状态。如果当半导体器件处于等待状态时输出电流很小并且由放大器A1放大的输出电压降至参考电压VRF以下，则比较器CMP1的输出电压变为低电平。如果此时选择器S1和S2被设置为选择寄存器REGc1、REGd1，则较大的电压值信号DVP1和DVN1被选择，从而产生较大的背栅极效应。因此，阈值电压可以被设置为很高，以减少等待状态下的漏电流。
当半导体器件被激活并且输出电流流动时，如果输出电流增大至超过在来自放大器A1的输出电压之下的参考电压VRF，则比较器CMP1的输出电压变为高电平。因此，选择器S1和S2选择寄存器REGc2和REGd2，因此较小的电压值信号DVP2和DVN2被选择，从而产生较小的背栅极效应。因此，阈值电压可以被设置为很低，以提高工作速度。
图5是示出了根据第三实施例的电源单元13和电源单元13的控制电路23的电路框图。第三实施例未设有输出低电平侧电源电压VSS的第二DC-DC转换器40。第三实施例包括寄存器REGe来代替寄存器REGa- REGd，还包括电压调节部分AD3。在这种情况下，低电平侧电源电压VSS被保持在与地相同的电位上，并使用输出电压调节放大倍率信息产生其它电压值。例如，输出电压的指定值信息被利用预定的放大倍率信息(0.9倍或1.1倍)进行调节。
电压调节部分AD3包括操作部分OP5-OP8，并且寄存器REGe被连接到各个操作部分OP5-OP8，作为预先设置的输出电压的指定值信息的指示逻辑电压值的电压值信息(VD0、VDF0、VBGP0、VBGN0)被连接到相应的操作部分OP5-OP8。这里，电压值信息VD0指示电源电压的指定值信息，电压值信息VRF0指示参考电压的指定值信息，电压值信息VBGP0指示PMOS晶体管的背栅极电压的指定值信息，并且电压值信息VBGN0指示NMOS晶体管的背栅极电压的指定值信息。
输出电压调节放大倍率信息被存储在寄存器REGe中。考虑当要被提供功率的外部设备2等被调节到与不同的制造质量或各个器件的组合相对应的最佳电压值时，利用预定的放大倍率信息调节输出电压的指定值信息。在这种情况下，从外部设备2等发送的输出电压调节放大倍率信息被存储。
操作部分OP5-OP8为乘法器。指示预定逻辑电压值的电压值信息(VD0、VRF0、VBGP0、VBGN0)与存储在寄存器REGe中的输出电压调节放大倍率信息相乘。在这种情况下，可以容易地利用数字操作领域中的已知的电路配置或已知的软件来实现乘法器。
预定的电压值信息(VD0、VRF0、VBGP0、VBGN0)对应于第二电压设置信息。输出电压调节放大倍率信息可以是预定的第二电压设置信息，并且电压值信息(VD0、VRF0、VBGP0、VBGN0)可以被设置为从外部发送。
图5中示出的第三实施例可以被应用于外部设备2的地为不可变且参考地来指定的各个电压是按照预定的放大倍率进行调节的情况。如果当需要通过分别调节电压值向各个外部设备2提供电压时输出电压的指定值信息的输出电压调节放大倍率信息被从外部发送，则与依输出电压的指定值信息进行调节的实际电压信息相对应的电压值可以被输出到各个外部设备 2。
图6是示出了根据第四实施例的电源单元14和电源单元14的控制电路24的电路框图。第四实施例符合第一电压设置信息被发送作为代码信息的情况。该实施例包括作为电压调节部分的非易失性存储器AD4。
来自接口控制部分IF的代码信息作为非易失性存储器AD4的地址信号被输入地址端(AD)，并且同时作为用于选择寄存器REG1-REG5的选择信号被输入各个寄存器REG1-REG5的选择端(S)，所述各个寄存器REG1-REG5存储了第一-第五转换器30-70的实际电压信息。非易失性存储器AD4的输出端(O)被连接到各个寄存器REG1-REG5的数据输入端(D)。
如果从外部(例如外部设备2)发送的代码信息被从接口控制部分IF输出，则存储在非易失性存储器AD4中与代码信息相对应的实际电压信息被输出到输出端(O)。代码信息同时选择相应的寄存器REG1-REG5。因此，从非易失性存储器AD4中输出的指示物理电压值的实际电压信息被存储在相应的寄存器中。存储了与代码信息相对应的实际电压信息的寄存器可以激活相应的DC-DC转换器。
根据代码信息的输入顺序确定将实际电压信息存储到寄存器REG1-REG5中的顺序。第一-第五DC-DC转换器30-70可以在完成向所有寄存器REG1-REG5的存储之后被启动。此外，每次当实际电压信息被存储时，可以启动相应的DC-DC转换器。在这种情况下，从外部设备2输出的代码信息的顺序需要根据外部设备2的电路配置或设备配置来确定。在第四实施例中，需要注意升高(rise up)顺序，例如在高电平侧电源电压VDD和低电平侧电源电压VSS先被升高之后，背栅极电压VBGP、VBGN和参考电压Vref升高。
如上所详细描述，实际电压信息被根据输出电压的指定值信息、输出电压偏移值信息、特定电压的指定值信息、特定电压的调节值或/和输出电压调节放大倍率信息进行调节，上述信息作为第一电压设置信息是被根据本实施例的电源单元和电源单元的控制电路中的电压调节部分AD、AD1、AD2、AD3和AD4从外部输入的。此外，实际电压信息被根据作 为第一电压设置信息的输出电压的指定值信息、输出电压偏移值信息、特定电压的指定值信息、特定电压的调节值信息或/和输出电压调节放大倍率信息，以及作为第二电压设置信息的输出电压的指定值信息、输出电压偏移值信息、特定电压的指定值信息、特定电压的调节值信息或/和输出电压调节放大倍率信息进行调节。电源单元的输出电压被基于调节后的实际电压信息进行控制。
根据这些实施例的电源单元的控制方法，输出电压的指定值信息、输出电压偏移值信息、特定电压的指定值信息、特定电压的调节值信息或/和输出电压调节放大倍率信息被输入作为第一电压设置信息，然后根据被输入的输出电压的指定值信息、输出电压偏移值信息、特定电压的指定值信息、特定电压的调节值信息或/和输出电压调节放大倍率信息调节实际电压信息。或者，输出电压的指定值信息、输出电压偏移值信息、特定电压的指定值信息、特定电压的调节值信息或/和输出电压调节放大倍率信息被预先建立作为第二电压设置信息，然后输出电压的指定值信息、输出电压偏移值信息、特定电压的指定值信息、特定电压的调节值信息或/和输出电压调节放大倍率信息被从外部输入来调节实际电压信息。电源单元的输出电压被基于调节后的实际电压信息进行控制。
因此，如果被从外部输入或/和预先确定的第一电压设置信息或/和第二电压设置信息设置为到供电目的地的输出电压的电压值与实际需要的物理电压值不同，则可以通过灵活地调节实际电压信息来建立所需要的输出电压。
可以通过向电压值提供偏移或/和通过根据预定的调节放大倍率来适当地调节电压值，所述预定的调节放大倍率与半导体器件所表示的电子器件或组合电子器件而构成的系统设备的电路配置或/和由于电子器件或系统设备的制造质量或使用环境的不同而引起的操作特性的变化相对应。因而，可以优化设备的操作。
可以根据电压设置信息调节指示各个设备所必需的固有物理电压值的实际电压信息。不需要输入各个设备所固有的电压值，并且可以简化对电源单元的控制电路或电源单元的控制。
不必说，本发明不局限于上述实施例，而是可以在不脱离本发明精神的范围内以各种方式进行改善或修改。
虽然已经描述了本实施例包括第一-第五DC-DC转换器作为用于构成电源单元的因素的情况，但是本发明不局限于该示例，也不必说，本发明可以应用于线性调节器或其它电源单元。此外，电源单元上的输出电压量和电压值不局限于任何特定值。
根据本发明的电源单元的控制电路和电源单元可以利用半导体技术实现在半导体集成电路上或者实现在像多芯片模块(MCP)这样的模块或电路板上。此外，作为电源单元的控制电路或电源单元，它们可以独立地实现，再安装在其它设备上。
本发明可以提供一种电源单元的控制电路、电源单元及其控制方法，其能够利用输出电压的特定值信息作为参考来输出不同于特定值信息的电压值。
本申请基于2006年3月24日提交的在先日本专利申请No.2006-083759，并要求该在先专利申请的优先权，该在先专利申请的全部内容都被通过引用结合于此。
Claims (16)
1.一种电源单元的控制电路，其根据来自外部的指令控制输出电压的电压值，所述控制电路包括：
电压调节部分，其根据从外部输入的第一电压设置信息或者根据所述第一电压设置信息和预先设置的第二电压设置信息调节实际电压信息，
所述电压调节部分还包括操作部分，用于在所述第一电压设置信息中的至少两个之间或在所述第一电压设置信息和所述第二电压设置信息之间执行操作，
其中所述输出电压的电压值基于从所述电压调节部分中输出的实际电压信息而被控制。
2.根据权利要求1所述的电源单元的控制电路，其中所述第一电压设置信息是输出电压的指定值信息或输出电压调节放大倍率信息中的至少任一个，而所述第二电压设置信息是在所述输出电压的指定值信息和所述输出电压调节放大倍率信息的第一电压设置信息中未指定的信号，并且
所述操作部分包括乘法部分，用于将所述输出电压的指定值信息与所述输出电压调节放大倍率信息相乘。
3.根据权利要求1所述的电源单元的控制电路，其中所述第一电压设置信息是所述输出电压的指定值信息或所述输出电压偏移值信息中的至少任一个，而所述第二电压设置信息是在所述输出电压的指定值信息和所述输出电压偏移值信息的第一电压设置信息中未指定的信息，并且
所述操作部分包括加法部分，用于向所述输出电压的指定值信息加上或减去所述输出电压偏移值信息。
4.根据权利要求1所述的电源单元的控制电路，其中所述第一电压设置信息是所述输出电压的指定值信息、特定电压的指定值信息或特定电压的调节值信息中的至少任一个，而所述第二电压设置信息是在所述输出电压的指定值信息、所述特定电压的指定值信息和所述特定电压的调节值信息的第一电压设置信息中未指定的信号，并且
所述电压调节部分包括减法部分和加法部分，所述减法部分用于获得所述特定电压的调节值信息相对所述特定电压的指定值信息的差分偏移值信息，所述加法部分用于向所述输出电压的指定值信息加上所述差分偏移值信息。
5.根据权利要求1所述的电源单元的控制电路，其中所述电源单元包括电压改变部分，其输出各自具有不同电压值的多个输出电压，检测与所述多个输出电压之一的第一输出电压相关的输出电流，并且基于所检测到的所述输出电流的变化改变除所述第一输出电压之外的输出电压中的至少一个，
所述电压改变部分还包括：
检测部分，用于检测所述输出电流；
比较部分，用于输出所述检测部分的检测值与参考值的比较结果；以及
选择部分，用于选择所述第一或/和第二电压设置信息，以基于所述比较结果调节关于至少一个输出电压的电压值的实际电压信息。
6.根据权利要求5所述的电源单元的控制电路，其中所述检测部分包括缓冲部分，其在被转换为电压的所述输出电流值被输入其中之后输出所述检测值。
7.根据权利要求1所述的电源单元的控制电路，其中所述第一电压设置信息是与所述输出电压的电压值相对应的代码信息，并且
其中所述电压调节部分包括转换表，在该转换表中，所述实际电压信息被分配给所述代码信息。
8.根据权利要求7所述的电源单元的控制电路，其中所述电压调节部分包括存储所述转换表的非易失性存储器部分，并且所述代码信息是与所述非易失性存储器部分的地址信号相对应的信号。
9.根据权利要求1所述的电源单元的控制电路，其中所述第一电压设置信息和所述第二电压设置信息是数字信号。
10.根据权利要求7所述的电源单元的控制电路，还包括通信部分，其中所述第一电压设置信息由所述通信部分接收。
11.一种电源单元，其中输出电压的电压值根据来自外部的指令被控制，所述电源单元包括：
电压调节部分，其根据从外部输入的第一电压设置信息或根据所述第一电压设置信息和预先设置的第二电压设置信息调节实际电压信息，其中基于从所述电压调节部分中输出的实际电压信息控制所述输出电压的电压值，
所述电压调节部分还包括操作部分，用于在所述第一电压设置信息中的至少两个之间或在所述第一电压设置信息和第二电压设置信息之间执行操作。
12.根据权利要求11所述的电源单元，还包括电压改变部分，其输出各自具有不同电压值的多个输出电压，检测与所述多个输出电压之一的第一输出电压相关的输出电流，并且基于所述检测到的输出电流的变化改变除所述第一输出电压之外的所述输出电压中的至少一个，
所述电压改变部分还包括：
检测部分，用于检测所述输出电流；
比较部分，用于输出所述检测部分的检测值与参考值的比较结果；以及
选择部分，用于选择所述第一或/和第二电压设置信息，以基于所述比较结果调节关于至少一个输出电压的电压值的实际电压信息。
13.根据权利要求11所述的电源单元，其中所述第一电压设置信息是与所述输出电压的电压值相对应的代码信息，并且
其中所述电压调节部分包括转换表，在该转换表中，所述实际电压信息被分配给所述代码信息。
14.一种电源单元的控制方法，用于根据来自外部的指令控制输出电压的电压值，所述控制方法包括：
其中第一电压设置信息被从外部输入的步骤，或者其中第二电压设置信息被预先设置并且所述第一电压设置信息被输入的步骤；以及
根据从所述输入步骤中获得的所述第一电压设置信息或者根据从所述设置和输入步骤中获得的所述第一和第二电压设置信息调节实际电压信息的步骤，其中所述输出电压的电压值基于在所述调节步骤中输出的实际电压信息而被控制，
所述调节步骤还包括在所述第一电压设置信息中的至少两个之间或在所述第一电压设置信息和第二电压设置信息之间执行操作的步骤。
15.根据权利要求14所述的电源单元的控制方法，还包括输出各自具有不同电压值的多个输出电压以及检测与所述多个输出电压之一的第一输出电压有关的输出电流的步骤，以及基于所检测到的所述输出电流的变化改变除所述第一输出电压之外的所述输出电压中的至少一个的步骤。
16.根据权利要求14所述的电源单元的控制方法，还包括预先将代码信息与所述实际电压信息相关联的步骤，其中
在所述输入步骤中，所述代码信息被输入作为所述第一电压设置信息，并且在所述关联步骤中，与所述代码信息相关的实际电压信息被输出。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006083759A JP4841282B2 (ja) | 2006-03-24 | 2006-03-24 | 電源装置の制御回路、電源装置、およびその制御方法 |
| JP2006083759 | 2006-03-24 | ||
| JP2006-083759 | 2006-03-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101042930A CN101042930A (zh) | 2007-09-26 |
| CN101042930B true CN101042930B (zh) | 2012-03-07 |
Family
ID=38604720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006101409302A Expired - Fee Related CN101042930B (zh) | 2006-03-24 | 2006-10-17 | 电源单元的控制电路、电源单元及其控制方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8368373B2 (zh) |
| JP (1) | JP4841282B2 (zh) |
| KR (1) | KR100818870B1 (zh) |
| CN (1) | CN101042930B (zh) |
| TW (1) | TWI309421B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4789662B2 (ja) * | 2006-03-17 | 2011-10-12 | 富士通セミコンダクター株式会社 | 電源装置の制御回路、電源装置及びその制御方法 |
| JP5351899B2 (ja) * | 2007-12-21 | 2013-11-27 | サンディスク テクノロジィース インコーポレイテッド | 電子機器を操作する方法、電子機器およびメモリ装置 |
| JP5440613B2 (ja) | 2009-12-28 | 2014-03-12 | 富士通株式会社 | 電源制御装置および電源制御方法 |
| US8717093B2 (en) * | 2010-01-08 | 2014-05-06 | Mindspeed Technologies, Inc. | System on chip power management through package configuration |
| EP2535728B1 (en) * | 2011-06-15 | 2019-08-07 | Lucas Automotive GmbH | Electrical control unit for a vehicle actuation system |
| CN102299623B (zh) * | 2011-08-20 | 2014-01-15 | 泉芯电子技术(深圳)有限公司 | Dc-dc同步管的控制方法和装置 |
| KR102105218B1 (ko) * | 2012-03-15 | 2020-04-27 | 퀄컴 인코포레이티드 | Ddr 터미네이션을 지원하도록 추적하는 로드 스위치 제어기에 대한 장치 및 방법 |
| TWI489458B (zh) * | 2012-05-02 | 2015-06-21 | Via Tech Inc | 操作系統及其控制方法 |
| CN103529758B (zh) * | 2012-07-05 | 2016-10-05 | 联想(北京)有限公司 | 一种供电控制方法、供电控制装置及电子设备 |
| CN103714842B (zh) * | 2012-10-09 | 2016-12-07 | 华邦电子股份有限公司 | 存储器装置以及其电压控制方法 |
| JP6288375B2 (ja) | 2015-06-24 | 2018-03-07 | 株式会社村田製作所 | エネルギーマネジメントシステム |
| US10348243B2 (en) * | 2016-07-19 | 2019-07-09 | Globalfoundries Inc. | Switched capacitor circuit structure with method of controlling source-drain resistance across same |
| WO2018018411A1 (zh) * | 2016-07-26 | 2018-02-01 | 华为技术有限公司 | 调压电路及电路调压方法 |
| CN106406483A (zh) * | 2016-08-24 | 2017-02-15 | 柳州鹏达科技有限责任公司 | Ddr内存供电电路 |
| KR20210083065A (ko) | 2019-12-26 | 2021-07-06 | 에스케이하이닉스 주식회사 | 전압 스위칭 회로 및 이를 포함하는 반도체 메모리 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1158524A1 (en) * | 2000-05-25 | 2001-11-28 | Kabushiki Kaisha Toshiba | Semiconductor memory device having a boosted voltage generating circuit |
| CN1469216A (zh) * | 2002-07-04 | 2004-01-21 | ������������ʽ���� | 电源电路 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5426347A (en) | 1980-08-14 | 1995-06-20 | Nilssen; Ole K. | Lighting system with emergency standby feature |
| US5079410A (en) * | 1991-01-25 | 1992-01-07 | General Electric Company | Power control system adaptable to a plurality of supply voltages |
| JPH07111314A (ja) | 1993-10-14 | 1995-04-25 | Kawasaki Steel Corp | 半導体集積回路装置 |
| JPH07176624A (ja) | 1993-12-20 | 1995-07-14 | Nippon Telegr & Teleph Corp <Ntt> | 相補性ｍｏｓ型電界効果トランジスタ集積回路 |
| DE69425368T2 (de) | 1994-04-15 | 2000-12-07 | St Microelectronics Srl | Schaltung zur Verschiebung des Signalpegels von hohem auf ein niedriges Potential |
| US6831848B2 (en) * | 1994-04-26 | 2004-12-14 | Comarco Wireless Technologies, Inc. | Programmable power supply to simultaneously power a plurality of electronic devices |
| US7145787B2 (en) * | 1994-04-26 | 2006-12-05 | Comarco Wireless Technologies, Inc. | Programmable power supply |
| WO1996019764A1 (en) * | 1994-12-22 | 1996-06-27 | Intel Corporation | Power budgeting with device specific characterization of power consumption |
| KR100231722B1 (ko) * | 1996-12-28 | 1999-11-15 | 김영환 | 전압 조정 회로 |
| US5949671A (en) * | 1997-07-15 | 1999-09-07 | Lucent Technologies Inc. | Power supply with re-configurable outputs for different output voltages and method of operation thereof |
| US5917719A (en) * | 1997-08-11 | 1999-06-29 | Power Ten, Inc. | Internally programmable modular power supply and method |
| IL136235A0 (en) * | 1997-11-17 | 2001-05-20 | Lifestyle Technologies | Universal power supply |
| KR100295055B1 (ko) * | 1998-09-25 | 2001-07-12 | 윤종용 | 전압조정이가능한내부전원회로를갖는반도체메모리장치 |
| US6493827B1 (en) * | 1999-03-17 | 2002-12-10 | International Business Machines Corporation | Method and system for monitoring configuration changes in a data processing system |
| KR20000074998A (ko) | 1999-05-27 | 2000-12-15 | 윤문수 | 직류-직류 컨버터 |
| JP2002112542A (ja) | 2000-09-29 | 2002-04-12 | Fujitsu General Ltd | 電源回路 |
| JP2002111470A (ja) | 2000-10-03 | 2002-04-12 | Hitachi Ltd | 半導体装置 |
| US6967523B2 (en) * | 2000-11-21 | 2005-11-22 | Mosaid Technologies Incorporated | Cascaded charge pump power supply with different gate oxide thickness transistors |
| GB0103837D0 (en) * | 2001-02-16 | 2001-04-04 | Nallatech Ltd | Programmable power supply for field programmable gate array modules |
| JP2003348826A (ja) * | 2002-05-24 | 2003-12-05 | Fuji Electric Co Ltd | 電源制御装置 |
| US6986069B2 (en) * | 2002-07-01 | 2006-01-10 | Newisys, Inc. | Methods and apparatus for static and dynamic power management of computer systems |
| US7420142B2 (en) * | 2002-07-26 | 2008-09-02 | Illinois Tool Works, Inc | Power control module for electrical appliances |
| JP4075830B2 (ja) * | 2004-03-12 | 2008-04-16 | セイコーエプソン株式会社 | 電源回路並びにそれを用いたドライバｉｃ、液晶表示装置及び電子機器 |
| US7659673B2 (en) * | 2004-03-15 | 2010-02-09 | Philips Solid-State Lighting Solutions, Inc. | Methods and apparatus for providing a controllably variable power to a load |
| US20050218971A1 (en) * | 2004-03-30 | 2005-10-06 | B.P. Elfman & A.B. Pollard Properties Llc | System and method for an auto-tracking, self-calibrating voltage generator |
| US7142140B2 (en) * | 2004-07-27 | 2006-11-28 | Silicon Laboratories Inc. | Auto scanning ADC for DPWM |
| JP4422583B2 (ja) * | 2004-09-03 | 2010-02-24 | パナソニック株式会社 | Ｄｃ−ｄｃ変換器 |
| JP2008000002A (ja) * | 2004-09-30 | 2008-01-10 | Sysmex Corp | リブロース２リン酸カルボキシラーゼスモールチェーン１Ａ（ＲＢＣＳ−１Ａ）遺伝子及び／又は該遺伝子のｍＲＮＡを検出するための核酸増幅用プライマ、及び内部標準として該遺伝子及び／又は該遺伝子のｍＲＮＡを用いた検査方法。 |
| JP4381327B2 (ja) | 2005-03-02 | 2009-12-09 | 富士通マイクロエレクトロニクス株式会社 | Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータ制御装置、電源装置、電子装置及びｄｃ−ｄｃコンバータ制御方法 |
| JP4701875B2 (ja) * | 2005-06-30 | 2011-06-15 | ダイキン工業株式会社 | ロータリ式膨張機 |
| JP4789662B2 (ja) | 2006-03-17 | 2011-10-12 | 富士通セミコンダクター株式会社 | 電源装置の制御回路、電源装置及びその制御方法 |
| US20090199204A1 (en) * | 2008-02-05 | 2009-08-06 | International Business Machines Corporation | Systems and methods for constructing protocol state machines to determine the validity of an implementation of a service interface |
-
2006
- 2006-03-24 JP JP2006083759A patent/JP4841282B2/ja not_active Expired - Fee Related
- 2006-09-22 TW TW95135173A patent/TWI309421B/zh not_active IP Right Cessation
- 2006-10-05 US US11/543,093 patent/US8368373B2/en not_active Expired - Fee Related
- 2006-10-17 CN CN2006101409302A patent/CN101042930B/zh not_active Expired - Fee Related
- 2006-10-18 KR KR1020060101140A patent/KR100818870B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1158524A1 (en) * | 2000-05-25 | 2001-11-28 | Kabushiki Kaisha Toshiba | Semiconductor memory device having a boosted voltage generating circuit |
| CN1469216A (zh) * | 2002-07-04 | 2004-01-21 | ������������ʽ���� | 电源电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4841282B2 (ja) | 2011-12-21 |
| KR20070096765A (ko) | 2007-10-02 |
| CN101042930A (zh) | 2007-09-26 |
| US8368373B2 (en) | 2013-02-05 |
| TW200737218A (en) | 2007-10-01 |
| US20070242557A1 (en) | 2007-10-18 |
| KR100818870B1 (ko) | 2008-04-01 |
| JP2007259659A (ja) | 2007-10-04 |
| TWI309421B (en) | 2009-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101042930B (zh) | 电源单元的控制电路、电源单元及其控制方法 | |
| US7579902B2 (en) | Charge pump for generation of multiple output-voltage levels | |
| CN101330252B (zh) | 具有温度补偿电路的直流至直流转换器 | |
| US20120176109A1 (en) | Voltage Regulator | |
| CN108445950B (zh) | 一种多输出ldo电路以及基于ldo的多电压输出方法 | |
| CN107342685B (zh) | Dcdc转换器 | |
| US8125204B2 (en) | Two-stage power supply with feedback adjusted power supply rejection ratio | |
| CN101388664B (zh) | 输出电路 | |
| KR20110043484A (ko) | 통합된 응용을 위한 ｌｄｏ 레귤레이터 | |
| KR100463619B1 (ko) | 차지펌프 회로의 제어 방법 | |
| CN109412408B (zh) | 一种电荷泵电路及其负载驱动方法 | |
| US20210232166A1 (en) | Digital Voltage Regulator and Method of Regulating Voltage | |
| CN101329587A (zh) | 电压调节器 | |
| US20080278200A1 (en) | Current Weighted Voltage Interpolation Buffer | |
| CN101242141A (zh) | 高效率且低杂讯的电源供应装置及转换电压的方法 | |
| JP4876624B2 (ja) | 電源装置の制御回路、電源装置及びその制御方法 | |
| US20090212841A1 (en) | Level shift circuit and method for the same | |
| KR100736396B1 (ko) | 저전력 소모를 위한 소 신호 수신기 및 이를 구비하는반도체 장치 | |
| JP2009060439A (ja) | 誤差増幅回路およびスイッチング電源回路 | |
| JP6090214B2 (ja) | 電源回路 | |
| US20200044639A1 (en) | Latch circuit | |
| JP4614234B2 (ja) | 電源装置およびそれを備える電子機器 | |
| US20130222036A1 (en) | Voltage level converting circuit | |
| CN110007707A (zh) | 低压差线性稳压器及系统 | |
| US10305482B2 (en) | Voltage level shifter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: FUJITSU MICROELECTRONICS CO., LTD. Free format text: FORMER OWNER: FUJITSU LIMITED Effective date: 20081031 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20081031 Address after: Tokyo, Japan, Japan Applicant after: Fujitsu Microelectronics Ltd. Address before: Kanagawa Applicant before: Fujitsu Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SUOSI FUTURE CO., LTD. Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD. Effective date: 20150512 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150512 Address after: Kanagawa Patentee after: Co., Ltd. Suo Si future Address before: Kanagawa Patentee before: Fujitsu Semiconductor Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120307 Termination date: 20201017 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |