CN101034691A - 半导体元件及其制造方法 - Google Patents

半导体元件及其制造方法 Download PDF

Info

Publication number
CN101034691A
CN101034691A CNA2006100573009A CN200610057300A CN101034691A CN 101034691 A CN101034691 A CN 101034691A CN A2006100573009 A CNA2006100573009 A CN A2006100573009A CN 200610057300 A CN200610057300 A CN 200610057300A CN 101034691 A CN101034691 A CN 101034691A
Authority
CN
China
Prior art keywords
mentioned
contacts
semiconductor element
protrusions
circuit structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100573009A
Other languages
English (en)
Other versions
CN100416810C (zh
Inventor
王俊恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Priority to CNB2006100573009A priority Critical patent/CN100416810C/zh
Publication of CN101034691A publication Critical patent/CN101034691A/zh
Application granted granted Critical
Publication of CN100416810C publication Critical patent/CN100416810C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

一种半导体元件，其包括电路结构以及保护层。电路结构具有多个接点。保护层位于电路结构上，并且具有多个开口以及多个凸起物，其中这些开口暴露出这些接点，并且这些凸起物位于这些接点上。

Description

半导体元件及其制造方法
技术领域
本发明涉及一种半导体元件及其制造工艺，且特别涉及一种能够增加与其它电子元件之间电连接之可靠性的半导体元件及其制造工艺。
背景技术
覆晶接合技术(flip chip interconnect technology)乃是一种将芯片(die)连接至线路板的封装技术，其主要是在芯片之多个接点上形成多个凸块(bump)。接着将芯片翻转(flip)，并利用这些凸块来将芯片的这些接点连接至线路板上的接合垫(terminal)，以使得芯片可通过这些凸块而电连接至线路板上。
图1A至图1C为公知之在芯片的接点上形成凸块的制造工艺示意图。请参照图1A，首先提供芯片110，其中芯片110具有主动表面112。芯片110还具有多个接点114，设置于主动表面112上。接着于主动表面112上形成一层保护层120。
请参照图1B，然后通过光刻/蚀刻工艺，在保护层120上形成多个开口122，其中这些开口122暴露出这些接点114。值得注意的是，由于开口122略小于接点114，因此位于开口122附近之保护层120具有隆起部分P。接着于保护层120与接点114上形成一层球底金属材料150。然后于球底金属材料150上形成光刻胶层130。之后通过光刻/蚀刻工艺在光刻胶层130上形成多个开口132，其中这些开口132暴露出球底金属材料150之相应于这些接点114的区域。接着，通过电镀将金形成于这些开口132内，以在芯片110上形成多个金凸块140，其中这些金凸块140通过球底金属材料150与这些接点114电连接。
请参照图1C，接着先移除光刻胶层130。之后以这些金凸块140为掩膜，移除不为金凸块140所覆盖的球底金属材料150，以形成具有多个金凸块140的芯片结构100。值得注意的是，由于金凸块140所覆盖的区域包含保护层120之环形的隆起部分P，因此金凸块140亦会具有环形的隆起部分Q，其中隆起部分Q是对应于隆起部分P。
请参照图2，其为具有公知技术所制造之凸块的芯片电连接于线路板之示意图。公知技术可以通过单向导电接着膜250以及已经制造完成的金凸块140，而将线路板200电连接于芯片110，其中单向导电接着膜250具有多个内层为导体而外层为绝缘体的颗粒252，而线路板200具有多个接合垫210。
详细地说，当线路板200通过单向导电接着膜250以及金凸块140而与芯片110电连接时，部分的颗粒252会同时受到金凸块140之隆起部分Q以及接合垫210的压迫。此时颗粒252外层之绝缘体受到隆起部分Q以及接合垫210压迫的部位便会破裂，并且暴露出内层的导体。如此一来，颗粒252内层之导体便能够通过外层之绝缘体的破裂处而与隆起部分Q以及接合垫210电接触，进而达到芯片110与线路板200之间的电连接。
值得注意的是，由于金凸块140之隆起部分Q的表面积相当的小，所以当公知技术通过单向导电接着膜250来将金凸块140电连接于接合垫210时，金凸块140与接合垫210之间的电连接关系会具有较低的可靠性。
发明内容
本发明的目的就是提供一种半导体元件及其制造工艺，以增加设置于半导体元件上之金凸块顶部的有效电连接区域。
本发明提出一种半导体元件，其包括电路结构以及保护层。电路结构具有多个接点。保护层位于电路结构上，并且具有多个开口以及多个凸起物，其中这些开口暴露出这些接点，并且这些凸起物位于这些接点上。
依照本发明的较佳实施例所述之半导体元件，还包括多个球底金属垫以及多个凸块，其中这些球底金属垫设置于这些接点与这些凸起物上，并且这些凸块设置于这些球底金属垫上。
依照本发明的较佳实施例所述之半导体元件，其中这些凸块的材料为金。
依照本发明的较佳实施例所述之半导体元件，其中每一个接点上设置有一个凸起物。
依照本发明的较佳实施例所述之半导体元件，其中这些凸起物之外形为环状、条状或块状。
依照本发明的较佳实施例所述之半导体元件，其中每一个接点上设置有多个凸起物。
依照本发明的较佳实施例所述之半导体元件，其中这些凸起物之外形为环状、条状、块状或是前述的组合。
本发明提出一种半导体元件的制造方法，其步骤包括先提供电路结构，其中这个电路结构具有多个接点。然后将一层保护材料覆盖于电路结构上。接着对这层保护材料进行图案化，以形成保护层，其中保护层具有多个开口以及多个凸起物。这些开口暴露出这些接点，并且这些凸起物位于这些接点上。
依照本发明的较佳实施例所述之半导体元件的制造方法，还包括于这些接点与这些凸起物上形成一层球底金属材料。然后于球底金属材料上形成多个凸块，其中这些凸块的位置对应于这些接点。接着移除球底金属材料之不为这些凸块所覆盖的部分。
由于本发明之电路结构的接点上具有多个凸起物，因此覆盖于这些接点上的凸块亦会具有多个对应于这些凸起物并且厚度实质上相同的隆起部分。所以，本发明所制造之半导体元件之凸块与线路板之接合垫之间的电连接关系会具有较高的可靠性。
为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。
附图说明
图1A至图1C为公知之于芯片的接点上形成凸块的制造工艺示意图。
图2为图1C之芯片结构电连接至基板的示意图。
图3A至图3C为本发明一实施例之半导体元件的制造工艺示意图。
图4为图3C之半导体元件电连接至基板的示意图。
主要元件标记说明
100：芯片结构
110：芯片
112：主动表面
114：接点
120：保护层
122：开口
130：光刻胶层
132：开口
140：金凸块
P：隆起部分
Q：隆起部分
250：单向导电接着膜
252：颗粒
200：线路板
210：接合垫
300：半导体元件
310：电路结构
312：主动表面
314：接点
320a：保护材料
320b：保护层
322：开口
324：凸起物
330：光刻胶层
332：开口
340：凸块
360a：球底金属材料
360b：球底金属垫
S：隆起部分
X：隆起部分
具体实施方式
图3A至图3C为本发明一实施例之半导体元件的制造工艺示意图。请参照图3A，首先提供电路结构310，其中电路结构310具有主动表面312。此外，电路结构310还具有多个接点314，其位于主动表面312上。接着将一层保护材料320a形成于主动表面312以及这些接点314上，其中形成保护材料320a的方法例如为网版印刷、涂布或是直接将干膜形态的保护材料320a贴附于主动表面312上。
请参照图3B，接着例如通过光刻/蚀刻的方式将保护材料320a图案化以形成保护层320b。保护层320b具有多个开口322以及多个凸起物324，其中这些开口322暴露出这些接点314，并且这些凸起物324位于这些接点314上。每一个接点314上之凸起物324的形状例如是环状、条状与块状中的一种或其组合。
值得注意的是，虽然在本实施例中单一个接点314上设置有多个凸起物324，但是本实施例并非用以限定单一个接点314上之凸起物324的数量。在本发明之其它实施例中，还可以通过适当的图案化过程在单一个接点314上仅设置一个凸起物324。此外，当单一个接点314上仅设置一个凸起物324时，其外型可以是环状、条状或块状。
然后于保护层320b与这些接点314上形成一层球底金属材料360a。接着于球底金属材料360a上形成光刻胶层330，其中形成光刻胶层330的方式例如是涂布、电着沉积(electro deposition)或是直接将干膜(dry-film)光刻胶贴附于保护层320b上。然后通过光刻/蚀刻工艺在光刻胶层330上形成多个开口332，其中开口332暴露出球底金属材料360a之对应于接点314的区域。然后通过电镀的方式将凸块340形成于开口332内，其中凸块340机械及电连接于球底金属材料360a，并且凸块340的材质例如为金。
请参照图3C，先移除光刻胶层330。之后以凸块340为掩膜，移除不为凸块340所覆盖的球底金属材料360a，以形成多个球底金属垫360b，并且得到半导体元件300。值得注意的是，由于保护层320b的厚度实质上为定值，因此保护层320b之邻近于开口322的隆起部分S的高度实质上与凸起物324之高度相同。如此一来，设置于接点314、凸起物324与隆起部分S上的凸块340的顶部亦会有多个相应的隆起部分X，并且每一个隆起部分X的高度实质上相同。
图4为图3C之半导体元件电连接至基板的示意图。请参照图4，本实施例可以通过单向导电接着膜250以及已经制造完成的凸块340，而将线路板200电连接于电路结构310，其中单向导电接着膜250具有多个内层为导体而外层为绝缘体的颗粒252，而线路板200具有多个接合垫210。
详细地说，当线路板200通过单向导电接着膜250以及凸块340而与电路结构310电连接时，部分的颗粒252会同时受到凸块340之多个隆起部分X以及接合垫210的压迫。此时颗粒252外层之绝缘体受到这些隆起部分X以及接合垫210压迫的部位便会破裂，并且暴露出内层的导体。如此一来，颗粒252内层之导体便能够通过外层之绝缘体的破裂处而与凸块340以及接合垫210电接触，进而达到电路结构310与线路板200之间的电连接。
综上所述，由于本发明之电路结构的接点上具有多个凸起物，因此覆盖于这些接点上的凸块亦会具有多个对应于这些凸起物的隆起部分，其中这些隆起部分的厚度实质上相同。当电路结构通过这些凸块而与基板电连接时，由于凸块之顶部上的多个隆起部分都可以用来压迫单向导电接着膜内的颗粒，而公知技术所制造的金凸块仅能通过其表面上的单一个隆起部分来压迫单向导电接着膜内的颗粒，所以本发明之半导体元件的凸块与接合垫之间的电连接关系会具有较高的可靠性。
虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求所界定者为准。

Claims (9)

1.一种半导体元件，其特征是包括：
电路结构，具有多个接点；以及
保护层，位于上述电路结构上，该保护层具有多个开口以及多个凸起物，其中上述这些开口暴露出上述这些接点，并且上述这些凸起物位于上述这些接点上。
2.根据权利要求1所述之半导体元件，其特征是还包括多个球底金属垫以及多个凸块，其中上述这些球底金属垫设置于上述这些接点与上述这些凸起物上，并且上述这些凸块设置于上述这些球底金属垫上。
3.根据权利要求1所述之半导体元件，其特征是上述这些凸块的材料为金。
4.根据权利要求1所述之半导体元件，其特征是每一上述这些接点上设置有一个上述凸起物。
5.根据权利要求4所述之半导体元件，其特征是上述这些凸起物之外形为环状、条状或是块状。
6.根据权利要求1所述之半导体元件，其特征是每一上述这些接点上设置有多个上述这些凸起物。
7.根据权利要求6所述之半导体元件，其特征是上述这些凸起物之外形为环状、条状、块状或是前述的组合。
8.一种半导体元件的制造方法，其特征是其步骤包括：
提供电路结构，其中该电路结构具有多个接点；
将一层保护材料覆盖于上述电路结构上；以及
对该层保护材料进行图案化，以形成保护层，其中该保护层具有多个开口以及多个凸起物，上述这些开口暴露出上述这些接点，并且上述这些凸起物位于上述这些接点上。
9.根据权利要求8所述之半导体元件的制造方法，其特征是还包括：
于上述这些接点与上述这些凸起物上形成一层球底金属材料；
于上述球底金属材料上形成多个凸块，其中上述这些凸块的位置对应于上述这些接点；
移除上述球底金属材料之不为上述这些凸块所覆盖的部分。
CNB2006100573009A 2006-03-09 2006-03-09 半导体元件及其制造方法 Active CN100416810C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006100573009A CN100416810C (zh) 2006-03-09 2006-03-09 半导体元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006100573009A CN100416810C (zh) 2006-03-09 2006-03-09 半导体元件及其制造方法

Publications (2)

Publication Number Publication Date
CN101034691A true CN101034691A (zh) 2007-09-12
CN100416810C CN100416810C (zh) 2008-09-03

Family

ID=38731131

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100573009A Active CN100416810C (zh) 2006-03-09 2006-03-09 半导体元件及其制造方法

Country Status (1)

Country Link
CN (1) CN100416810C (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0821407A3 (en) * 1996-02-23 1998-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having protruding contacts and method for making the same
CN1512566A (zh) * 2002-12-27 2004-07-14 威宇科技测试封装（上海）有限公司 用于倒装焊的基板
CN1619807B (zh) * 2004-12-06 2011-03-16 友达光电股份有限公司 包括集成电路芯片的基板及其上的集成电路

Also Published As

Publication number Publication date
CN100416810C (zh) 2008-09-03

Similar Documents

Publication Publication Date Title
CN1298034C (zh) 半导体封装及其制造方法
CN1266764C (zh) 半导体器件及其制造方法
CN1725466A (zh) 垫重分布层与铜垫重分布层的制造方法
CN1197136C (zh) 引线框架和引线框架的制造方法
CN1905141A (zh) 半导体装置及其制造方法
CN1606155A (zh) 柱形结构
CN1343007A (zh) 半导体装置及其制造方法,电路基板及电子设备
CN1722421A (zh) 包括再分布图案的半导体封装及其制造方法
TWI610375B (zh) 在密封劑上透過絕緣層形成開口以供互連結構的強化黏著度之半導體裝置和方法
CN1728341A (zh) 半导体装置的制造方法
CN1433571A (zh) 半导体器件,用于在半导体上制造电路的金属叠层板和制造电路的方法
CN1705099A (zh) 半导体器件
CN1791311A (zh) 制造电路基板的方法和制造电子部件封装结构的方法
CN1574308A (zh) 热方面增强的部件基片
CN101047163A (zh) 半导体器件及其制造方法
CN1231971C (zh) 表面安装型片式半导体器件和制造方法
US7656046B2 (en) Semiconductor device
CN1282242C (zh) 芯片比例封装及其制造方法
CN1893069A (zh) 半导体装置及其制造方法
CN1881572A (zh) 半导体装置及其制造方法
CN1881573A (zh) 半导体装置及其制造方法
CN1893057A (zh) 半导体装置及其制造方法
CN1505126A (zh) 设有再接线部件的集成电路制造方法及相应的集成电路
CN1221310A (zh) 载带自动键合膜
KR20070082834A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant