CN1505126A - 设有再接线部件的集成电路制造方法及相应的集成电路 - Google Patents
设有再接线部件的集成电路制造方法及相应的集成电路 Download PDFInfo
- Publication number
- CN1505126A CN1505126A CNA200310118629A CN200310118629A CN1505126A CN 1505126 A CN1505126 A CN 1505126A CN A200310118629 A CNA200310118629 A CN A200310118629A CN 200310118629 A CN200310118629 A CN 200310118629A CN 1505126 A CN1505126 A CN 1505126A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- carrier body
- connecting part
- mentioned
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000002184 metal Substances 0.000 claims description 29
- 239000004020 conductor Substances 0.000 claims description 17
- 238000003466 welding Methods 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 10
- 229920000642 polymer Polymers 0.000 claims description 10
- 238000007639 printing Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 239000000853 adhesive Substances 0.000 claims description 7
- 230000001070 adhesive effect Effects 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 5
- 238000004080 punching Methods 0.000 claims description 4
- 238000002848 electrochemical method Methods 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims description 2
- 238000011990 functional testing Methods 0.000 claims description 2
- 238000000465 moulding Methods 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 description 20
- 239000000758 substrate Substances 0.000 description 18
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 230000006872 improvement Effects 0.000 description 9
- 239000010410 layer Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 3
- 238000001746 injection moulding Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000004070 electrodeposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000003723 Smelting Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000010412 perfusion Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Abstract
一种用于制造设有再接线部件(18，19)的集成电路(23)的方法，包括步骤：提供设有预制或者后续形成图案化的开口(11)的载体部件(10)；把至少一个集成电路(14)颠倒地放置在该载体部件(10)上，以使载体部件(10)的被限定的开口(11)位于该集成电路(14)的至少一个连接部件(15)之上；把绝缘部件设置在未被集成电路(14)覆盖的载体部件(10)的一侧，在开口(11)中省略至少一个连接部件(15)；把形成图案的再接线部件(18，19)设置在绝缘部件(17)上；把形成图案的阻焊部件(20)设置在形成图案的再接线部件(18，19)上；并且在未被形成图案的阻焊部件(20)覆盖的再接线部件(18)的区域(21)形成焊球图案(22)。本发明还提供了这样一种装置。
Description
技术领域
本发明涉及一种制造设有再接线(rewiring)部件的集成电路的方法以及相应的集成电路。
背景技术
迄今为止，CSPs(芯片规模封装(chip scale package))主要在预制基片条板上构成。根据基于诸如Tessera μBGA(微球栅格(grid)阵列)之类的基片的已知CSP技术，已把再接线(再次布线)或者至少其一部分集成到预制基片中。之后，利用连接线(bonding wire)或者连接到集成电路或者芯片上的TAB，把设置在基片上的再接线进行接触式连接(contact-connected)。制造这种基片需要复杂且昂贵的工艺步骤，增加了基片的成本。进一步地，例如在少于150片的面板或者条板中，制造和后续处理步骤产生了低程度的一致性。这些方面的原因至今仍然阻止了CSPs制造成本的进一步下降。例如在采用BGA的技术中，采用基于基片的CSP技术也可能产生输出端(fan-out)再接线。
同样地，晶片级封装(wafer level package)技术(WLP)也提出了一种有成本效益的技术，用于制造芯片规模封装(CSPs)，但是不能设置输出端再接线。晶片级封装技术采用基底作为前端晶片，在该基底上运用薄膜技术以制造输入端(fan-in)再接线、诸如阻焊层之类的绝缘层、以及焊球。尽管在这种情况下对于喷镀(即喷溅和电沉积)、结构制造(即照相平版印刷技术)以及制造保护层(即旋转涂覆(spin coating))运用这些技术步骤成本增加了，但由于高度的一致性(整个晶片具有多达1000个芯片)，每个芯片的单独成本仍然保持很低。另外，将来更有成本效益的印刷技术将越来越多地取代昂贵的照相平板印刷技术的工艺步骤。新的印刷技术将有可能利用印刷方法产生掩模技术，这种印刷方法可高度准确地接触连接晶片上的接触垫，例如，典型的接触垫间隙有130μm，典型的垫开口有60μm。因此，印刷工艺可用于在新面板上制造再接线部件或者绝缘线的结构。但是，不能用WLP产品制造输出端再接线，即突出芯片边缘之外的再接线。
发明内容
因此，本发明的目的是提供一种采用有成本效益的方式、制造设有再接线部件的集成电路的方法、以及这种集成电路。
根据本发明，这种目的是采用如权利要求1所限定的制造设有再接线部件的集成电路的方法、以及利用如权利要求19所述的设有再接线部件的集成电路实现的。
本发明所基于的理念主要是这样组成的，即将晶片级封装技术的处理步骤与基于基片的CSP技术适当地结合在一起。因此，省略了设有再接线层的预制基片，而只是在高度一致的简单、大面积基片上，在规模芯片包的制造处理期间制造再接线部件。
在本发明中，通过提供一种制造设有再接线部件的集成电路的方法，可具体解决背景技术部分所述的问题，该方法包括如下步骤：提供设有预制或者后续形成的开口的载体部件；把至少一个集成电路颠倒地放置在该载体部件上，以使载体部件的预制开口位于该集成电路的至少一个连接部件之上；把绝缘部件设置(application)在未被集成电路覆盖的载体部件的一侧，在开口中省略(omitting)至少一个连接部件；把形成图案的再接线部件设置在绝缘部件上；把形成图案的阻焊部件设置在形成图案的再接线部件上；并且在未被形成图案的阻焊部件覆盖的区域形成焊球图案。
这种方法的优点在于，从开始起，就不再必须把再接线或者其部件设置在基底或者载体部件上了。另外，有可能设计输出口，即突出芯片边缘之外的再接线。进一步地，载体部件的尺寸大大超出例如设有集成的再接线层的传统基片的尺寸。具体地说，即便不需支出相当大的成本，由于可实现600毫米×400毫米的面板尺寸，因此所述尺寸也可超出晶片的面积。更进一步地，这种载体部件或者面板并不必须(例如就像晶片一样)是圆形的，而是也可以以适用于芯片几何形状的方式形成矩形结构。
除了这些直接的、有成本效益的优点之外，本发明所提供的进一步的有益效果在于，在材料选择方面可获得更大的自由度；由于载体部件种类(population)并不局限于是统一的芯片，因此也有可能制造具有不同结构和尺寸的集成电路或者芯片的多芯片单元，即所谓的多芯片模块；还有，与已知的晶片级测试(WLT)和晶片级老化(burn-in)(WLBI)类似，在完成处理工艺之后，有可能进行多模(multi-die)测试和老化处理。
本发明各个主题的有益改良和改进体现在从属权利要求中。
根据一种优选改进方案，载体部件是其上设有至少一个开口的膜，或者是该开口是在后续工艺中制造的，该开口呈冲压孔形式。
根据进一步地优选改进方案，在设置集成电路之前，向载体部件上涂覆粘合剂。
根据进一步的优选改进方案，载体部件被夹持在诸如框架之类的内夹持(clamping-in)部件中。
根据进一步的优选改进方案，利用诸如选择-放置(pick-and place)工具之类的放置设备将多种集成电路设置在载体部件上。
根据进一步的优选改进方案，保护部件设置在载体部件和至少一个被设置的集成电路上。
根据进一步的优选改进方案，采用注模(injection-molding)方法、印刷工艺或者灌注工艺制造保护部件，和/或进行后续固化。
根据进一步的优选改进方案，设置聚合物作为绝缘部件。
根据进一步的优选根据方案，在照相平版印刷工艺中印刷或者制造绝缘部件。
根据进一步的优选改进方案，采用下述步骤把形成图案的再接线部件设置在绝缘部件上：把载体镀层金属镀到绝缘部件上；在载体镀层金属上设置和形成图案化掩模；在未被形成图案的掩模覆盖的载体镀层金属的区域，设置导体路径镀层金属；清除掩模；对应于导体路径镀层金属的结构形成图案化载体镀层金属。
根据进一步的优选改进方案，载体镀层金属是喷溅成的、和/或掩模是采用照相平板印刷技术图案化形成的、和/或导体路径镀层金属是采用电化学方法镀成的、和/或载体镀层金属是在蚀刻步骤中图案化形成的。
根据进一步优选的改进方案，阻焊部件设有聚合物。
根据进一步的优选改进方案，阻焊部件是印刷成的。
根据进一步优选的改进方案，在印刷步骤中采用形成图案的方式设置焊球，并且优选在熔炉中对焊球进行后续再熔化，并形成焊球。
根据进一步优选的改进方案，在制成焊球之后，把多个位于载体部件上的集成电路分成独立的集成电路或者分成集成电路组。
根据进一步优选的改进方案，在进行分开之前，对在载体部件上设有再接线部件的多个集成电路进行功能测试。
根据进一步优选的改进方案，对形成图案的再接线部件以使其侧向延伸到芯片边缘之外的方式进行图案化。
根据进一步优选的改进方案，形成多芯片模块，这些模块优选设有不同的独立集成电路(Ics)。
本发明的实例性实施例图示在附图中，并在下面的说明中更详细地解释该实施例。
附图说明
图1-10表示设有再接线部件的集成电路的制造工艺的各个制造阶段的示意性截面图，用于解释本发明的实施例；以及
图11表示设有再接线部件的集成电路的简易剖视图，用于以放大视图的方式解释本发明的实施例。
具体实施方式
附图中，相同的参考标记表示相同或者功能相同的组成部件。
图1表示设有垂直的连续开口(cutout)11的载体部件(carrier device)10。该载体部件10或者基片是一薄膜或者柔性基片，例如开口11可呈诸如冲压孔之类的结构形式。
根据图2，其内设有开口11的载体部件10在顶侧设有粘合剂12，而且被夹持在框架13中。所述框架13可以是圆形或者多角的，而且其尺寸只受后续处理步骤中工作要求的限制，例如受印刷技术、照相平板印刷技术的限制。具体地说，载体部件10的尺寸可以扩展至晶片(wafer)尺寸(200毫米、300毫米)，但是也可以超出这些尺寸。
在后续处理步骤中，如图3所示，集成电路14利用粘合剂12颠倒地(upside down)放置并固定在载体部件10上，粘合剂12是这样分布在载体部件10上的，即集成电路14的、诸如接触垫之类的连接部件15设置在开口11的区域。在此结构中，优选以下述方式选取集成电路14之间的距离或者开口11之间的距离，即可把再接线层侧向引至芯片边缘之外，该再接线层是在后续步骤中制造在不设有粘合剂12的基片膜10或者载体部件的侧部的。可利用诸如选择-放置(pick-and place)工具之类的放置工具放置并固定集成电路14。
为保护集成电路14，如图4所示，在远离接触垫15一侧上的集成电路14上优选设有保护部件16。因此，在制造该再接线设备之前，如果适当的话，可利用喷射注模方法或者其它灌注(potting)方法或印刷方法，使在载体部件10上包括多个集成电路14的整个芯片组件设置保护部件16，之后，再固化该保护部件。于是，可获得类似于晶片的刚性复合材料(composite)。
图5表示在不设有集成电路14的载体部件10的侧部设置绝缘部件17之后、与图4相对应的结构，没有绝缘部件17设置在载体部件的开口11中的连接部件15或者接触垫上(原文如此)。例如采用照相平版印刷技术或者印刷技术布置绝缘部件17，优选是聚合物。
如图6所示，把再接线设备18、19设置在所述绝缘部件17上。该再接线部件18、19具有导电部分18或者导体路径(track)部分、以及电绝缘部分19，该导体路径部分18至少部分地与接触垫15接触式地连接(contact-connected)。优选如下述方式形成再接线设备18、19的再接线镀层金属(metallization)18：在绝缘部件17上喷溅载体镀层金属；设置和采用照相平版印刷技术形成掩模(未示出)；在导体路径(track)镀层金属上进行电化学沉积，该导体路径镀层金属位于未被掩模覆盖部分中的在载体(carrier)上喷溅的镀层金属上；清除掩模；以及蚀刻以导体路径镀层金属18的方式形成图案的载体镀层金属。另外，非导电材料19可设置在导体路径部分18之间的侧部。于是，在不设有集成电路14的载体部件10或者基片膜的侧部，利用薄膜或者印刷技术制成再接线层18、19。
在进一步的方法步骤之后，如图7所示，优选已在印刷工艺中、采用形成图案的方式(patterned fashion)把阻焊部件20设置在再接线部件18、19上。优选包括聚合物的所述阻焊部件20采用下述方式形成图案，即在再接线部件18、19的导体路径镀层金属18的预定部分21上设置开口。
如图8所示，优选在印刷工艺中，在阻焊部件20中的开口21中、在导体路径镀层金属18的预定部分21上设置焊料22。
在如图9所示的结构中，这些焊球22已优选在回流炉中被再次熔化(reliquefied)，并且随后进行冷却，从而形成焊球22’。
之后在图10中，利用输出端(fan-out)再接线部件18、19和20把包括多个集成电路14的芯片组合分成独立的集成电路23。
如图11所示的结构表示这种被分开的集成电路23的详细结构，该集成电路23是采用根据本发明所述的方法制成的。采用所述的工艺过程，使用与预制基片(即设有再接线层)的情况类似的方法，根据本发明所述，所提供的再接线技术，可进行高度一致的生产制造，并能有效地降低成本。根据本发明所述的技术采用WLPT工艺方法，现在也有可能设计输出端。优选把设有再接线部件的集成电路23分割成小块(dicer)。
尽管在上面在优选实例性实施例的基础上说明了本发明，但是本发明并不受这些实施例的限制，而是还有各种各样的改进。
因此，具体地说，所解释的材料(聚合物……)被认为是实例性的。进一步地，也可以采用可供选择的方法制造再接线部件18、19、20和22。
参考标记列表
10 载体部件，优选膜之类的柔性部件
11 例如在载体部件中冲压形成的开口
12 粘合剂
13 框架
14 集成电路
15 连接部件，例如接触垫
16 保护部件
17 绝缘部件，优选聚合物
18 导电部件，例如导体连接镀层金属
19 非导电部件
20 阻焊部件，优选聚合物
21 未被阻焊部件(聚合物中的开口)覆盖的导体连接镀层金属部
分
22 焊球
22’再熔化焊球
23 设有输出口再接线部件的被分开的集成电路
Claims (19)
1、用于制造设有再接线部件(18，19)的集成电路(23)的方法，该方法包括如下步骤：
提供设有预制或者后续形成图案化的开口(11)的载体部件(10)；
把至少一个集成电路(14)颠倒地放置在该载体部件(10)上，以使载体部件(10)的被限定的开口(11)位于该集成电路(14)的至少一个连接部件(15)之上；
把绝缘部件(17)设置在未被集成电路(14)覆盖的载体部件(10)的一侧，在开口(11)中省略至少一个连接部件(15)；
把形成图案的再接线部件(18，19)设置在绝缘部件(17)上；
把形成图案的阻焊部件(20)设置在形成图案的再接线部件(18，19)上；
并且在未被形成图案的阻焊部件(20)覆盖的再接线部件(18)的区域(21)形成焊球图案(22)。
2、如权利要求1所述的方法，其特征在于
所述载体部件(10)是其内设有至少一个开口(11)的膜，该开口呈冲压孔形式。
3、如权利要求1或2所述的方法，其特征在于
在设置集成电路(14)之前，向载体部件(10)上涂覆粘合剂(12)。
4、如上述权利要求中的其中一项所述的方法，其特征在于
载体部件(10)被夹持在诸如框架之类的内夹持部件中。
5、如上述权利要求中的其中一项所述，其特征在于
利用诸如选择-放置工具之类的放置工具把多个集成电路(14)设置在集成电路(10)上。
6、如上述权利要求中的其中一项所述的方法，其特征在于
保护部件(16)设置在载体部件(10)和至少一个被设置的集成电路(14)上。
7、如上述权利要求中的其中一项所述的方法，其特征在于
采用注模工艺、或其它灌注工艺、或印刷工艺制造保护部件(16)，和/或对保护部件(16)进行后续的部分或全部固化。
8、如上述权利要求中的其中一项所述的方法，其特征在于
设置聚合物作为绝缘部件(17)。
9、如上述权利要求中的其中一项所述的方法，其特征在于
采用照相平版印刷工艺印刷或者制作制造绝缘部件(17)。
10、如上述权利要求中的其中一项所述的方法，其特征在于
采用下述步骤把形成图案的再接线部件(18，19)设置在绝缘部件(17)上：
把载体镀层金属镀到绝缘部件(17)上；
在载体镀层金属上设置和形成图案化掩模；
在未被形成图案的掩模覆盖的载体镀层金属的区域，设置导体路径镀层金属；
清除掩模；以及
对应于导体路径镀层金属的结构形成图案化载体镀层金属。
11、如权利要求10所述的方法，其特征在于
载体镀层金属是喷溅成的、和/或掩模是采用照相平版印刷技术图案化形成的、和/或导体路径镀层金属(18)是采用电化学方法镀成的、和/或载体镀层金属是在蚀刻步骤中图案化形成的。
12、如上述权利要求中的其中一项所述的方法，其特征在于
所述阻焊部件(20)设有聚合物。
13、如上述权利要求中的其中一项所述的方法，其特征在于
所述阻焊部件(20)是印刷成的。
14、如上述权利要求中的其中一项所述的方法，其特征在于
在印刷步骤中采用形成图案的方式设置焊球(22)，并且优选在回流熔炉中对焊球进行后续再熔化。
15、如上述权利要求中的其中一项所述的方法，其特征在于
在制成焊球(22)之后，把多个位于载体部件(10)上的集成电路(14)分成独立的集成电路(23)或者分成集成电路(23)组。
16、如权利要求15所述的方法，其特征在于
在进行分开之前，对在载体部件(10)上设有再接线部件(18，19)的多个集成电路(14，23)进行功能测试。
17、如上述权利要求中的其中一项所述的方法，其特征在于
对形成图案的再接线部件(18，19)以使其侧向延伸到集成电路(14)边缘之外的方式进行图案化。
18、如上述权利要求中的其中一项所述的方法，其特征在于
形成多个模块，这些模块优选设有不同的独立Ics。
19、设有再接线部件(18，19)的集成电路(23)，设有：
设有预制或者后续形成图案化的开口(11)的载体部件(10)；
至少一个集成电路(14)，所述集成电路颠倒地放置在该载体部件(10)上，以使载体部件(10)的被限定的开口(11)位于该集成电路(14)的至少一个连接部件(15)之上；
绝缘部件(17)，所述绝缘部件(17)设置在未被集成电路(14)覆盖的载体部件(10)的一侧，在开口(11)中省略至少一个连接部件(15)；
位于绝缘部件(17)上的形成图案的再接线部件(18，19)；
位于形成图案的再接线部件(18，19)上的形成图案的阻焊部件(20)；以及
焊球(22)，所述焊球位于未被形成图案的阻焊部件(20)覆盖的再接线部件(18)的区域(21)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10255844A DE10255844B3 (de) | 2002-11-29 | 2002-11-29 | Verfahren zur Herstellung einer integrierten Schaltung mit einer Umverdrahtungseinrichtung und entsprechende integrierte Schaltung |
| DE10255844.2 | 2002-11-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1505126A true CN1505126A (zh) | 2004-06-16 |
| CN1235277C CN1235277C (zh) | 2006-01-04 |
Family
ID=32518813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2003101186298A Expired - Fee Related CN1235277C (zh) | 2002-11-29 | 2003-11-27 | 设有再接线部件的集成电路制造方法及相应的集成电路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7074649B2 (zh) |
| JP (1) | JP4118791B2 (zh) |
| KR (1) | KR100574197B1 (zh) |
| CN (1) | CN1235277C (zh) |
| DE (1) | DE10255844B3 (zh) |
| SG (1) | SG116512A1 (zh) |
| TW (1) | TWI267929B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100392845C (zh) * | 2004-11-12 | 2008-06-04 | 日月光半导体制造股份有限公司 | 在基板和封装胶体间具有高粘着性的封装结构 |
| CN106206479A (zh) * | 2015-03-31 | 2016-12-07 | 南茂科技股份有限公司 | 四方扁平无引脚封装结构与导线架结构 |
| US11189500B2 (en) | 2018-11-20 | 2021-11-30 | AT&S (Chongqing) Company Limited | Method of manufacturing a component carrier with an embedded cluster and the component carrier |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7599485B2 (en) * | 2005-06-24 | 2009-10-06 | Cisco Technology, Inc. | Communications system employing single-pair identity circuit for remotely powered device |
| US8310051B2 (en) | 2008-05-27 | 2012-11-13 | Mediatek Inc. | Package-on-package with fan-out WLCSP |
| US8093722B2 (en) * | 2008-05-27 | 2012-01-10 | Mediatek Inc. | System-in-package with fan-out WLCSP |
| US7838975B2 (en) * | 2008-05-27 | 2010-11-23 | Mediatek Inc. | Flip-chip package with fan-out WLCSP |
| TWI381496B (zh) * | 2009-01-23 | 2013-01-01 | Everlight Electronics Co Ltd | 封裝基板結構與晶片封裝結構及其製程 |
| US20100213588A1 (en) * | 2009-02-20 | 2010-08-26 | Tung-Hsien Hsieh | Wire bond chip package |
| US20100213589A1 (en) * | 2009-02-20 | 2010-08-26 | Tung-Hsien Hsieh | Multi-chip package |
| JP5469546B2 (ja) | 2010-06-22 | 2014-04-16 | 株式会社ジェイデバイス | 半導体装置の製造方法 |
| JP5606243B2 (ja) | 2010-09-24 | 2014-10-15 | 株式会社ジェイデバイス | 半導体装置の製造方法 |
| JP6238121B2 (ja) * | 2013-10-01 | 2017-11-29 | ローム株式会社 | 半導体装置 |
| TWI641573B (zh) | 2014-04-07 | 2018-11-21 | 日本電氣硝子股份有限公司 | 支撐玻璃基板及使用其的積層體、半導體封裝及其製造方法以及電子設備 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19702014A1 (de) * | 1996-10-14 | 1998-04-16 | Fraunhofer Ges Forschung | Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls |
| US6140707A (en) * | 1998-05-07 | 2000-10-31 | 3M Innovative Properties Co. | Laminated integrated circuit package |
| JP3446825B2 (ja) * | 1999-04-06 | 2003-09-16 | 沖電気工業株式会社 | 半導体装置およびその製造方法 |
| DE19960249A1 (de) * | 1999-12-14 | 2001-07-05 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterbausteins |
| JP3596864B2 (ja) | 2000-05-25 | 2004-12-02 | シャープ株式会社 | 半導体装置 |
| DE10138042A1 (de) * | 2001-08-08 | 2002-11-21 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren zu seiner Herstellung |
-
2002
- 2002-11-29 DE DE10255844A patent/DE10255844B3/de not_active Expired - Fee Related
-
2003
- 2003-11-19 TW TW092132458A patent/TWI267929B/zh not_active IP Right Cessation
- 2003-11-26 US US10/721,745 patent/US7074649B2/en not_active Expired - Fee Related
- 2003-11-26 SG SG200306982A patent/SG116512A1/en unknown
- 2003-11-27 CN CNB2003101186298A patent/CN1235277C/zh not_active Expired - Fee Related
- 2003-11-29 KR KR1020030085948A patent/KR100574197B1/ko not_active IP Right Cessation
- 2003-12-01 JP JP2003401482A patent/JP4118791B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100392845C (zh) * | 2004-11-12 | 2008-06-04 | 日月光半导体制造股份有限公司 | 在基板和封装胶体间具有高粘着性的封装结构 |
| CN106206479A (zh) * | 2015-03-31 | 2016-12-07 | 南茂科技股份有限公司 | 四方扁平无引脚封装结构与导线架结构 |
| US11189500B2 (en) | 2018-11-20 | 2021-11-30 | AT&S (Chongqing) Company Limited | Method of manufacturing a component carrier with an embedded cluster and the component carrier |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI267929B (en) | 2006-12-01 |
| SG116512A1 (en) | 2005-11-28 |
| TW200425361A (en) | 2004-11-16 |
| DE10255844B3 (de) | 2004-07-15 |
| US7074649B2 (en) | 2006-07-11 |
| KR100574197B1 (ko) | 2006-04-27 |
| US20050014309A1 (en) | 2005-01-20 |
| JP2004186688A (ja) | 2004-07-02 |
| CN1235277C (zh) | 2006-01-04 |
| KR20040048351A (ko) | 2004-06-09 |
| JP4118791B2 (ja) | 2008-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6876061B2 (en) | Chip scale surface mount package for semiconductor device and process of fabricating the same | |
| US6031282A (en) | High performance integrated circuit chip package | |
| US6306680B1 (en) | Power overlay chip scale packages for discrete power devices | |
| CN1298034C (zh) | 半导体封装及其制造方法 | |
| US8080880B2 (en) | Semiconductor device with arrangement of parallel conductor lines being insulated, between and orthogonal to external contact pads | |
| CN1235277C (zh) | 设有再接线部件的集成电路制造方法及相应的集成电路 | |
| CN1148795C (zh) | 半导体器件的制造方法 | |
| KR100569479B1 (ko) | 반도체 장치용 칩 스케일 표면 장착 패키지 및 그 제조공정 | |
| CN100336220C (zh) | 微电子封装及其制造方法 | |
| US7459729B2 (en) | Semiconductor image device package with die receiving through-hole and method of the same | |
| US7163843B2 (en) | Semiconductor component of semiconductor chip size with flip-chip-like external contacts, and method of producing the same | |
| US20110291274A1 (en) | Method of manufacturing a semiconductor device | |
| US7736944B2 (en) | Semiconductor device with improved design freedom of external terminal | |
| US7211877B1 (en) | Chip scale surface mount package for semiconductor device and process of fabricating the same | |
| US9847309B2 (en) | Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate | |
| US8039310B2 (en) | Method of manufacturing semiconductor device with improved design freedom of external terminal | |
| KR100203934B1 (ko) | 패턴닝된 리드프레임을 이용한 멀티 칩 패키지 | |
| US9258904B2 (en) | Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings | |
| WO2006097779A1 (en) | Substrate, electronic component, electronic configuration and methods of producing the same | |
| US20040036181A1 (en) | Connection of integrated circuit to a substrate | |
| CN1729562A (zh) | 电子器件及其制造方法 | |
| CN1725462A (zh) | 半导体器件及半导体器件的制造方法 | |
| CN1630072A (zh) | 半导体装置及其制造方法、电路基板和电子机器 | |
| US20060141666A1 (en) | Method for producing a module including an integrated circuit on a substrate and an integrated module manufactured thereby | |
| US20040099955A1 (en) | Semiconductor device with improved design freedom of external terminal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee |
Owner name: INFINEON TECHNOLOGIES AG Free format text: FORMER NAME: INFINRONG SCIENCE AND TECHNOLOGY CO., LTD. |
|
| CP01 | Change in the name or title of a patent holder |
Address after: Munich, Germany Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: INFINEON TECHNOLOGIES AG |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20120914 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: Munich, Germany Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160112 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060104 Termination date: 20181127 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |