JP4118791B2 - 再配線素子を備える集積回路の形成方法及びそれに対応する集積回路 - Google Patents

再配線素子を備える集積回路の形成方法及びそれに対応する集積回路 Download PDF

Info

Publication number
JP4118791B2
JP4118791B2 JP2003401482A JP2003401482A JP4118791B2 JP 4118791 B2 JP4118791 B2 JP 4118791B2 JP 2003401482 A JP2003401482 A JP 2003401482A JP 2003401482 A JP2003401482 A JP 2003401482A JP 4118791 B2 JP4118791 B2 JP 4118791B2
Authority
JP
Japan
Prior art keywords
carrier
patterned
integrated circuit
rewiring
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003401482A
Other languages
English (en)
Other versions
JP2004186688A (ja
Inventor
ヘドラー ハリー
イルジーグラー ローランド
マイヤー トルシュテン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2004186688A publication Critical patent/JP2004186688A/ja
Application granted granted Critical
Publication of JP4118791B2 publication Critical patent/JP4118791B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は再配線素子を備える集積回路の形成方法及びそれに対応する集積回路に関する。
ＣＳＰ（ｃｈｉｐ ｓｃａｌｅ ｐａｃｋａｇｅｓ：チップスケールパッケージ）は現在まで、ほとんどが予め組み立てられた基板片の上に構成されていた。例えばＴｅｓｓｅｒａ社製のμＢＧＡ（ｍｉｃｒｏ ｂａｌｌ ｇｒｉｄ ａｒｒａｙ：マイクロボールグリッドアレイ）のような、基板をベースとする公知のＣＳＰ技術によれば、再配線（再分配ライン）または少なくともその一部がすでに予め組み立てられた基板に集積化される。次に基板上のそのような再配線は、ボンディングワイヤまたはＴＡＢボンディングにより集積回路またはチップにコンタクト接続される。基板の形成には複雑で高価なプロセス工程が必要であり、これが基板のコストを押し上げている。また、この形成とそれに続くプロセス工程においては、例えば、１５０よりも少ない数のチップを搭載した複数のパネルまたは複数の細片の並列処理の程度は低い。今まで、これら両方の原因によりＣＳＰの製造コストをさらに下げることができなかった。ファンアウト型の再配線は基板をベースとするＣＳＰ技術、例えばＢＧＡ技術により形成することもできる。
同じように、ウェハレベルパッケージ技術（ＷＬＰ）はチップスケールパッケージ（ＣＳＰ）を形成するためのコスト効率の良い技術であるが、ファンアウト型の再配線を施すことはできない。ウェハレベルパッケージ技術は基本的にフロントエンドウェハを利用し、このフロントエンドウェハ上に薄膜技術を使用してファンイン型の再配線、例えば半田レジスト層のような絶縁層、及び半田ボールを形成する。メタライゼーション、すなわちスパッタリング及び電解メッキ、構造形成、すなわちフォトリソグラフィ、そして保護層の形成、すなわちスピンコーティングのそれぞれの場合に使用される技術工程はコストが掛かるが、１チップ当たりに要する個々のコストは並列処理（全体で１０００個までのチップを含むウェハ）の度合いが高いので低く抑えることができる。さらに、将来においては、よりコスト効率の良い印刷技術が次第に、コストが掛かるフォトリソグラフィプロセス工程に取って代わると考えられる。新規の印刷技術により印刷法を使用するマスク技術を開発することが可能となるが、この印刷法はウェハ上のコンタクトパッドを高精度にコンタクト接続させるために使用することができ、この場合コンタクトパッドの間隔は通常、例えば１３０マイクロメートルであり、パッド開口は通常６０マイクロメートルである。このように、印刷プロセスを使用して新規パネルの上に再配線素子構造または絶縁ワイヤ構造を形成することができる。しかしながら、ＷＬＰ形成技術はファンアウト型の再配線、すなわちチップ端から突き出る再配線の形成に使用することができない。
従って、本発明の目的は、再配線素子付きの集積回路を形成する方法、そして同じくそのような集積回路をコスト効率の良い方法で形成する方法を提供することにある。
本発明によれば、この目的は、請求項１に定義されるように再配線素子を備える集積回路を形成する方法及び請求項１９に従った再配線素子を備える集積回路により達成される。
本発明が基本的に拠り所とする考えは、ウェハレベルパッケージ技術のプロセス工程を基板ベースのＣＳＰ技術と一緒に適切に組み合わせることにある。このようにして、再配
線層を備える予め組み立てられた基板を作製しなくて済み、むしろ、再配線素子がチップスケールパッケージの形成プロセス中に、単純構造で大面積の基板の上に並列処理を大いに利用して形成されるだけである。
本発明においては、序章で記載された問題が、特に再配線素子を備える集積回路の形成方法を提供することにより解決される。すなわち、この再配線素子を備える集積回路の形成方法は次の工程、すなわち、予め画定された、または次にパターニングされる切込み（１１）の付いたキャリア素子（１０）を設ける工程と、少なくとも一つの集積回路（１４）を前記キャリア素子（１０）に対して逆さまに搭載して前記キャリア素子（１０）の前記画定された切込み（１１）を前記集積回路（１４）の少なくとも一つの接続素子（１５）の上方に位置させる工程と、絶縁素子（１７）を、前記切込み（１１）に位置する前記少なくとも一つの接続素子（１５）を除くようにして、前記キャリア素子（１０）の前記集積回路（１４）により覆われない側に設ける工程と、パターニングされた再配線素子（１８，１９）を、前記切込み（１１）に位置する前記少なくとも一つの接続素子（１３）に接続されるように、前記絶縁素子（１７）に取り付ける工程と、パターニングされた半田レジスト素子（２０）を前記パターニングされた再配線素子（１８，１９）に取り付ける工程と、そして前記再配線素子（１８）の前記パターニングされた半田レジスト素子（２０）により覆われない領域（２１）に半田ボール（２２）をパターニングされた形で取り付ける工程と、を有する。
この場合の有利な点は、再配線またはその一部を最初から基板またはキャリア素子の上に最初から予め設ける必要がないことである。また、ファンアウト型の設計、すなわちチップ端を超えて突き出す再配線が可能である。さらに、キャリア素子のサイズが、例えば集積化された再配線層を備える従来の基板のサイズを大きく超えることができる。特に、前記サイズは、６００ミリメートル×４００ミリメートルのパネルサイズが大きなコスト支出を伴うことなく実現することができるので、ウェハ面積を超えることもできる。さらには、そのようなキャリア素子またはパネルは、例えばウェハのように丸くする必要が無く、むしろチップ平面形状に適応する形で矩形に形成することもできる。
これらの直接的にコスト効率を良くする利点に加えて、本発明はさらなる利点を生み出すことができる。すなわち、材料選択の自由度が大きくなり、大概のキャリア素子は同様な形状・サイズのチップに適用されなければならないという制約はないので、異なる形状及びサイズの集積回路またはチップを備えるマルチチップモジュールと呼ばれるマルチチップユニットの形成も可能であり、さらには、公知のウェハレベルテスト（ＷＬＴ）及びウェハレベルバーンイン（ＷＬＢＩ）と同様に、全プロセス完了後のマルチダイテスト及びバーンインが可能となる。
本発明のそれぞれの主要項目の開発及び改善により利点が生み出され、これら開発及び改善が従属請求項に開示される。
一の好適な開発に従って、キャリア素子はフィルムであり、このフィルム中においては少なくとも一つの切込みが打抜き孔の形で存在する、または次の工程で形成される。
さらなる好適な開発に従って、集積回路を搭載する前に、接着剤をキャリア素子に付ける。
さらなる好適な開発に従って、キャリア素子が、フレームのような取付素子に固定される。
さらなる好適な開発に従って、複数の集積回路がキャリア素子に、搭載装置により搭載される。
さらなる好適な開発に従って、保護素子がキャリア素子及びそこに搭載された少なくとも一つの前記集積回路の上方に設けられる。
さらなる好適な開発に従って、保護素子が射出成形、印刷プロセスまたはポッティングプロセスにより設けられる。
さらなる好適な開発に従って、前記ポッティングプロセス或いは印刷プロセスに続いて、保護素子が、部分的に、または全体が硬化される。
さらなる好適な開発に従って、ポリマーが絶縁素子として設けられる。
さらなる好適な開発に従って、絶縁素子が印刷される、或いは、フォトリソグラフィプロセスにより形成される。
さらなる好適な開発に従って、パターニングされた再配線素子が絶縁素子に次の工程、すなわち、キャリア金属を絶縁素子に成膜する工程と、キャリア金属をマスクで覆ってこのマスクをパターニングする工程と、導電トラック金属を、キャリア金属のうちのパターニングされたマスクで覆われない領域に形成する工程と、マスクを除去する工程と、そして導電トラック金属構造に従ってキャリア金属をパターニングする工程と、により取り付けられる。
さらなる好適な開発に従って、前記キャリア金属がスパッタにより成膜されること、前記マスクがフォトリソグラフィによりパターニングされること、前記導電トラック金属が電解メッキされること、前記キャリア金属がエッチング工程によりパターニングされることのうち、少なくともいずれか一つが行われることである。
さらなる好適な開発に従って、半田レジスト素子はポリマーを有する。
さらなる好適な開発に従って、半田レジスト素子が印刷される。
さらなる好適な開発に従って、半田ボールが印刷プロセスによりパターニングされた形で設けられ、続いて、リフロー炉で再度溶かされ、そして半田ボールが形成される。
さらなる好適な開発に従って、キャリア素子上の複数の集積回路が、半田ボールを形成した後に、個々の集積回路または集積回路群に分離される。
さらなる好適な開発に従って、キャリア素子上に在って再配線素子を備える複数の集積回路が分離の前に機能テストされる。
さらなる好適な開発に従って、パターニングされた再配線素子がパターニングされて集積回路を横方向に超えて延びる。
さらなる好適な開発に従って、異なる個々のＩＣを有する複数のモジュールが形成される。
図１に、垂直方向に貫通する切込み１１が設けられたキャリア素子１０を示す。キャリア素子１０または基板は、例えばフィルムまたはフレキシブル基板であり、切込み１１は例えば打抜き孔の形に設けられる。
図２によれば、切り込み１１が設けられたキャリア素子１０は頂部側に接着剤１２が設けられ、フレーム１３に固定される。前記フレーム１３は丸い多角状とすることができ、そのサイズは、例えば印刷技術、フォトリソグラフィのような後続のプロセス工程における要件にのみ制約される。特に、キャリア素子１０のサイズはウェハサイズ（２００ミリメートル、３００ミリメートル）にまで延ばすことができるが、それを超えることもできる。
次のプロセス工程においては、図３に従って、集積回路１４が接着剤１２の付いたキャリア素子上に搭載されて逆さまにされ、例えばコンタクトパッドのような集積回路の接続素子が切込み１１の領域に位置させられる。この場合、集積回路１４間の距離または切り込み１１間の距離は、基板フィルム１０またはキャリア素子の接着剤１２が設けられていない側に次の工程で形成される再配線層がチップ端を横方向に超えて導出できるように選定されることが好ましい。集積回路１４は、例えばピックアンドプレイスツールのような
搭載装置を使用して搭載し、配置することができる。
集積回路１４を保護するために、図４に従って、保護素子１６をコンタクトパッド１５から離れた側の集積回路の上方に設けることが好ましい。この結果、適切であれば再配線素子の形成の前に、キャリア素子１０上に複数の集積回路１４を有するチップアセンブリィの全体を射出成形法または別のポッティングまたは印刷法により保護素子１６で覆い、続いてこの保護素子を硬化する。この結果、ウェハと同様な剛性を有する複合体が得られる。
図５に、図４の後にキャリア素子１０の集積回路１４の設けられていない側に絶縁素子１７を設けたときの配置を示し、この場合、絶縁素子１７はキャリア素子１１[ｓｉｃ]の切込みに位置する接続素子１５またはコンタクトパッドを覆わないように塗布される。絶縁素子１７は好ましくはポリマーであり、例えばフォトリソグラフィまたは印刷法により塗布される。
その後すぐに、図６に従って再配線素子１８，１９が前記絶縁素子１７上に塗布される。再配線素子１８，１９は電気導電部１８または導電トラック部及び電気絶縁部１９を有し、導電トラック部１８は少なくとも一部がコンタクトパッド１５にコンタクト接続される。再配線素子１８，１９の再配線金属１８は次のように形成することが好ましい。すなわち、絶縁素子１７上にキャリア金属をスパッタし；マスク（図示せず）を塗布してフォトリソグラフィによりパターニングし；導電トラック金属１８を電解メッキにより、マスクに覆われない部分のスパッタ形成されたキャリア金属の上に成膜し；マスクを除去し；そして、キャリア金属をエッチングして導電トラック金属１８の形状にパターニングする。さらに、電気的に非導電性の材料１９を導電トラック部１８の間に横方向に設ける。その結果、再配線層１８，１９が薄膜技術または印刷技術により、キャリア素子１０または基板フィルムのうち集積回路１４が設けられていない側に形成される。
さらに製造工程を経た後、図７に従って、半田レジスト素子２０が、好ましくはパターニングされた形の再配線素子１８，１９に印刷プロセスにより塗布されている。好ましくはポリマーからなる前記半田レジスト素子２０がパターニングされて、切込みが再配線素子１８，１９の導電トラック金属１８の所定部分２１に設けられる。
図８に従って、半田２２を、好ましくは印刷プロセスにより導電トラック金属１８の所定部分２１を覆うように半田レジスト素子２０の切込み２１に付ける。
図９に示される配置において、これらの半田ボール２２を好ましくはリフロー炉で再度溶かし、続いて冷却することにより半田ボール２２’を形成する。
図１０に従って、複数の集積回路１４を備えるチップ複合体がファンアウト型の再配線素子１８，１９，２０を有する分離集積回路２３に分割される。
図１１に示される配置から、本発明による方法に従って形成されたこのような分離集積回路２３の詳細がわかる。上述した方法により、予め組み立てられた基板、すなわち再配線層の付いた基板の場合と同様な態様で再配線技術が提供されるが、この再配線技術は本発明によれば、並列処理を大いに利用する形で実現することができ、従ってコスト効率が良い形で実現することができる。本発明によるこの技術はＷＬＰプロセスを利用するものであり、これによってファンアウト型の設計も可能となる。再配線素子を備える集積回路２３はダイサーにより分離されることが好ましい。
本発明は例示としての好適な実施形態をベースとして上に記載されてきたが、この実施形態に限定されるものではなく、むしろ種々の方法で変形することができる。
このようにして、特に、説明してきた材料（ポリマー、・・・）は例示と考えられるべ
きである。さらに、再配線素子１８，１９，２０，２２も別の方法により形成することができる。
本発明の例示としての実施形態が図に示され、以下の記述の中でより詳細に説明される。
再配線素子を備える集積回路の形成プロセスの個々の段階における模式的な断面図であり、本発明の実施形態を明瞭に示すものである。 再配線素子を備える集積回路の形成プロセスの個々の段階における模式的な断面図であり、本発明の実施形態を明瞭に示すものである。 再配線素子を備える集積回路の形成プロセスの個々の段階における模式的な断面図であり、本発明の実施形態を明瞭に示すものである。 再配線素子を備える集積回路の形成プロセスの個々の段階における模式的な断面図であり、本発明の実施形態を明瞭に示すものである。 再配線素子を備える集積回路の形成プロセスの個々の段階における模式的な断面図であり、本発明の実施形態を明瞭に示すものである。 再配線素子を備える集積回路の形成プロセスの個々の段階における模式的な断面図であり、本発明の実施形態を明瞭に示すものである。 再配線素子を備える集積回路の形成プロセスの個々の段階における模式的な断面図であり、本発明の実施形態を明瞭に示すものである。 再配線素子を備える集積回路の形成プロセスの個々の段階における模式的な断面図であり、本発明の実施形態を明瞭に示すものである。 再配線素子を備える集積回路の形成プロセスの個々の段階における模式的な断面図であり、本発明の実施形態を明瞭に示すものである。 再配線素子を備える集積回路の形成プロセスの個々の段階における模式的な断面図であり、本発明の実施形態を明瞭に示すものである。 再配線素子を備える集積回路の模式的な断面図であり、本発明の実施形態を拡大して明瞭に示すものである。
図において、同じ参照符号は同じ、または機能的に同じ構成部品を示している。
符号の説明
１０：キャリア素子、好ましくはフレキシブル、例えばフィルム
１１：キャリア素子の切込み、例えば打抜きによる切込み
１２：接着剤、１３：フレーム、１４：集積回路、
１５：接続素子、例えばコンタクトパッド、１６：保護素子
１７：絶縁素子、好ましくはポリマー、
１８：導電素子、例えば導電トラック金属
１９：非導電素子、２０：半田レジスト素子、好ましくはポリマー
２１：導電トラック金属の半田レジスト素子に覆われない部分（ポリマーの切込み）
２２：半田ボール、２２’：再溶融した半田ボール、
２３：ファンアウト再配線を備える分離集積回路

Claims (19)

  1. 再配線素子（１８，１９）を備える集積回路（２３）の形成方法であって、
    予め画定された、または次にパターニングされる切込み（１１）の付いたキャリア素子（１０）を設ける工程と、
    少なくとも一つの集積回路（１４）を前記キャリア素子（１０）に対して逆さまに搭載して前記キャリア素子（１０）の前記画定された切込み（１１）を前記集積回路（１４）の少なくとも一つの接続素子（１５）の上方に位置させる工程と、
    絶縁素子（１７）を、前記切込み（１１）に位置する前記少なくとも一つの接続素子（１５）を除くようにして、前記キャリア素子（１０）の前記集積回路（１４）により覆われない側に設ける工程と、
    パターニングされた再配線素子（１８，１９）を、前記切込み（１１）に位置する前記少なくとも一つの接続素子（１３）に接続されるように、前記絶縁素子（１７）に取り付ける工程と、
    パターニングされた半田レジスト素子（２０）を前記パターニングされた再配線素子（１８，１９）に取り付ける工程と、そして
    前記再配線素子（１８）の前記パターニングされた半田レジスト素子（２０）により覆われない領域（２１）に半田ボール（２２）をパターニングされた形で取り付ける工程と、
    を有することを特徴とする方法。
  2. 前記キャリア素子（１０）はフィルムであり、このフィルム中においては前記少なくとも一つの切込み（１１）が打抜き孔の形で存在することを特徴とする請求項１記載の方法。
  3. 前記集積回路（１４）を搭載する前に、接着剤（１２）を前記キャリア素子（１０）に付けることを特徴とする請求項１又は２記載の方法。
  4. 前記キャリア素子（１０）が、フレームのような取付素子（１３）に固定されることを特徴とする請求項１から３までのいずれか一項に記載の方法。
  5. 複数の集積回路（１４）が前記キャリア素子（１０）に、搭載装置により搭載されることを特徴とする請求項１から４までのいずれか一項に記載の方法。
  6. 保護素子（１６）が前記キャリア素子（１０）及びそこに搭載された前記少なくとも一つの前記集積回路（１４）の上方に設けられることを特徴とする請求項１から５までのいずれか一項に記載の方法。
  7. 前記保護素子（１６）が射出成形または別のポッティングプロセス或いは印刷プロセスにより設けられることを特徴とする請求項６記載の方法。
  8. 前記ポッティングプロセス或いは印刷プロセスに続いて、前記保護素子（１６）が、部分的に、または全体が硬化されることを特徴とする請求項７記載の方法。
  9. ポリマーが前記絶縁素子（１７）として設けられることを特徴とする請求項１から８までのいずれか一項に記載の方法。
  10. 前記絶縁素子（１７）が印刷される、或いは、フォトリソグラフィプロセスにより形成されることを特徴とする請求項１から９までのいずれか一項に記載の方法。
  11. 前記パターニングされた再配線素子（１８，１９）が前記絶縁素子（１７）に次の工程、すなわち、
    キャリア金属を前記絶縁素子（１７）に成膜する工程と、前記キャリア金属をマスクで覆ってこのマスクをパターニングする工程と、
    導電トラック金属を、前記キャリア金属のうちの前記パターニングされたマスクで覆われない領域に形成する工程と、
    前記マスクを除去する工程と、そして
    前記導電トラック金属構造に従って前記キャリア金属をパターニングする工程と、により取り付けられることを特徴とする請求項１から１０までのいずれか一項に記載の方法。
  12. 前記キャリア金属がスパッタにより成膜されること、前記マスクがフォトリソグラフィによりパターニングされること、前記導電トラック金属（１８）が電解メッキされること、および前記キャリア金属がエッチング工程によりパターニングされることのうち、少なくともいずれか一つが行われることを特徴とする請求項１１記載の方法。
  13. 前記半田レジスト素子（２０）はポリマーを有することを特徴とする請求項１から１２までのいずれか一項に記載の方法。
  14. 前記半田レジスト素子（２０）が印刷されることを特徴とする請求項１から１３までのいずれか一項に記載の方法。
  15. 前記半田ボール（２２）が印刷プロセスによりパターニングされた形で設けられ、続いて、リフロー炉で再度溶かされることを特徴とする請求項１から１４までのいずれか一項に記載の方法。
  16. キャリア素子（１０）上の複数の集積回路（１４）が、前記半田ボール（２２）を形成した後に、個々の集積回路（２３）または集積回路群（２３）に分離されることを特徴とする請求項１から１５までのいずれか一項に記載の方法。
  17. 前記キャリア素子（１０）上に在って再配線素子（１８，１９）を備える複数の集積回路（１４，２３）が前記分離の前に機能テストされることを特徴とする請求項１６記載の
    方法。
  18. 前記パターニングされた再配線素子（１８，１９）がパターニングされて前記集積回路（１４）を横方向に超えて延びることを特徴とする請求項１から１７までのいずれか一項に記載の方法。
  19. 異なる個々のＩＣを有する複数のモジュールが形成されることを特徴とする請求項１から１８までのいずれか一項に記載の方法。
JP2003401482A 2002-11-29 2003-12-01 再配線素子を備える集積回路の形成方法及びそれに対応する集積回路 Expired - Fee Related JP4118791B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10255844A DE10255844B3 (de) 2002-11-29 2002-11-29 Verfahren zur Herstellung einer integrierten Schaltung mit einer Umverdrahtungseinrichtung und entsprechende integrierte Schaltung

Publications (2)

Publication Number Publication Date
JP2004186688A JP2004186688A (ja) 2004-07-02
JP4118791B2 true JP4118791B2 (ja) 2008-07-16

Family

ID=32518813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003401482A Expired - Fee Related JP4118791B2 (ja) 2002-11-29 2003-12-01 再配線素子を備える集積回路の形成方法及びそれに対応する集積回路

Country Status (7)

Country Link
US (1) US7074649B2 (ja)
JP (1) JP4118791B2 (ja)
KR (1) KR100574197B1 (ja)
CN (1) CN1235277C (ja)
DE (1) DE10255844B3 (ja)
SG (1) SG116512A1 (ja)
TW (1) TWI267929B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100392845C (zh) * 2004-11-12 2008-06-04 日月光半导体制造股份有限公司 在基板和封装胶体间具有高粘着性的封装结构
US7599485B2 (en) * 2005-06-24 2009-10-06 Cisco Technology, Inc. Communications system employing single-pair identity circuit for remotely powered device
US8093722B2 (en) * 2008-05-27 2012-01-10 Mediatek Inc. System-in-package with fan-out WLCSP
US8310051B2 (en) 2008-05-27 2012-11-13 Mediatek Inc. Package-on-package with fan-out WLCSP
US7838975B2 (en) * 2008-05-27 2010-11-23 Mediatek Inc. Flip-chip package with fan-out WLCSP
TWI381496B (zh) 2009-01-23 2013-01-01 Everlight Electronics Co Ltd 封裝基板結構與晶片封裝結構及其製程
US20100213588A1 (en) * 2009-02-20 2010-08-26 Tung-Hsien Hsieh Wire bond chip package
US20100213589A1 (en) * 2009-02-20 2010-08-26 Tung-Hsien Hsieh Multi-chip package
JP5469546B2 (ja) 2010-06-22 2014-04-16 株式会社ジェイデバイス 半導体装置の製造方法
JP5606243B2 (ja) 2010-09-24 2014-10-15 株式会社ジェイデバイス 半導体装置の製造方法
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置
WO2015156075A1 (ja) 2014-04-07 2015-10-15 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層体
TWI556359B (zh) * 2015-03-31 2016-11-01 南茂科技股份有限公司 四方扁平無引腳封裝結構與四方扁平無引腳封裝導線架結構
CN109640521B (zh) 2018-11-20 2020-06-30 奥特斯科技(重庆)有限公司 制造具有嵌入式集群的部件承载件的方法以及部件承载件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19702014A1 (de) * 1996-10-14 1998-04-16 Fraunhofer Ges Forschung Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
DE19960249A1 (de) * 1999-12-14 2001-07-05 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbausteins
JP3596864B2 (ja) 2000-05-25 2004-12-02 シャープ株式会社 半導体装置
DE10138042A1 (de) * 2001-08-08 2002-11-21 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
KR20040048351A (ko) 2004-06-09
CN1505126A (zh) 2004-06-16
US20050014309A1 (en) 2005-01-20
CN1235277C (zh) 2006-01-04
SG116512A1 (en) 2005-11-28
US7074649B2 (en) 2006-07-11
TWI267929B (en) 2006-12-01
JP2004186688A (ja) 2004-07-02
KR100574197B1 (ko) 2006-04-27
DE10255844B3 (de) 2004-07-15
TW200425361A (en) 2004-11-16

Similar Documents

Publication Publication Date Title
CN107887346B (zh) 集成扇出型封装件
KR100569479B1 (ko) 반도체 장치용 칩 스케일 표면 장착 패키지 및 그 제조공정
US6562647B2 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
US6310390B1 (en) BGA package and method of fabrication
US7163843B2 (en) Semiconductor component of semiconductor chip size with flip-chip-like external contacts, and method of producing the same
US10522476B2 (en) Package structure, integrated fan-out package and method of fabricating the same
US7812434B2 (en) Wafer level package with die receiving through-hole and method of the same
KR101349985B1 (ko) 반도체 소자를 패키징하기 위한 방법
US7211877B1 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
US20200118993A1 (en) Semiconductor package and method of manufacturing the semiconductor package
JP4118791B2 (ja) 再配線素子を備える集積回路の形成方法及びそれに対応する集積回路
US20070070229A1 (en) Semiconductor device with improved design freedom of external terminal
US10854570B2 (en) Integrated fan-out package and method of fabricating the same
US11107680B2 (en) Mask assembly and method for fabricating a chip package
US20240153769A1 (en) Method for fabricating a chip package
US7061123B1 (en) Wafer level ball grid array
US20050258536A1 (en) Chip heat sink device and method
US8053281B2 (en) Method of forming a wafer level package
US7323778B2 (en) Semiconductor device with improved design freedom of external terminal
US7193330B2 (en) Semiconductor device with improved design freedom of external terminal
US20070197030A1 (en) Center pad type ic chip with jumpers, method of processing the same and multi chip package
US20060141666A1 (en) Method for producing a module including an integrated circuit on a substrate and an integrated module manufactured thereby
KR100891522B1 (ko) 웨이퍼 레벨 패키지의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060823

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080423

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130502

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140502

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees