KR20040048351A - 재배선 장치를 갖는 집적회로의 제조방법 및 그 집적회로 - Google Patents

재배선 장치를 갖는 집적회로의 제조방법 및 그 집적회로 Download PDF

Info

Publication number
KR20040048351A
KR20040048351A KR1020030085948A KR20030085948A KR20040048351A KR 20040048351 A KR20040048351 A KR 20040048351A KR 1020030085948 A KR1020030085948 A KR 1020030085948A KR 20030085948 A KR20030085948 A KR 20030085948A KR 20040048351 A KR20040048351 A KR 20040048351A
Authority
KR
South Korea
Prior art keywords
carrier
patterned
integrated circuit
redistribution
metallization
Prior art date
Application number
KR1020030085948A
Other languages
English (en)
Other versions
KR100574197B1 (ko
Inventor
해리 헤들러
롤랜드 얼시글러
톨스텐 메이어
Original Assignee
인피니온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니온 테크놀로지스 아게 filed Critical 인피니온 테크놀로지스 아게
Publication of KR20040048351A publication Critical patent/KR20040048351A/ko
Application granted granted Critical
Publication of KR100574197B1 publication Critical patent/KR100574197B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

재배선장치를 갖는 집적회로의 제조방법 및 그 집적회로가 개시된다. 본 발명은, 재배선 장치(18,19)를 갖는 집적회로(23)를 제조하기 위한 방법으로서, 미리 정의되거나 추후에 패터닝된 절개부들(11)을 갖는 캐리어 장치(10)를 준비하는 단계; 상기 캐리어 장치(10)의 상기 미리 정의된 절개부들(11)이 집적회로(14)의 적어도 하나의 연결장치(15) 위로 위치하는 방식으로, 적어도 하나의 집적회로(14)를 상기 캐리어 장치(10)에 뒤집힌 상태로 적용하는 단계; 상기 절개부(11)에서 상기 적어도 하나의 연결장치(15)는 제외하고, 상기 집적회로(14)에 의해서 덮히지 않은 상기 캐리어 장치(10)의 면에 절연 장치(17)를 적용하는 단계; 상기 절연장치(17)에 상기 패터닝된 재배선 장치(18,19)를 적용하는 단계; 패터닝된 솔더 레지스트 장치(20)를 상기 패터닝된 재배선 장치(18,19)에 적용하는 단계; 그리고 상기 패터닝된 솔더 레지스트 장치(20)에 의해서 덮히지 않는 상기 재배선 장치(18)의 영역들(21) 상에 솔더 볼들(22)을 패터닝하여 적용시키는 단계;를 포함하는 것을 특징으로 하는 방법을 제공한다. 본 발명은 또한 그 장치를 제공한다.

Description

재배선 장치를 갖는 집적회로의 제조방법 및 그 집적회로{Method for producing an integrated circuit with a rewiring device and corresponding integrated circuit}
본 발명은 재배선 장치를 갖는 집적회로를 제조하기 위한 방법 및 그에 대응하는 집적회로에 관한 것이다.
칩 스케일 패키지(Chip Scale Package; CSPs)는 미리 제작된 기판 스트립 상에 압도적으로 구성된다. Tessera BGA(극소 볼 그리드 어레이)와 같이 기판을 기초로하는 공지된 CSP 기술들에 따라서, 재배선(재분배 라인들) 또는 이것의 적어도 일부분들은 미리 제작된 기판에 이미 집적된다. 기판 상에 존재하는 그러한 재배선은 결합 와이어들 또는 TAB 결합에 의해서 집적회로 또는 칩에 접촉 연결된다. 기판의 제조는 복잡하고 값비싼 공정 단계들이 요구되며, 그로 인하여 기판의 가격이 증가하게 된다. 또한, 제조 및 추후 공정 단계들은 낮은 수준의 평행도, 즉 150 칩 미만의 패널들이나 스트립들에서 실행된다. 이러한 두 가지 이유 모두로 인하여 CSPs의 제조가격을 낮출수가 없다. 기판을 기초로한 CSP 기술, 예를들면 BGA에 의해서 산개(散開)(fan-out) 재배선들이 발생될 수 있다.
웨이퍼 레벨 패키지 기술(WLP)은 칩 스케일 패키지(CSPs)를 제조하기 위한 저렴한 기술을 제공하지만 산개 재배선을 제공하지는 못한다. 웨이퍼 레벨 패키지 기술들은 전단부 웨이퍼를 기초로 이용하는데, 이때 솔더 레지스트 층 및 솔더 볼들과 같은 절연층들을 재배선하는데 박막 기술이 이용된다. 비록, 금속화를 위해서사용되는 기술 단계들, 즉 스퍼터링 및 전기증착, 구조물 제조를 위해서 사용되는 포토리쏘그래피, 보호층들을 제조하기 위해서 사용되는 스핀 코팅 기술이 비용면에서 매력적이지만, 칩 당 개별 비용은 높은 수준의 평행도(100칩들에 대한 전체 웨이퍼)로 인하여 낮게 유지된다.
또한, 미래에는 보다 저비용의 인쇄기술들이 값비싼 포토리쏘그래픽 공정을 대체하게될 것이다. 현재의 인쇄기술들은 인쇄방법을 사용하여 마스크 기술을 만들어 내는 것이 가능하며, 130의 접촉 패드 공간, 예를 들면 60의 패드 개구부를 포함하는 접촉 패드들의 매우 정확한 접촉 연결을 위하여 사용될 수 있다.
그러므로, 인쇄 공정들은 재배선 장치들 또는 새로운 패널 상의 절연 와이어들의 구조물 제조를 위해서 사용될 수 있다. 그러나, WLP 제조는 산개(fan-out) 재배선들, 즉 칩 테두리들을 지나서 돌출하는 재배선들을 만들어내는데 사용될 수 없다.
그러므로, 본 발명의 목적은 저비용으로 재배선 장치를 갖는 집적회로의 제조방법 및 그 집적회로를 제공하는데 있다.
본 발명에 따르면, 이러한 목적은 하기의 특허청구범위 제 1 항에 기재된 재배선 장치를 갖는 집적회로의 제조방법 및 특허청구범위 제 19 항에 따른 재배선 장치를 갖는 집적회로에 의해서 달성된다.
본 발명의 개념은 기판-기지 CSP 기술과 함께 웨이퍼 레벨 패키지 기술들의공정 단계들을 적당하게 결합하는 것으로 이루어진다. 그러므로, 재배선 장치들을 갖는 미리 제작된 기판은 회피되며, 재배선 장치는 간단하고 큰 영역을 갖는 기판 상에 높은 수준의 평행도로서 칩 스케일 패키지를 만드는 과정중에 제조된다.
본 발명에 있어서, 본 명세서의 도입부에서 설명한 문제는 재배선 장치가 제공된 집적회로를 제조하기 위한 방법에 의해서 해소되며, 이 방법은 다음의 단계들: 미리 정의되거나 추후에 패터닝된 절개부들을 갖는 캐리어 장치를 준비하는 단계; 상기 캐리어 장치의 상기 미리 정의된 절개부들이 집적회로의 적어도 하나의 연결장치 위로 위치하는 방식으로, 적어도 하나의 집적회로를 상기 캐리어 장치에 뒤집힌 상태로 적용하는 단계; 상기 절개부에서 상기 적어도 하나의 연결장치는 제외하고, 상기 집적회로에 의해서 덮히지 않은 상기 캐리어 장치의 면에 절연 장치를 적용하는 단계; 상기 절연장치에 상기 패터닝된 재배선 장치를 적용하는 단계; 패터닝된 솔더 레지스트 장치를 상기 패터닝된 재배선 장치에 적용하는 단계; 그리고 상기 패터닝된 솔더 레지스트 장치에 의해서 덮히지 않는 상기 재배선 장치의 영역들 상에 솔더 볼들을 패터닝하여 적용시키는 단계;를 포함한다.
이러한 경우에 있어서 얻을 수 있는 장점은 재배선 또는 그 부분들이 처음부터 기판이나 캐리어 장치 상에 제공되지 않는 다는 것이다. 또한, 산개(散開) 설계가 가능하다. 즉, 재배선들이 칩 테두리를 지나서 돌출한다. 또한, 캐리어 장치의 크기는 종래의 기판들, 즉 집적된 재배선층들을 상당히 초과하게 될 것이다. 특히, 상기 크기는 600mm×400mm의 패널 크기들이 상당한 비용지출 없이 실현될 수 있기 때문에 웨이퍼 면적을 초과하게 될 것이다. 또한, 캐리어장치나 패널은 웨이퍼와같이 만곡될 필요가 없으며, 칩 기하학의 형상에 적합하도록 직사각형으로 형성될 것이다.
이러한 직접적인 비용적인 잇점에 추가하여, 본 발명은 유용한 재료들의 선택에 있어서 향상된 자유를 제공한다. 캐리어 장치의 대중화가 칩들을 균등화하도록 제한하지 않으므로, 각기 다른 형태와 크기를 갖는 집적회로들이나 칩들을 갖는 다중 칩 유니트들, 소위 다중칩 모듈들이 제조될 수 있고, 웨이퍼 레벨 테스트(WLT)와 이미 공지된 웨이퍼 레벨 번-인(WLBI)과 유사한 공정을 수행한 후에 다중 다이 테스트와 번-인(burn-in)을 수행할 수 있다..
본 발명의 각각의 기술적 과제에 대한 바람직한 확장 및 개선들이 종속항들에 기재된다.
본 발명의 바람직한 일실시예에 따르면, 캐리어 장치는 타출공(stamped-out hole)의 형태를 갖는 적어도 하나의 절개부가 존재하거나 추후에 제조되는 필름이다.
본 발명의 바람직한 다른 실시예에 따르면, 집적회로의 적용전에 접착제가 캐리어 장치에 도포된다.
본 발명의 바람직한 또 다른 실시예에 따르면, 캐리어 장치는 프레임과 같은 고정장치에 고정된다.
본 발명의 바람직한 또 다른 실시예에 따르면, 다수의 직접회로들이 집어서 놓는 공구(pick-and-place tool)와 같은 배치장치에 의해서 개리어 장치에 적용된다.
본 발명의 바람직한 또 다른 실시예에 따르면, 보호장치가 캐리어 장치 및 적어도 하나의 집적회로들 위로 적용된다.
본 발명의 바람직한 또 다른 실시예에 따르면, 보호장치는 사출성형공정, 인쇄공정이나 포팅(potting) 공정을 통해서 적용된후 경화된다.
본 발명의 바람직한 또 다른 실시예에 따르면, 중합체가 절연장치로서 적용된다.
본 발명의 바람직한 또 다른 실시예에 따르면, 절연장치가 포토리쏘그래픽 공정에 의해 인쇄되거나 생성된다.
본 발명의 바람직한 또 다른 실시예에 따르면, 패터닝된 재배선 장치는 다음의 단계들, 즉 절연장치에 캐리어 금속화를 적용하는 단계; 캐리어 금속화 상에 마스크를 적용하여 패터닝하는 단계; 마스크에 의해서 덮히지 않은 스퍼터링 증착 캐리어 금속화의 영역에 전도체 트랙 금속화를 적용시키는 단계; 마스크를 제거하는 단계; 그리고 전도체 트랙 금속화 구조에 따라서 상기 캐리어 금속화를 패터닝하는 단계;에 의해서 바람직하게 절연장치에 적용된다.
본 발명의 바람직한 또 다른 실시예에 따르면, 캐리어 금속화는 스퍼터링 증착되고 및/또는 마스크가 포토리쏘그래피에 의해서 패터닝되고 및/또는 전도체 트랙 금속화는 전자화학적으로 도금되고 및/또는 캐리어 금속화가 식각단계에서 패터닝된다.
본 발명의 바람직한 또 다른 실시예에 따르면, 솔더 레지스트 장치는 중합체를 구비한다.
본 발명의 바람직한 또 다른 실시예에 따르면, 솔더 레지스트 장치는 인쇄된다.
본 발명의 바람직한 또 다른 실시예에 따르면, 솔더 볼들이 인쇄공정에서 패터닝 방식으로 적용된후 바람직하게는 로 내에서 재용해되고, 솔더 볼들이 형성된다.
본 발명의 바람직한 또 다른 실시예에 따르면, 캐리어 장치 상의 다수의 재배선 장치들은 솔더 볼들의 적용후에 개별적인 집적회로들 또는 집적회로들의 그룹으로 분리된다.
본 발명의 바람직한 또 다른 실시예에 따르면, 캐리어 장치 상에서 재배선장치를 갖는 다수의 집적회로들은 분리전에 기능적인 테스트를 거친다.
본 발명의 바람직한 또 다른 실시예에 따르면, 패터닝된 재배선 장치는 칩 테두리를 지나서 측방향으로 연장되는 방식으로 패터닝된다.
본 발명의 바람직한 또 다른 실시예에 따르면, 다중 칩 모듈들이 각기 다른 개별적인 ICs를 갖도록 형성된다.
도 1 내지 도 10은 본 발명의 실시 예를 설명하기 위하여 재배선 장치를 갖는 집적회로의 제조공정을 단계별로 도식적으로 나타낸 단면도; 그리고
도 11은 본 발명의 실시 예를 설명하기 위하여 재배선 장치를 갖는 집적회로의 단면 확대도.
<도면의 주요부분에 대한 부호의 설명>
10 : 캐리어 장치(=필름) 11 : 절개부
12 : 접착제 13 : 프레임
14 : 집적회로 15 : 연결장치(=접촉 패드)
16 : 보호장치 17 : 절연장치
18 : 도전성 장치(전도체 트랙 금속화) 19 : 비도전성 장치
20 : 솔더 레지스트 장치 21 : 전도체 트랙 금속화 영역
22 : 솔더 볼 22' : 재용해된 솔더 볼
23 : 분리된 집적회로
이하, 첨부된 도면들을 참조하여 본 발명에 따른 재배선 장치를 갖는 집적회로의 제조방법에 대하여 상세하게 설명한다.
도면에서 동일한 참조부호들은 동일하거나 기능적으로 동일한 구성부분들을 나타낸다.
도 1은 연속적으로 형성된 절개부들(cutouts)(11)을 갖는 캐리어 장치(10)가 도시되어 있다. 캐리어 장치(10) 또는 기판은 필름이나 가용성 기판이며, 예를 들어 절개부들(11)은 타출공(stamped hole)의 형태로 존재한다.
도 2에 도시된 바와 같이, 절개부(11)가 형성된 캐리어 장치(10)의 상부면 상에는 접착제(12)가 도포되고, 캐리어 장치(10)는 프레임(13) 내로 고정된다. 프레임(13)은 곡면 형태와 각이진 형태로 모두로 형성될 수 있고, 크기는 예를 들어 인쇄기술, 포토리쏘그래피(photolithography)와 같은 추후 처리단계들에서의 요구조건에 따라 제한된다. 특히, 캐리어 장치(10)의 크기는 웨이퍼 크기(200, 300)까지 연장될 수 있으며, 그 이상도 가능하다.
추후의 처리 단계에서, 도 3에 도시된 바와 같이, 집적회로들(14)의 연결장치들(15), 예를 들어 접촉패드들이 절개부(11)의 영역 내에 위치하는 방식으로, 집적회로들(14)이 접착제(12)에 의해서 캐리어 장치(10) 상에 뒤집히어 위치한다. 이러한 경우에 있어서, 집적회로들(14) 사이의 거리 또는 절개부들(11) 사이의 거리는, 기판 필름(10) 또는 접착제(12)가 없는 캐리어 장치의 면상에 추후에 형성될 재배선 층(rewiring layer)이 칩 테두리를 지나서 측방향으로 돌출되는 방식으로 바람직하게 선택된다. 집적회로(14)는 예를 들면 집어서 놓는 공구(pick-and-place tool)와 같은 배치장치(placement device)에 의해서 적용되고 배치될 수 있다.
도 4에 도시된 바와 같이, 집적회로(14)의 보호를 위하여, 보호장치(16)가 접촉 패드(15)로부터 떨어진 면상에서 집적회로(14)의 위쪽에 위치된다. 결과적으로, 만일 재배선 장치의 제조 전에 캐리어 장치(10) 상에 다수의 집적회로들(14)을포함하는 전체 칩 어셈블리가 사출성형방법 또는 다른 포팅(potting)방법이나 인쇄방법에 의해서 제공되는 보호장치(16)를 구비하게 되며, 보호 장치는 추후에 경화된다. 웨이퍼와 유사한 단단한 복합물이 그 결과로서 얻어질 수 있다.
도 5는 집적회로들(14)이 구비되지 않은 캐리어 장치(10)의 면상에 절연장치(17)를 적용한 후에 도 4에 따른 배치를 나타낸 도면이다. 이때, 절연장치(17)는 캐리어장치의 연결장치들(15)이나 절개부들(11) 내에 있는 접촉 패드들 위로는 적용되지 않는다. 절연장치(17)는 바람직하게는 중합체로 이루어지며, 포토리쏘그래피 방법 또는 인쇄방법에 의해서 적용된다.
도 6에 도시된 바와 같이, 재배선 장치(18,19)가 절연장치(17) 상에 적용된다. 재배선 장치(18,19)는 도전성 영역 또는 전도체 트랙 영역들(18) 및 절연 영역들(19)을 구비한다. 이때, 도전성 영역(18)은 접촉패드들(15)에 적어도 부분적으로 접촉 연결된다. 재배선 장치(18,19)의 재배선 금속화(rewiring metallization)(18)는 다음과 같은 단계들, 즉 절연장치(17)에 캐리어 금속화를 스퍼터링(sputtering)하는 단계; 마스크(도시되지 않음)를 적용하여 포토리쏘그래픽 패터닝하는 단계; 마스크에 의해서 폐쇄되지 않는 영역들에서 스퍼터링-온(sputtered-on) 캐리어 금속화 상에 전도체 트랙 금속화(18)를 전기화학적으로 증착시키는 단계; 마스크를 제거하는 단계; 그리고 전도체 트랙 금속화(18)에 의해서 캐리어 금속화를 식각하는 단계;에 의해서 바람직하게 형성된다. 또한, 도전성 재료(19)가 전도체 트랙영역들(18) 사이에서 측방향으로 제공된다. 결과적으로, 재배선 층들(18,19)은 집적회로들(14)이 구비되지 않은 캐리어장치(10)나 기판의 면상에 박막 또는 인쇄기술에 의해서 생성된다.
도 7에 도시된 바와 같이, 추후의 단계 후에, 솔더 레지스트 장치(20)가 인쇄공정에 있어서 패터닝 방식으로 재배선 장치(18,19)에 적용된다. 바람직하게는 중합체로 이루어진 솔더 레지스트 층(20)은 절개부들이 재배선 장치(18,19)의 전도체 트랙 금속화(18)의 소정 영역(21)에 걸쳐서 제공되는 방식으로 패터닝된다.
도 8에 도시된 바와 같이, 솔더(22)는 바람직하게는 인쇄공정에 있어서 전도체 트랙 금속화(18)의 소정 영역(21) 위로 솔더 레지스트 층(20)의 절개부들(21) 내에 적용된다.
도 9에 도시된 바와 같이, 솔더 볼들(22)이 바람직하게는 리플로우 로(reflow furnace)내에서 재용해되어 냉각되며, 이에 의해 솔더 볼들(22')이 생성된다.
도 10에 도시된 바와 같이, 다수의 집적회로들(14)을 포함하는 칩 복합물이 산개된(fan-out) 재배선 장치들(18,19,20)를 갖는 분리된 집적회로들(23)로 분할된다.
도 11에는 본 발명의 방법에 따라서 제조된 분리된 집적회로(23)들이 상세하게 도시되어 있다. 상기한 절차에 의해서, 미리 조립된 기판의 경우와 유사한 방식으로, 즉 재배선층들이 재배선 기술에 의해서 제공된다. 그러나, 본 발명에 따르면, 높은 수준의 평행도로 생성되므로, 저가로 생산이 가능하다. 본 발명에 따른 이러한 기술은 WLP 공정들을 이용하며, 산개(fan-out) 디자인이 또한 가능하다. 재배선 장치를 갖는 집적회로들(23)은 세단기(dicer)에서 바람직하게 분리된다.
비록 본 발명은 바람직한 실시 예를 기초로 하여 설명하였지만, 이것으로 한정되는 것은 아니며 다양한 방식으로 변경될 수 잇다.
그러므로, 특히, 여기에서 설명된 재료들(중합체, 등등)은 예로서 거론한 것이다. 또한, 재배선 장치(18,19,20,22)는 다른 방식으로도 제조가 가능하다

Claims (19)

  1. 재배선 장치(18,19)를 갖는 집적회로(23)를 제조하기 위한 방법으로서,
    미리 정의되거나 추후에 패터닝된 절개부들(11)을 갖는 캐리어 장치(10)를 준비하는 단계;
    상기 캐리어 장치(10)의 상기 미리 정의된 절개부들(11)이 집적회로(14)의 적어도 하나의 연결장치(15) 위로 위치하는 방식으로, 적어도 하나의 집적회로(14)를 상기 캐리어 장치(10)에 뒤집힌 상태로 적용하는 단계;
    상기 절개부(11)에서 상기 적어도 하나의 연결장치(15)는 제외하고, 상기 집적회로(14)에 의해서 덮히지 않은 상기 캐리어 장치(10)의 면에 절연 장치(17)를 적용하는 단계;
    상기 절연장치(17)에 상기 패터닝된 재배선 장치(18,19)를 적용하는 단계;
    패터닝된 솔더 레지스트 장치(20)를 상기 패터닝된 재배선 장치(18,19)에 적용하는 단계; 그리고
    상기 패터닝된 솔더 레지스트 장치(20)에 의해서 덮히지 않는 상기 재배선 장치(18)의 영역들(21) 상에 솔더 볼들(22)을 패터닝하여 적용시키는 단계;를 포함하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 캐리어 장치(10)는 내부에 적어도 하나의절개부(11)가 타출공(stamped-out hole)의 형태로 존재하는 필름인 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 상기 집적회로(14)를 적용하기 전에, 접착제(12)가 상기 캐리어 장치(10)에 도포되는 것을 특징으로 하는 방법.
  4. 상기 항들중 어느 한 항에 있어서, 상기 캐리어 장치(10)는 프레임과 같은 고정 장치(13) 내에 고정되는 것을 특징으로 하는 방법.
  5. 상기 항들중 어느 한 항에 있어서, 다수의 집적회로들(14)이 집어서 놓는 공구(pick-and-place tool)와 같은 배치장치에 의해서 상기 캐리어 장치(10)에 적용되는 것을 특징으로 하는 방법.
  6. 상기 항들중 어느 한 항에 있어서, 상기 보호장치(16)는 상기 캐리어 장치(10) 및 적용된 상기 적어도 하나의 집적회로(14) 위로 적용되는 것을 특징으로 하는 방법.
  7. 제 6 항에 있어서, 상기 보호장치(16)는 사출성형방법 또는 다른 포팅(potting)방법 또는 인쇄공정에 의해서 적용되고 및/또는 추후에 부분적으로 또는 완벽하게 경화되는 것을 특징으로 하는 방법.
  8. 상기 항들중 어느 한 항에 있어서, 중합체가 절연장치(17)로서 적용되는 것을 특징으로 하는 방법.
  9. 상기 항들중 어느 한 항에 있어서, 상기 절연장치(17)는 포토리쏘그래픽 공정(photolithographic process)으로 인쇄되거나 제조되는 것을 특징으로 하는 방법.
  10. 상기 항들중 어느 한 항에 있어서, 상기 패터닝된 재배선 장치(18,19)는
    상기 절연장치(17)에 캐리어 금속화(carrier metallization)를 적용하는 단계;
    상기 캐리어 금속화 상에 마스크를 적용하여 패터닝하는 단계;
    상기 패터닝된 마스크에 의해서 폐쇄되지 않는 상기 캐리어 금속화의 영역에전도체 트랙 금속화를 적용시키는 단계;
    상기 마스크를 제거하는 단계; 그리고
    상기 전도체 트랙 금속화 구조에 따라서 상기 캐리어 금속화를 패터닝하는 단계;에 의해서 상기 절연 장치(17)에 적용되는 것을 특징으로 하는 방법.
  11. 제 10 항에 있어서, 상기 캐리어 금속화는 스퍼터링 증착되고 및/또는 상기 마스크는 포토리쏘그래피 기술로서 패터닝되며 및/또는 상기 전도체 트랙 금속화(18)는 전기화학적으로 도금되고 및/또는 상기 캐리어 금속화는 식각단계에서 패터닝되는 것을 특징으로 하는 방법.
  12. 상기 항들중 어느 한 항에 있어서, 상기 솔더 레지스트 장치(20)는 중합체를 구비하는 것을 특징으로 하는 방법.
  13. 상기 항들중 어느 한 항에 있어서, 상기 솔더 레지스트 장치(20)는 인쇄되는 것을 특징으로 하는 방법.
  14. 상기 항들중 어느 한 항에 있어서, 상기 솔더 볼(22)은 인쇄공정에서 패터닝 방식으로 적용되고, 리플로우 로(reflow furnace) 내에서 추후에 재융해되는 것을 특징으로 하는 방법.
  15. 상기 항들중 어느 한 항에 있어서, 상기 캐리어 장치(10) 상에 위치한 다수의 집적회로들(14)은 상기 솔더 볼(22)의 적용 후에 개별적인 집적회로들(23) 또는 집적회로(23)의 그룹으로 분리되는 것을 특징으로 하는 방법.
  16. 제 15 항에 있어서, 상기 캐리어 장치(10) 상에서 상기 재배선 장치(18,19)를 갖는 다수의 집적회로들(14,23)은 분리전에 기능적인 테스트를 거치는 것을 특징으로 하는 방법.
  17. 상기 항들중 어느 한 항에 있어서, 상기 패터닝된 재배선 장치(18,19)는 상기 집적회로(14)를 지나서 측방향으로 연장되는 방식으로 패터닝되는 것을 특징으로 하는 방법.
  18. 상기 항들중 어느 한 항에 있어서, 각기 다른 개별적인 ICs를 갖는 다중칩 모듈들이 형성되는 것을 특징으로 하는 방법.
  19. 재배선 장치(18,19)를 갖는 집적회로(23)로서,
    미리 정의되거나 추후에 패터닝된 절개부들(11)을 갖는 캐리어 장치(10);
    상기 캐리어 장치(10)의 상기 미리 정의된 절개부들(11)이 집적회로(14)의 적어도 하나의 연결장치(15) 위에 위치하는 방식으로, 상기 캐리어 장치(10)에 뒤집힌상태로 적용되는 적어도 하나의 집적회로(14);
    상기 절개부(11)에서 상기 적어도 하나의 연결장치(15)를 제외한 상태에서, 상기 집적회로(14)에 의해서 덮히지 않는 상기 캐리어 장치(10)의 면상에 위치된 절연 장치(17);
    상기 절연장치(17)에 설치된 상기 패터닝된 재배선 장치(18,19);
    상기 패터닝된 재배선 장치(18,19) 상에 위치하는 패터닝된 솔더 레지스트 장치(20); 그리고
    상기 패터닝된 납땜 레지스트 장치(20)에 의해서 덮히지 않는 상기 재배선 장치(18)의 영역들(21) 상에 배치된 솔더 볼들(22)을 포함하는 것을 특징으로 하는 집적회로.
KR1020030085948A 2002-11-29 2003-11-29 재배선 장치를 갖는 집적회로의 제조방법 및 그 집적회로 KR100574197B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10255844A DE10255844B3 (de) 2002-11-29 2002-11-29 Verfahren zur Herstellung einer integrierten Schaltung mit einer Umverdrahtungseinrichtung und entsprechende integrierte Schaltung
DE10255844.2 2002-11-29

Publications (2)

Publication Number Publication Date
KR20040048351A true KR20040048351A (ko) 2004-06-09
KR100574197B1 KR100574197B1 (ko) 2006-04-27

Family

ID=32518813

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030085948A KR100574197B1 (ko) 2002-11-29 2003-11-29 재배선 장치를 갖는 집적회로의 제조방법 및 그 집적회로

Country Status (7)

Country Link
US (1) US7074649B2 (ko)
JP (1) JP4118791B2 (ko)
KR (1) KR100574197B1 (ko)
CN (1) CN1235277C (ko)
DE (1) DE10255844B3 (ko)
SG (1) SG116512A1 (ko)
TW (1) TWI267929B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189500B2 (en) 2018-11-20 2021-11-30 AT&S (Chongqing) Company Limited Method of manufacturing a component carrier with an embedded cluster and the component carrier

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100392845C (zh) * 2004-11-12 2008-06-04 日月光半导体制造股份有限公司 在基板和封装胶体间具有高粘着性的封装结构
US7599485B2 (en) * 2005-06-24 2009-10-06 Cisco Technology, Inc. Communications system employing single-pair identity circuit for remotely powered device
US8093722B2 (en) * 2008-05-27 2012-01-10 Mediatek Inc. System-in-package with fan-out WLCSP
US7838975B2 (en) * 2008-05-27 2010-11-23 Mediatek Inc. Flip-chip package with fan-out WLCSP
US8310051B2 (en) 2008-05-27 2012-11-13 Mediatek Inc. Package-on-package with fan-out WLCSP
TWI381496B (zh) 2009-01-23 2013-01-01 Everlight Electronics Co Ltd 封裝基板結構與晶片封裝結構及其製程
US20100213588A1 (en) * 2009-02-20 2010-08-26 Tung-Hsien Hsieh Wire bond chip package
US20100213589A1 (en) * 2009-02-20 2010-08-26 Tung-Hsien Hsieh Multi-chip package
JP5469546B2 (ja) 2010-06-22 2014-04-16 株式会社ジェイデバイス 半導体装置の製造方法
JP5606243B2 (ja) 2010-09-24 2014-10-15 株式会社ジェイデバイス 半導体装置の製造方法
JP6238121B2 (ja) * 2013-10-01 2017-11-29 ローム株式会社 半導体装置
CN115636582A (zh) 2014-04-07 2023-01-24 日本电气硝子株式会社 支承玻璃基板及使用其的层叠体
TWI556359B (zh) * 2015-03-31 2016-11-01 南茂科技股份有限公司 四方扁平無引腳封裝結構與四方扁平無引腳封裝導線架結構

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19702014A1 (de) * 1996-10-14 1998-04-16 Fraunhofer Ges Forschung Chipmodul sowie Verfahren zur Herstellung eines Chipmoduls
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
JP3446825B2 (ja) * 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
DE19960249A1 (de) * 1999-12-14 2001-07-05 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbausteins
JP3596864B2 (ja) 2000-05-25 2004-12-02 シャープ株式会社 半導体装置
DE10138042A1 (de) * 2001-08-08 2002-11-21 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189500B2 (en) 2018-11-20 2021-11-30 AT&S (Chongqing) Company Limited Method of manufacturing a component carrier with an embedded cluster and the component carrier

Also Published As

Publication number Publication date
CN1505126A (zh) 2004-06-16
US7074649B2 (en) 2006-07-11
US20050014309A1 (en) 2005-01-20
DE10255844B3 (de) 2004-07-15
SG116512A1 (en) 2005-11-28
CN1235277C (zh) 2006-01-04
JP4118791B2 (ja) 2008-07-16
KR100574197B1 (ko) 2006-04-27
TW200425361A (en) 2004-11-16
JP2004186688A (ja) 2004-07-02
TWI267929B (en) 2006-12-01

Similar Documents

Publication Publication Date Title
US6372619B1 (en) Method for fabricating wafer level chip scale package with discrete package encapsulation
US7071024B2 (en) Method for packaging a microelectronic device using on-die bond pad expansion
US6277669B1 (en) Wafer level packaging method and packages formed
US6727576B2 (en) Transfer wafer level packaging
US5244833A (en) Method for manufacturing an integrated circuit chip bump electrode using a polymer layer and a photoresist layer
US6221750B1 (en) Fabrication of deformable leads of microelectronic elements
EP0411165B1 (en) Method of forming of an integrated circuit chip packaging structure
EP1374306B1 (en) Bump metallurgy bars for power and ground routing
KR100264479B1 (ko) 범프전극의 구조와 그 형성방법
KR100574197B1 (ko) 재배선 장치를 갖는 집적회로의 제조방법 및 그 집적회로
US20030199121A1 (en) Wafer scale thin film package
TW517360B (en) Enhanced type wafer level package structure and its manufacture method
EP3475977A1 (en) Wafer level package and method
US20070085219A1 (en) Method for manufacture of wafer level package with air pads
KR20080055687A (ko) Ｃｔｅ 특성이 양호한 웨이퍼 레벨 패키지 및 그 제조 방법
US20040130022A1 (en) Semiconductor device with improved design freedom of external terminal
US20050255633A1 (en) Methods for producing an electronic device having microscopically small contact areas
US6767818B1 (en) Method for forming electrically conductive bumps and devices formed
US10727112B2 (en) Rewiring method for semiconductor
US6888256B2 (en) Compliant relief wafer level packaging
CN103199070A (zh) 具有钝化区段的半导体元件及其制造方法
KR100691000B1 (ko) 웨이퍼 레벨 패키지의 제조방법
US6284639B1 (en) Method for forming a structured metallization on a semiconductor wafer
JP2003218151A (ja) 無電解メッキバンプの形成方法、半導体装置及びその製造方法
US7193330B2 (en) Semiconductor device with improved design freedom of external terminal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130411

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140410

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee