CN101022693B - 基板处理室的洗净方法和基板处理室 - Google Patents
基板处理室的洗净方法和基板处理室 Download PDFInfo
- Publication number
- CN101022693B CN101022693B CN2007100791046A CN200710079104A CN101022693B CN 101022693 B CN101022693 B CN 101022693B CN 2007100791046 A CN2007100791046 A CN 2007100791046A CN 200710079104 A CN200710079104 A CN 200710079104A CN 101022693 B CN101022693 B CN 101022693B
- Authority
- CN
- China
- Prior art keywords
- space
- plasma
- substrate processing
- processing chamber
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
- H01J37/32853—Hygiene
- H01J37/32862—In situ cleaning of vessels and/or internal parts
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/905—Cleaning of reaction chamber
Landscapes
- Health & Medical Sciences (AREA)
- Epidemiology (AREA)
- Public Health (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明提供一种能够防止在处理室内部件的表面形成氧化膜的基板处理室的洗净方法。在上部电极板(38)的表面附着有反应生成物的等离子体处理装置(10)中,将晶片(W)从基板处理室(11)搬出后,向处理空间(S)导入氧气,将处理空间(S)的压力设定为26.7Pa~80.0Pa,将电极板表面-空间电位差设定为0V,将40MHz的高频电力的大小设定为500W以下,通过40MHz的高频电力生成等离子体而实施干洗处理,进一步向处理空间(S)导入四氟化碳气体,通过40MHz和2MHz的高频电力生成等离子体而实施氧化物除去处理。
Description
技术领域
本发明涉及基板处理室的洗净方法、存储介质和基板处理室,特别涉及具备由硅制成的电极的基板处理室的洗净方法。
背景技术
已知有具备基板处理室和下部电极的等离子体处理装置,该基板处理室具有已搬入作为基板的半导体晶片的处理空间,该下部电极配置于处理空间并且与高频电源连接。在该等离子体处理装置中,将处理气体导入处理空间,下部电极向处理空间施加高频电力。而且,在将半导体晶片搬入处理空间并载置于下部电极时,通过高频电力使导入的处理气体成为等离子体,产生离子等,通过该离子等对半导体晶片实施等离子体处理,例如蚀刻处理。
在上述等离子体处理装置中,在使用附着性反应气体例如、C4F8气体和氩(Ar)气的混合气体作为处理气体时,由该反应气体产生的反应生成物附着于基板处理室的内部表面例如、侧部内壁(以下简记为“侧壁”)。附着的反应生成物从侧壁剥离成为颗粒。颗粒附着于半导体晶片上,成为该半导体晶片制造的半导体装置产生缺陷的原因。因此,需要除去附着于基板处理室的内部表面的反应生成物。
目前,作为除去上述附着于内部表面的反应生成物的方法,已知的方法是将氧(O2)气导入处理空间,通过高频电力由氧气产生氧离子或氧自由基,使反应生成物与氧离子或氧自由基反应除去(例如,参照专利文献1)。
专利文献1:日本特开昭62-40728号公报
但是,近年来,以提高等离子体处理性能为目的,正在开发一种等离子体处理装置,其在处理空间中,与下部电极相对配置的作为处理室内部件的上部电极由硅构成,该上部电极连接直流电源。在该等离子体处理装置中,若实施除去上述反应物的方法,则虽然附着于基板处理室内部表面的反应生成物被确实地除去,但是氧离子或氧自由基与上部电极的硅发生反应,形成氧化硅(SiO2)等氧化物。该氧化物有时附着于上述电极表面并形成氧化膜。该氧化膜剥离成为颗粒。此外,由于直流电源不能透过氧化膜,所以向处理空间施加直流电压就变得困难。进而,由于氧化膜有时因直流电流而绝缘破坏,所以难以在处理空间中使等离子体的状态稳定。
发明内容
本发明的目的在于提供一种能够防止在处理室内部件的表面形成氧化膜的基板处理室的洗净方法、存储介质和基板处理室。
为了达到上述目的,提供项1所述的基板处理室的洗净方法,该基板处理室具有搬入基板的空间,并且在该空间中对上述基板实施等离子体处理,还具备至少一部分在上述空间中露出的并且至少含有硅的处理室内部件,其特征在于,包括:通过由导入上述空间的氧气生成的第一等离子体对上述处理室内部件实施附着物除去处理的第一等离子体处理步骤;和通过由导入上述空间的四氟化碳气体生成的第二等离子体对上述处理室内部件实施氧化物除去处理的第二等离子体处理步骤。
项2所述的基板处理室的洗净方法,其特征在于:在项1所述的基板处理室的洗净方法中,上述处理室内部件是与搬入上述空间的基板相对配置并且连接直流电源的电极。
项3所述的基板处理室的洗净方法,其特征在于:在项1或2所述的基板处理室的洗净方法中,上述第一等离子体处理步骤中的上述空间的压力设定为26.7Pa~80.0Pa。
项4所述的基板处理室的洗净方法,其特征在于:在项1~3中任一项所述的基板处理室的洗净方法中,在上述第一等离子体处理步骤中施加于上述空间的、上述第一等离子体中的离子能够跟踪的频率的高频电力所引起的在处理室内部件的表面产生的电位、与上述空间的电位的差设定在150V以上。
项5所述的基板处理室的洗净方法,其特征在于:在项1~3中任一项所述的基板处理室的洗净方法中,在上述第一等离子体处理步骤中施加于上述空间的、上述第一等离子体中的离子能够跟踪的频率的高频电力的大小设定为0W。
项6所述的基板处理室的洗净方法,其特征在于,在项1~5中任一项所述的基板处理室的洗净方法中,在上述第一等离子体处理步骤中施加于上述空间的、上述第一等离子体中的离子不能跟踪的频率的高频电力的大小设定在500W以下。
为了达到上述目的,项7所述的存储介质是一种存储有使基板处理室的洗净方法在计算机上执行的程序的计算机可读取存储介质,该基板处理室具有搬入基板的空间,并且在该空间中对上述基板实施等离子体处理,还具备至少一部分在上述空间中露出的并且至少含有硅的处理室内部件,其特征在于,上述程序具有:通过由导入上述空间的氧气生成的第一等离子体对上述处理室内部件实施附着物除去处理的第一等离子体处理模块;和通过由导入上述空间的四氟化碳气体生成的第二等离子体对上述处理室内部件实施氧化物除去处理的第二等离子体处理模块。
为了达到上述目的,项8所述的基板处理室,具有搬入基板的空间,并且在该空间中对上述基板实施等离子体处理,还具备至少一部分在上述空间中露出的并且至少含有硅的处理室内部件,其特征在于,包括:向上述空间导入规定气体的气体导入装置;和向导入上述气体后的空间施加高频电力生成等离子体的电极,其中,在向上述空间导入氧气后,上述电极向上述空间施加高频电力,生成第一等离子体,在将第一等离子体从上述空间除去并向上述空间导入四氟化碳气体后,上述电极向上述空间施加高频电力,生成第二等离子体。
发明的效果
采用项1所述的基板处理室的洗净方法和项7所述的存储介质,由导入露出有至少含有硅的处理室内部件的至少一部分的空间中的氧气生成第一等离子体,通过该第一等离子体对处理室内部件实施附着物除去处理,接下来,由导入上述空间中的四氟化碳气体生成第二等离子体,通过该第二等离子体对处理室内部件实施氧化物除去处理。在附着物除去处理中,由第一等离子体和硅生成并且附着于处理室内部件表面的氧化物,通过第二等离子体除去。这样,就能够防止在处理室内部件的表面形成氧化膜。其结果为,能够防止产生颗粒。
采用项2所述的基板处理室的洗净方法,由于处理室内部件是与搬入空间的基板相对配置并且连接直流电源的电极,所以,通过防止在电极的表面形成氧化膜,能够防止该氧化膜发生绝缘破坏,在上述空间中,使等离子体的状态稳定。
采用项3所述的基板处理室的洗净方法,将第一等离子体处理步骤中的空间压力设定在26.7Pa~80.0Pa。产生附着于处理室内部件表面的氧化物的主要原因是硅和氧离子的反应,若提高空间的压力,则到达处理室内部件表面的氧离子的数量减少。因此,能够抑制硅和氧离子的反应,因而能够确实地防止在处理室内部件的表面形成氧化膜。
采用项4所述的基板处理室的洗净方法,在上述第一等离子体处理步骤中施加于空间的、并且第一等离子体中的离子能够跟踪的频率的高频电力所引起的在处理室内部件的表面产生的电位、与空间的电位的差设定在150V以上,若在处理室内部件的表面产生的电位与空间的电位的差增大,则氧离子在处理室内部件表面的溅射率升高。因此,能够通过氧离子的溅射除去附着于处理室内部件表面的氧化物,因而能够更确实地防止在处理室内部件的表面形成氧化膜。
采用项5所述的基板处理室的洗净方法,由于在第一等离子体处理步骤中施加于空间的、并且第一等离子体中的离子能够跟踪的频率的高频电力的大小设定为0W,所以在处理室内部件的表面发生的电位与空间的电位的差能够变小,能够更加减少到达处理室内部件表面的氧离子的数量。因此,能够更确实地防止在处理室内部件的表面形成氧化膜。
采用项6所述的基板处理室的洗净方法,由于在第一等离子体处理步骤中施加于空间的、并且第一等离子体中的离子不能跟踪的频率的高频电力的大小设定在500W以下,所以能够减小在空间中发生的阳离子的密度,能够进一步减少到达处理室内部件表面的氧离子的数量,因而能够更确实地防止在处理室内部件的表面形成氧化膜。
采用项8所述的基板处理室,向露出有至少含有硅的处理室内部件的至少一部分的空间导入氧气,由导入的氧气生成第一等离子体。向除去第一等离子体后的空间导入四氟化碳气体,在向空间导入四氟化碳气体后,向该空间施加高频电力,生成第二等离子体。第一等离子体除去附着于处理室内部件表面的附着物,第二等离子体除去由第一等离子体和硅生成并附着于处理室内部件表面的氧化物。这样,就能够防止在处理室内部件的表面形成氧化膜。其结果为,能够防止产生颗粒。
附图说明
图1是表示适用本发明各实施方式的基板处理室的洗净方法的等离子体处理装置概略构成的截面图。
图2是表示使处理空间的压力变化时,等离子体中的氧自由基与氩自由基的比的变化的图表。
图3是表示使处理空间的压力变化时,单位时间到达侧壁部件的氧离子数量的图表。
图4表示使电位差变化时,氩自由基的溅射率的变化。
图5是表示氧离子与上部电极板冲撞的图,图5(A)表示电极板表面-空间电位差为0的情况;图5(B)表示电极板表面-空间电位差为约100V的情况;图5(C)表示电极板表面-空间电位差为150V以上的情况。
图6是本发明的第一实施方式的基板处理室的洗净方法的流程图。
图7是本发明的第二实施方式的基板处理室的洗净方法的流程图。
符号说明
S处理空间
W晶片
10等离子体处理装置
11基板处理室
12基座
20高频电源
34气体导入喷头
38上部电极板
46其它的高频电源
49直流电源
具体实施方式
下面,参照附图对本发明的实施方式进行说明。
首先,对适用于后述本发明各实施方式中的基板处理室的洗净方法的等离子体处理装置进行说明。
图1是表示适用于本发明各实施方式中的基板处理室的洗净方法的等离子体处理装置的概略构成的截面图。该等离子体处理装置构成为能够对作为基板的半导体晶片W进行RIE(Reactive Ion Etching)处理或者灰化处理。
在图1中,等离子体处理装置10具有圆筒形状的基板处理室11,该基板处理室11在内部具有处理空间S。此外,在基板处理室11内,例如,配置有直径300mm的圆柱状基座12,作为载置半导体晶片W(以下简称为“晶片W”)的载置台。基板处理室11的内壁面由侧壁部件45覆盖。该侧壁部件45由铝制成,面向该处理空间S的面以三氧化二钇(Y2O3)涂覆。该基板处理室11的壁部电接地,基座12通过绝缘性部件29设置于基板处理室11的底部。基座12的侧面用基座侧面覆盖部件60覆盖。
在等离子体处理装置10中,由基板处理室11的内侧壁和基座12的侧面,形成排气通路13,该排气通路作为将基座12上方的气体分子向基板处理室11的外部排出的流路起作用。在该排气通路的途中,配置有防止等离子体渗漏的环状挡板14。在排气通路13中的挡板14的下游空间向基座12的下方蔓延,与作为可变式蝶阀的自动压力控制阀(Adaptive Pressure Control Valve)(以下称为“APC阀”)15连通。APC阀15通过隔离器(Isolator)16与作为抽真空用的排气泵的涡轮分子泵(Turbo Molecular Pump)(以下称为“TMP”)17连接,TMP17通过阀V1与作为排气泵的干式泵(以下称为“DP”)18连接。由APC阀15、隔离器16、TMP17、阀V1和DP18构成排气流路,该排气流路通过APC阀15对基板处理室11内、更具体来说、对处理空间S的压力进行控制,进而通过TMP17和DP18将基板处理室11内减压至几乎真空的状态。
配管19从隔离器16和APC阀15之间开始,通过阀V2与DP18连接。配管19和阀V2,与TMP17分路,通过DP18对基板处理室11内大致地抽真空。
高频电源20通过供电棒21和匹配器(Matcher)22与基座12连接,该高频电源20向基座12供给较高频率、例如40MHz的高频电力。这样,基座12就能够发挥下部电极的作用。此外,匹配器22降低来自基座12的高频电力的反射,使得向基座12供给高频电力的供给效率最大。基座12将高频电源20所供给的40MHz的高频电力施加给处理空间S。
其它的高频电源46通过供电棒35和匹配器36与基座12连接,该其它的高频电源46向基座12供给较低频率、例如2MHz的高频电力。匹配器36具有与匹配器22相同的功能。基座12将其它的高频电源46所供给的2MHz的高频电力施加给处理空间S。此时,在面向处理空间S的侧壁部件45、基座侧面覆盖部件60和后述的上部电极板38的表面,由于施加在处理空间S的2MHz的高频电力,产生电势电位(potential电位)。该电势电位的频率为2MHz。因此,在上部电极38等的表面所产生的电势电位与处理空间S的电位的差(以下简称为“电极板表面-空间电位差”)也以2MHz变动。已知阳离子、例如电子密度(Ne)为1010cm-3的氩离子(Ar+)能够跟踪达到约3.3MHz的电位差的变动。即,由于阳离子能够跟踪电极板表面-空间电位差的变动,所以电极板表面-空间电位差所对应的数量的阳离子冲撞上部电极38等的表面。具体来说,当电极板表面-空间电位差大时,较多的阳离子冲撞上部电极38等的表面,当电极板表面-空间电位差为0V时,阳离子几乎不冲撞上部电极38等的表面。由高频电源20向基座12供给的高频电力为40MHz,因此若由该高频电力引起在上部电极38的表面产生电势电位,则该电势电位与处理空间S的电位的差以40MHz变动。但是,由于阳离子不能追踪以40MHz变动的电位差,所以,实质上变为阳离子追踪以40MHz变动的高频电力的直流成分,以40MHz变动的高频电力所引起的作用于阳离子的电极板表面-空间电位差,成为以2MHz变动的高频电力所引起的作用于阳离子的电极板表面-空间电位差的大约一半左右。因此,通过以40MHz变动的高频电力来控制冲撞上部电极38等的表面的阳离子数量是无效的。
在基座12的内部上方,配置有由导电膜制成的圆板状的ESC电极板23。ESC直流电源24与ESC电极板23电连接。由ESC直流电源24向ESC电极板23施加直流电压,由该直流电压产生库仑力或者约翰逊-拉贝克(Johnsen-Rahbek)力,通过所产生库仑力或者约翰逊-拉贝克(Johnsen-Rahbek)力将晶片W吸附并保持于基座12的上面。此外,在基座12的上方,以围绕着吸附并保持在基座12上面的晶片W的周围的方式,设有圆环状的聚焦环25。该聚焦环25在处理空间S中露出,在该处理空间S中,将等离子体面向晶片W的表面聚焦,提高RIE处理和灰化处理的效率。
在基座12的内部,例如设有在圆周方向延伸的环状致冷剂室26。在该致冷剂室26中,通过致冷剂用配管27从冷却单元(未图示)循环供给规定温度的致冷剂例如冷却水或ガルデン(注册商标)液,通过该致冷剂的温度控制被吸附保持在基座12上面的晶片W的处理温度。
多个传热气体供给孔28开口于基座12的上面的晶片W所吸附保持的部分(以下称为“吸附面”)。这些多个周缘传热气体供给孔28通过配置于基座12内部的传热气体供给线路30与传热气体供给部32连接,该传热气体供给部32通过传热气体供给孔28将传热气体氦气供给吸附面和晶片W背面的间隙。
在基座12的吸附面配置有从基座12的上面自由突出的作为升降销的多个衬套销(pusher pin)33。这些衬套销33通过滚珠螺杆(未图示)与电动机(未图示)连接,通过滚珠螺杆将电动机的旋转运动转换为直线运动,使这些衬套销33从吸附面自由突出。为了对晶片W实施RIE处理或者灰化处理将晶片W吸附保持于吸附面时,衬套销33收纳于基座12上,当将实施RIE处理或者灰化处理后的晶片W从基板处理室11搬出时,衬套销33从基座12的上面突出,使晶片W离开基座12,向上方举起。
在基板处理室11的顶棚部配置有与基座12相对的气体导入喷头34(气体导入装置)。气体导入喷头34具备在内部形成有缓冲室40的由绝缘材料制成的电极板支撑体39和被该电极板支撑体39支撑的上部电极板38(处理室内部件)。上部电极板38在处理空间S中露出其下面(表面)。而且,上部电极板38是由导电性材料例如硅制成的圆板状的部件。上部电极板38的周缘部被由绝缘性材料制成的环状绝缘性部件47覆盖。即,上部电极38,从接地电位的基板处理室11的壁部,通过电极支撑体39和绝缘性部件47电绝缘。
来自处理气体供给部(未图示)的处理气体导入管41与电极板支撑体39的缓冲室40连接。在该处理气体导入管41的途中配置有配管绝缘体42。此外,气体导入喷头34具有使缓冲室40与处理空间S导通的多个气孔37。气体导入喷头34将从处理气体导入管41供给缓冲室40的处理气体,经由气孔37供给处理空间S。
上部电极板38与直流电源49电连接,向上部电极板38施加负的直流电压。此时,由于在上部电极板38和直流电源49之间不需要配置匹配器,所以与通过匹配器将高频电源连接在上部电极板的情况相比,能够将等离子体处理装置10的结构简单化。而且,由于上部电极板38保持负电位而不变动,所以就能够维持只吸引阳离子的状态,电子不会从处理空间S消失。因此,在处理空间S内,电子不会减少,其结果为,能够提高RIE处理或者灰化处理等的等离子体处理的效率。
此外,在基板处理室11的侧壁,在对应于通过衬套销33从基座12向上方举起的晶片W的高度的位置,设有晶片W的搬入搬出口43,在搬入搬出口43安装有开关该搬入搬出口43的闸阀44。
在该等离子体处理装置10的基板处理室11中,如上所述,基座12通过向作为基座12和上部电极板38之间的空间的处理空间S施加高频电力,在该处理空间S中,使从气体导入喷头34供给的处理气体成为高密度等离子体,产生阳离子或自由基,通过该阳离子或自由基对晶片W进行RIE处理或者灰化处理。
等离子体处理装置10所具备的控制部(未图示)的CPU根据RIE处理或者灰化处理所对应的程序,控制上述等离子体处理装置10的各构成部件的运转。
在上述等离子体处理装置10中,对晶片W实施RIE处理,此时若使用附着性的反应气体、例如C4F8气体和氩气的混合气体,则由该反应气体产生的反应生成物附着于上部电极38的表面、侧壁部件45的表面、和基座侧面覆盖部件60的表面。为了除去附着于各部件的表面的反应生成物,实施以下所详述的干洗处理。
在干洗处理中,从气体导入喷头34向处理空间S导入氧气,通过基座12向该导入氧气后的处理空间S施加40MHz和2MHz的高频电力。在处理空间S中,主要通过40MHz的高频电力由氧气生成氧离子或氧自由基。通过该氧离子或氧自由基与反应生成物的反应,除去该反应生成物。
若在等离子体处理装置10中实施干洗处理,则在由硅制成的上部电极板38的表面形成如上所述由氧化硅构成的氧化膜。形成有该氧化膜的上部电极板38的表面发生白浊。本发明者对于本发明应该事先研究能够抑制在干洗处理中形成氧化膜的条件,在改变干洗处理的实施条件例如处理空间S的压力、向处理空间S施加的40MHz的高频电力的大小(功率)和电极板表面-空间电位差(在表3中表示为“处理空间-上部电极板间电位差”)时,观察上部电极板38表面上的氧化膜的形成状况,得到以下表1~表3所表示的观察结果。
表1
表2
40MHz Power(W) | 上部电极板 |
2000 | 有白浊 |
500 | 没有白浊 |
表3
处理空间-上部电极板间电位差(V) | 上部电极板 |
0 | 没有白浊 |
100 | 有白浊 |
150 | 没有白浊 |
即,得到以下见解:处理空间S的压力越高越难以形成氧化膜;施加于处理空间S的40MHz的高频电力的大小越小越难以形成氧化膜;电极板表面-空间电位差越小越难以形成氧化膜。具体来说,若处理空间S的压力在26.7Pa(200mTorr)以上,则在上部电极板38的表面不形成氧化膜;若施加于处理空间S的40MHz的高频电力的大小在500W以下,则在相同表面不形成氧化膜;若电极板表面-空间电位差为0V,则在相同表面不形成氧化膜。
接着,本发明者对在上部电极板38的表面形成的氧化膜的产生机制进行了研究。具体来说,研究了形成氧化膜的主要原因是氧自由基还是氧离子。
首先,在等离子体处理装置10中,向处理空间S导入规定量的氧气和微量氩气,向处理空间S施加40MHz和2MHz的高频电力,生成等离子体。此时,一边改变处理空间S的压力,一边测定在等离子体中的氧自由基与氩自由基的比。其结果为,如图2的图表所示,可知氧自由基与氩自由基的比随着处理空间S压力的升高而变大。即,可知处理空间S的压力越高,氧自由基就越多。
另一方面,在等离子体处理装置10中,向处理空间S导入规定量的氧气和微量氩气,向处理空间S施加40MHz和2MHz的高频电力,生成等离子体。此时,一边改变处理空间S的压力(6.7Pa(50mTorr)、13.3Pa(100mTorr)、26.7Pa(200mTorr)的三个压力),计测每单位时间到达侧壁部件45的氧离子数。此时,也同时计测了氧离子的能量分布。其结果为,如图3的图表所示,可知每单位时间到达侧壁部件45的氧离子数随着处理空间S压力的升高而减少。即,可知处理空间S的压力越高,氧离子数越少。
关于到达侧壁部件45的氧离子数随着处理空间S的压力的升高而减少的机制,虽然难以明确说明,但是本发明者基于本发明所属技术领域的技术常识,推论出以下所说明的2个假说:
(1)已知当提高产生等离子体的处理空间的压力时,等离子体偏置于向处理空间施加高频电力的电极附近。在处理空间S中,由氧气生成的等离子体也偏置于基座12的附近,其结果为,在侧壁部件45附近的等离子体变得稀疏,在侧壁部件45附近的氧离子数变少。因此,到达侧壁部件45的氧离子数就减少。
(2)流入处理室的壁面的离子流量(离子通量)γi用下式表示。
γi=0.61×Ni×(e×Te/M)1/2
Ni表示在侧壁部件45附近产生的覆层(sheath)中的离子密度,Te表示电子温度,M表示离子质量。
这里已知,当处理空间的压力升高时,电子温度降低。因此,根据上式,当处理空间的压力升高时,流入处理室的壁面的离子流量减小。即,当处理空间S的压力升高时,到达侧壁部件45的氧离子数减少。
如上述所说明的,得到如下见解:当处理空间S的压力降低时,易于形成氧化膜(参照表1),并且氧离子的数量增多,所以,氧化膜的形成与氧离子的数量有着密切关系,即,氧离子是形成氧化膜的主要原因。
此外,根据上述见解可知,为了抑制在上部电极板38的表面形成氧化膜,只要减少到达上部电极板38表面的氧离子数,进而,只要减少处理空间S中的氧离子密度即可。
作为减少到达上部电极板38表面的氧离子数量的方法,除了提高上述处理空间S的压力的方法以外,还可以考虑将电极板表面-空间电位差设为0的方法,和减小40MHz的高频电力的大小的方法。以下对这些方法进行说明。
(1)将电极板表面-空间电位差设为0V的方法
当电极板表面-空间电位差为0V时,由于存在于处理空间S的氧离子不会被吸引到上部电极板38上,所以几乎不会到达上部电极板38的表面,其结果为,能够减少到达上部电极板38表面的氧离子的数量。而且,如上述表3所示,可以确认:由于当电极板表面-空间电位差为0V时,在上部电极板38的表面不形成氧化膜,所以本方法对于防止在上部电极板38表面形成氧化膜是有效的。
(2)减小40MHz的高频电力的大小
当减小40MHz的高频电力的大小时,在处理空间S中生成的等离子体的量、甚至氧离子的量减少。其结果为,能够减少从处理空间S到达上部电极板38表面的氧离子的数量。而且,如上述表2所示,可以确认:由于当将40MHz的高频电力的大小减小到500W以下时,在上部电极板38的表面不形成氧化膜,所以本方法对于防止在上部电极板38表面形成氧化膜也是有效的。
另一方面,如表3所示,得到如下见解:即使电极板表面-空间电位差为150V以上,在上部电极板38表面也不形成氧化膜。本见解与上述将电极板表面-空间电位差设为0V的方法是矛盾的,因此本发明者着眼于氧离子引起的在上部电极板38表面的溅射,使用由分子量与氧分子接近的氩分子生成的氩自由基的计算模型,对变化电位差时的溅射率(Sputtering yield)的变化进行了模拟。其结果为,如图4的图表所示,可知从0V开始到规定的电位差为止,不发生溅射,若超过规定的电位差,则溅射率随着电位差的增大而增大。
根据以上所述,本发明者推论出以下假说。即,当电极板表面-空间电位差为0V时,如上所述,由于氧离子几乎不会到达上部电极板38的表面,所以不形成氧化膜(图5(A))。
当电极板表面-空间电位差为约100V时,只有低能量的氧离子能够被吸引到上部电极板38的表面。此时,由于氧离子和上部电极板38表面的冲撞能量小,所以氧离子附着于上部电极板38的表面,与上部电极板38的硅反应生成氧化物。其结果为,在上部电极板38的表面形成氧化膜(图5(B))。
当电极板表面-空间电位差为150V以上时,不但低能量的氧离子,而且高能量的氧离子也能够吸引到上部电极板38的表面。虽然到达上部电极板38表面的低能量的氧离子附着于上部电极板38的表面,与上部电极板38的硅反应生成氧化物,但是由于高能量的氧离子与上部电极板38表面的冲撞能量大,所以氧化物通过高能量氧离子引起的溅射而被除去。其结果为,在上部电极板38的表面不形成氧化膜(图5(C))。
本发明是基于以上所获得的多个见解而进行的发明。
下面,对本发明第一实施方式的基板处理室的洗净方法进行说明。
图6是本实施方式的基板处理室的洗净方法的流程图。
在图6中,首先,在上部电极板38的表面附着有反应生成物的等离子体处理装置10中,将实施RIE处理后的晶片W从基板处理室11中搬出(步骤S61)。接着,从气体导入喷头34向处理空间S导入氧气(步骤S62),然后,向处理空间S施加40MHz的高频电力,生成等离子体,由此实施干洗处理(附着物除去处理)(步骤S63)(第一等离子体处理步骤)。
在步骤S63中,通过APC阀15将处理空间S的压力设定在26.7Pa~80.0Pa。压力的上限之所以设定在80.0Pa是由于:若超过80.0Pa,则由氧气产生的氧自由基的密度过高,基板处理室11的盖子(腔室盖)和用于配管密闭的O型环等密封部件受到的损伤过大。此外,将从其它的高频电源46供给基座12的2MHz的高频电力的大小设为0W。即,不向基座12供给2MHz的高频电力。此时,由于在上部电极板38的表面没有2MHz的高频电力所引起的电势电位产生,所以电极板表面-空间电位差为0V。进而,将从高频电源20供给基座12的40MHz的高频电力的大小设定在500W以下。
在步骤S63中,在处理空间S中,通过40MHz的高频电力由氧气生成氧离子或氧自由基。其中的氧自由基(第一步骤)通过与附着于上部电极板38表面的反应生成物反应,将该反应生成物分解除去。另一方面,由于处理空间S的压力设定在26.7Pa~80.0Pa,电极板表面-空间电位差为0V,40MHz的高频电力的大小设定在500W以下,所以到达上部电极板38表面的氧离子的数量减少,抑制了在上部电极板38表面形成氧化膜。但是,在步骤S63中,若干量的高能量氧离子到达上部电极板38的表面,其结果为,通过氧离子和上部电极板38的硅的反应,生成微量的氧化物,并且可能附着于上部电极板38的表面。
接着,通过等离子体处理装置10的排气流路,将由处理空间S的氧离子、氧自由基和反应生成物的分解所产生的气体等排出(步骤S64),从气体导入喷头34向处理空间S导入四氟化碳(CF4)气体(步骤S65),然后通过向处理空间S施加40MHz和2MHz的高频电力,生成等离子体,进行后述的氧化物除去处理(步骤S66)(第二等离子体处理步骤)。
在步骤S66中,在处理空间S中,通过40MHz和2MHz的高频电力,由四氟化碳气体生成氟离子或氟自由基。氟离子或氟自由基(第二等离子体)通过与附着于上部电极板38表面的氧化物反应,将该氧化物分解除去。
接着,通过等离子体处理装置10的排气流路,将由处理空间S的氟离子、氟自由基和氧化物的分解所产生的气体等排出(步骤S67),结束本处理。
采用上述图6的处理,向露出有由硅制成的上部电极板38表面的处理空间S导入氧气,由该氧气生成氧自由基,通过该氧自由基对上部电极板38实施干洗处理,接下来,向处理空间S导入四氟化碳,由四氟化碳生成氟离子或氟自由基,通过氟离子或氟自由基对上部电极板38实施氧化物除去处理。在干洗处理中由氧自由基和硅所生成并附着于上部电极板38表面的氧化物,通过氟离子或氟自由基分解除去。这样,就能够防止在上部电极板38表面形成氧化膜。其结果为,能够在防止颗粒产生的同时,防止氧化膜绝缘破坏的发生,在处理空间S中,使RIE处理等中的等离子体的状态稳定。
在上述图6的处理中,在干洗处理(步骤S63)中,处理空间S的压力设定在26.7Pa~80.0Pa,2MHz的高频电力的大小设定为0W,电极板表面-空间电位差设定为0V,并且40MHz的高频电力的大小设定在500W以下,因此,到达上部电极板38表面的氧离子的数量减少。所以,能够抑制硅和氧离子的反应,因而能够确实防止在上部电极板38的表面形成氧化膜。
在上述图6的处理中,虽然在氧化物除去处理(步骤S65)中,由气体导入喷头34向处理空间S导入四氟化碳气体,但是导入的气体并不限于该气体,只要是以CxF2x+2表示的碳氟直链饱和型气体例如、C2F6或C3F8即可。
接下来,对本发明第二实施方式的基板处理室的洗净方法进行说明。
本实施方式的构成和作用与上述第一实施方式基本相同,仅在干洗处理时的处理空间S的压力、电极板表面-空间电位差的值、和40MHz与2MHz的高频电力的大小方面不同于上述第一实施方式。因此,省略了对相同构成的说明,以下仅对不同于第一实施方式的作用进行说明。
图7是本实施方式的基板处理室的洗净方法的流程图。
在图7中,首先,进行上述步骤S61、S62,接着,通过向处理空间S施加40MHz和2MHz的高频电力,生成等离子体,进行干洗处理(附着物除去处理)(步骤S71)(第一等离子体处理步骤)。
在步骤S71中,通过APC阀15将处理空间S的压力设定为小于26.7Pa。此外,调整从其它的高频电源46供给基座12的2MHz的高频电力的大小,将电极板表面-空间电位差设定在150V以上。进而,将由高频电源20供给基座12的40MHz的高频电力的大小设定大于500W。
在步骤S71中,在处理空间S中,通过40MHz和2MHz的高频电力,由氧气生成氧离子或氧自由基。此时,由于处理空间S的压力设定为小于26.7Pa,电极板表面-空间电位差设定为150V以上,40MHz的高频电力的大小设定大于500W,所以到达上部电极板38表面的氧离子的数量不减少,不但低能量的氧离子,而且高能量的氧离子也能够被吸引到上部电极板38的表面上。虽然在被吸引到上部电极板38表面的氧离子中的低能量的氧离子与上部电极板38的硅反应,生成氧化物,但是高能量的氧离子与上部电极板38的表面冲撞,通过溅射将由低能量的氧离子生成的氧化物除去。但是,在步骤S71中,有可能氧化物未完全除去,若干量的氧化物残留在上部电极板38的表面。
接下来,进行上述步骤S64至S67。在步骤S66中,残留在上部电极板38的表面的若干量的氧化物通过氟离子或氟自由基被分解除去。然后结束本处理。
采用上述图7的处理,由于在干洗处理(步骤S71)中,电极板表面-空间电位差设定为150V以上,所以在吸引到上部电极板38的表面的氧离子中的高能量的氧离子与上部电极板38的表面冲撞,通过溅射能够将附着于上部电极板38表面的氧化物除去。因此能够确实防止在上部电极板38的表面形成氧化膜。
上述各实施方式的基板处理室的洗净方法是未将晶片W收容在基板处理室11内而实施的,但是也可以一边将晶片W收容在基板处理室11内一边实施。
例如,在等离子体处理装置10中,将表面形成有反射防止膜(BARC膜)和绝缘层的晶片W收容在基板处理室11内,向处理空间S导入四氟化碳,由该四氟化碳生成氟离子或氟自由基,通过该氟离子或氟自由基除去反射防止膜,进而对除去反射防止膜而露出的绝缘层实施RIE处理。此时,由于在上部电极板38的表面附着有反应生成物,所以向处理空间S导入氧气,由该氧气生成氧离子或氧自由基,通过氧离子或氧自由基除去反应生成物。在除去该反应生成物时,在上部电极板38的表面因氧离子而形成氧化膜。将表面形成有反射防止膜和绝缘层的新的晶片W收容到基板处理室11内之后进行除去反射防止膜,通过此时所生成的氟离子或氟自由基将该氧化膜除去。这样,就能够同时进行由晶片W制造半导体装置和基板处理室11的洗净,能够提高生产性。
另外,在上述等离子体处理装置10中,上部电极板38虽然仅由纯粹的硅构成,但是上部电极板38也可以由含硅的材料构成。
此外,在上述各实施方式的基板处理室的洗净方法中,防止在上部电极板38的表面形成氧化膜,但通过上述各实施方式的基板处理室的洗净方法防止形成氧化膜的部件不限于此,例如,也可以是侧壁部件45或基座侧面覆盖部件60。
此外,在上述各实施方式的基板处理室的洗净方法中,虽然被除去的膜是氧化膜,但是被除去的膜并不限于此,也可以是氮化膜。
在上述等离子体处理装置10中实施RIE处理等的基板不限于半导体装置用的半导体晶片,也可以是用于LCD(Liquid Crystal Display)或FPD(Flat Panel Display)等的各种基板、光掩模、CD基板、印刷基板等。
此外,也可以通过以下方式实现本发明的目的:将实现上述各实施方式功能的软件的程序代码存储在存储介质中,再将该存储介质供给系统或者装置,该系统或者装置的计算机(或者CPU、MPU等)读取存储于存储介质的程序代码而进行操作。
此时,从存储介质读取的程序代码本身可以实现上述各实施方式的功能,该程序代码和存储有该程序代码的存储介质就构成本发明。
作为用于供给程序代码的存储介质,例如,可以使用软盘(Floppy(注册商标)Disk)、硬盘、光磁盘、CD-ROM、CD-R、CD-RW、DVD-ROM、DVD-RAM、DVD-RW、DVD+RW等光盘、磁带、非易失性存储卡、ROM等。另外,也可以通过网络下载程序代码。
此外,也包括如下情况:通过执行计算机读取的程序代码,不仅能够实现上述各实施方式的功能,而且也包括在计算机上运行的OS(操作系统)等基于该程序代码的指示,进行实际处理的一部分或者全部,通过该处理实现上述各实施方式的功能。
进而,也包括如下情况:将从存储介质读取的程序代码写入具有计算机插入功能扩充插件或者计算机连接功能扩充单元的存储器之后,具有该扩充功能的扩充插件或者扩充单元的CPU等基于该程序代码的指示,进行实际处理的一部分或者全部,通过该处理实现上述各实施方式的功能。
Claims (7)
1.一种基板处理室的洗净方法,该基板处理室具有搬入基板的空间,并且在该空间中对所述基板实施等离子体处理,还具备至少一部分在所述空间中露出的并且至少含有硅的处理室内部件,其特征在于,包括:
通过由导入所述空间的氧气生成的第一等离子体对所述处理室内部件实施附着物除去处理的第一等离子体处理步骤;和
通过由导入所述空间的四氟化碳气体生成的第二等离子体,除去所述处理室内部件表面上的在所述第一等离子体处理步骤中形成的氧化膜的第二等离子体处理步骤。
2.如权利要求1所述的基板处理室的洗净方法,其特征在于:所述处理室内部件是与搬入所述空间的基板相对配置并且连接直流电源的电极。
3.如权利要求1或2所述的基板处理室的洗净方法,其特征在于:所述第一等离子体处理步骤中的所述空间的压力设定为26.7Pa~80.0Pa。
4.如权利要求1或2所述的基板处理室的洗净方法,其特征在于:在所述第一等离子体处理步骤中施加于所述空间的、所述第一等离子体中的离子能够跟踪的频率的高频电力所引起的在处理室内部件的表面产生的电位、与所述空间的电位的差设定为150V以上。
5.如权利要求1或2所述的基板处理室的洗净方法,其特征在于:在所述第一等离子体处理步骤中施加于所述空间的、所述第一等离子体中的离子能够跟踪的频率的高频电力的大小设定为0W。
6.如权利要求1或2所述的基板处理室的洗净方法,其特征在于:在所述第一等离子体处理步骤中施加于所述空间的、所述第一等离子体中的离子不能跟踪的频率的高频电力的大小设定为500W以下。
7.一种基板处理室,具有搬入基板的空间,并且在该空间中对所述基板实施等离子体处理,还具备至少一部分在所述空间中露出的并且至少含有硅的处理室内部件,其特征在于,
包括:
向所述空间导入规定气体的气体导入装置;和
向导入所述气体后的空间施加高频电力生成等离子体的电极,其中,
在向所述空间导入氧气后,所述电极向所述空间施加高频电力,生成第一等离子体,
在从所述空间除去第一等离子体并向所述空间导入四氟化碳气体后,所述电极向所述空间施加高频电力,生成用于除去所述处理室内部件表面上的由所述第一等离子体形成的氧化膜的第二等离子体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006035548 | 2006-02-13 | ||
JP2006-035548 | 2006-02-13 | ||
JP2006035548A JP4963842B2 (ja) | 2006-02-13 | 2006-02-13 | 基板処理室の洗浄方法、記憶媒体及び基板処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101022693A CN101022693A (zh) | 2007-08-22 |
CN101022693B true CN101022693B (zh) | 2010-11-10 |
Family
ID=38492647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007100791046A Active CN101022693B (zh) | 2006-02-13 | 2007-02-13 | 基板处理室的洗净方法和基板处理室 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4963842B2 (zh) |
KR (1) | KR100891754B1 (zh) |
CN (1) | CN101022693B (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5220447B2 (ja) * | 2008-03-17 | 2013-06-26 | 東京エレクトロン株式会社 | 基板処理システムの洗浄方法、記憶媒体及び基板処理システム |
JP5571996B2 (ja) * | 2010-03-31 | 2014-08-13 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
JP2012204644A (ja) * | 2011-03-25 | 2012-10-22 | Tokyo Electron Ltd | プラズマ処理装置及びプラズマ処理方法 |
JP5901887B2 (ja) * | 2011-04-13 | 2016-04-13 | 東京エレクトロン株式会社 | プラズマ処理装置のクリーニング方法及びプラズマ処理方法 |
JP5801755B2 (ja) * | 2012-05-28 | 2015-10-28 | 日本電信電話株式会社 | 超伝導体の作製方法 |
CN103785646A (zh) * | 2012-10-30 | 2014-05-14 | 中微半导体设备(上海)有限公司 | 反应腔室清洗方法 |
JP5677482B2 (ja) * | 2013-02-28 | 2015-02-25 | 東京エレクトロン株式会社 | パーティクル付着抑制方法及び基板処理装置 |
JP6195481B2 (ja) | 2013-07-08 | 2017-09-13 | 東京エレクトロン株式会社 | クリーニング方法及び基板処理装置 |
JP6339866B2 (ja) * | 2014-06-05 | 2018-06-06 | 東京エレクトロン株式会社 | プラズマ処理装置およびクリーニング方法 |
JP6516125B2 (ja) * | 2015-09-07 | 2019-05-22 | パナソニックIpマネジメント株式会社 | プラズマ処理方法および電子部品の製造方法 |
US10504720B2 (en) * | 2016-11-29 | 2019-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etching using chamber with top plate formed of non-oxygen containing material |
JP7072439B2 (ja) * | 2017-05-12 | 2022-05-20 | 東京エレクトロン株式会社 | プラズマ処理装置の洗浄方法 |
US10553409B2 (en) | 2017-05-12 | 2020-02-04 | Tokyo Electron Limited | Method of cleaning plasma processing apparatus |
US10784091B2 (en) | 2017-09-29 | 2020-09-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process and related device for removing by-product on semiconductor processing chamber sidewalls |
JP7158308B2 (ja) * | 2019-02-14 | 2022-10-21 | 東京エレクトロン株式会社 | プラズマ処理装置及びプラズマ処理方法 |
US11365475B2 (en) | 2019-08-02 | 2022-06-21 | Applied Materials Inc. | Physical vapor deposition chamber cleaning processes |
KR102336559B1 (ko) * | 2019-11-26 | 2021-12-08 | 세메스 주식회사 | 부품 표면 처리 방법 및 부품 처리 장치 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1663016A (zh) * | 2002-05-23 | 2005-08-31 | 蓝姆研究公司 | 用于半导体处理等离子反应器的多部分电极以及替换多部分电极的一部分的方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0346664A (ja) * | 1989-07-14 | 1991-02-27 | Fujitsu Ltd | パターニング方法 |
JP2674488B2 (ja) * | 1993-12-01 | 1997-11-12 | 日本電気株式会社 | ドライエッチング室のクリーニング方法 |
KR100336567B1 (ko) | 1994-12-30 | 2002-11-23 | 주식회사 하이닉스반도체 | 반도체장치의소자분리방법 |
KR19990027889A (ko) * | 1997-09-30 | 1999-04-15 | 윤종용 | 포토레지스트 패턴 제거 방법 |
JP2003332304A (ja) * | 2002-05-17 | 2003-11-21 | Sony Corp | ドライエッチング装置のクリーニング方法 |
JP4482308B2 (ja) * | 2002-11-26 | 2010-06-16 | 東京エレクトロン株式会社 | プラズマ処理装置及びプラズマ処理方法 |
-
2006
- 2006-02-13 JP JP2006035548A patent/JP4963842B2/ja active Active
-
2007
- 2007-01-31 KR KR1020070010312A patent/KR100891754B1/ko active IP Right Grant
- 2007-02-13 CN CN2007100791046A patent/CN101022693B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1663016A (zh) * | 2002-05-23 | 2005-08-31 | 蓝姆研究公司 | 用于半导体处理等离子反应器的多部分电极以及替换多部分电极的一部分的方法 |
Non-Patent Citations (1)
Title |
---|
JP特开2000-91327A 2000.03.31 |
Also Published As
Publication number | Publication date |
---|---|
JP4963842B2 (ja) | 2012-06-27 |
JP2007214512A (ja) | 2007-08-23 |
KR20070081749A (ko) | 2007-08-17 |
CN101022693A (zh) | 2007-08-22 |
KR100891754B1 (ko) | 2009-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101022693B (zh) | 基板处理室的洗净方法和基板处理室 | |
US8057603B2 (en) | Method of cleaning substrate processing chamber, storage medium, and substrate processing chamber | |
CN100591190C (zh) | 等离子体蚀刻装置和等离子体蚀刻方法 | |
CN101023201B (zh) | 用于最优化等离子体处理系统中的大气等离子体的装置 | |
CN102655086B (zh) | 半导体器件的制造方法 | |
CN1992164B (zh) | 等离子体蚀刻方法 | |
CN104380440B (zh) | 图案形成方法和基板处理系统 | |
CN101800161B (zh) | 等离子体蚀刻方法和等离子体蚀刻装置 | |
JP3585591B2 (ja) | エッチング装置及びエッチング方法 | |
TWI571930B (zh) | 電漿處理方法及電漿處理裝置 | |
CN1427457A (zh) | 绝缘膜刻蚀装置 | |
US10192750B2 (en) | Plasma processing method | |
CN100414672C (zh) | 等离子体处理方法及等离子体处理装置 | |
US9818582B2 (en) | Plasma processing method | |
US9130018B2 (en) | Plasma etching method and storage medium | |
US9953862B2 (en) | Plasma processing method and plasma processing apparatus | |
JP4885586B2 (ja) | プラズマ処理装置 | |
US8303719B2 (en) | Deposit removing method and substrate processing method | |
JP4972327B2 (ja) | プラズマ処理装置 | |
US20220139719A1 (en) | Etching method and plasma processing apparatus | |
US20070275564A1 (en) | Etching method and storage medium | |
JP7309799B2 (ja) | エッチング方法及びプラズマ処理装置 | |
JP7303315B2 (ja) | 半導体製造装置および半導体装置の製造方法 | |
JP3321584B2 (ja) | プラズマ処理方法 | |
JP2022074000A5 (zh) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |