CN101019243A - N型ⅲ族氮化物半导体叠层结构 - Google Patents

N型ⅲ族氮化物半导体叠层结构 Download PDF

Info

Publication number
CN101019243A
CN101019243A CNA2005800308702A CN200580030870A CN101019243A CN 101019243 A CN101019243 A CN 101019243A CN A2005800308702 A CNA2005800308702 A CN A2005800308702A CN 200580030870 A CN200580030870 A CN 200580030870A CN 101019243 A CN101019243 A CN 101019243A
Authority
CN
China
Prior art keywords
type
layer
foreign atom
concentration
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800308702A
Other languages
English (en)
Other versions
CN100547814C (zh
Inventor
武田仁志
三木久幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Publication of CN101019243A publication Critical patent/CN101019243A/zh
Application granted granted Critical
Publication of CN100547814C publication Critical patent/CN100547814C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Device Packages (AREA)

Abstract

本发明的一个目的为提供一种在最上表面中产生很少龟裂和凹坑的具有优良平坦度的低电阻n型Ⅲ族氮化物半导体叠层结构。本发明的n型Ⅲ族氮化物半导体叠层结构包括第一n型层和第二n型层，所述第一n型层包括含有高浓度n型杂质原子的层和含有低浓度n型杂质原子的层，所述第二n型层含有平均浓度低于所述第一n型层的n型杂质原子的平均浓度的n型杂质原子，所述第二n型层邻近所述第一n型层中的所述含有低浓度n型杂质原子的层。

Description

N型Ⅲ族氮化物半导体叠层结构
相关申请的交叉引用
本申请是基于35U.S.C.§111(a)提交的申请，根据35U.S.C.§119(e)(1)，要求根据35U.S.C.§111(b)于2004年9月21日提交的临时申请No.60/611,285的优先权。
技术领域
本发明涉及一种n型III族氮化物半导体叠层结构以及包括该半导体叠层结构的III族氮化物半导体发光器件。
背景技术
常规地，形成在衬底上的III族氮化物半导体已被用作制造发射短波长可见光的pn结III族氮化物半导体发光器件例如发光二极管(LED)和激光二极管(LD)的功能材料(参见例如日本专利申请公开(kokai)No.2000-332364)。例如，在制造发射近紫外光、蓝光或者绿光的LED时，采用n型或者p型氮化铝镓(AlxGayN，0≤X，Y≤1，X+Y＝1)形成覆层(cladding layer)(参见例如日本专利申请公开(kokai)No.2003-229645)。类似地，采用氮化镓铟(GayInzN，0≤Y，Z≤1，Y+Z＝1)制作发光层(参见例如日本专利申请公开(kokoku)No.55-3834)。
一般地，在常规III族氮化物半导体发光器件中，用作覆层的n型或者p型III族氮化物半导体层接合到发光层，以便制造具有异质结结构的发光构件从而获得高的发射强度。例如，为了制造具有双异质结结构的发光构件，发光层由半导体例如GayInzN(0≤Y，Z≤1，Y+Z＝1)构成，用作覆层的n型或者p型III族氮化物半导体层接合到该发光层(参见例如由Baifukan Co.Ltd.于5月20日(1995)出版，Isamu AKASAKI撰写与编辑的书，“Group III-V Compound Semiconductors”，第13章)。
常规地，介于例如衬底与发光层之间的n型III族氮化物半导体层通常由硅(Si)掺杂的III族氮化物半导体形成。在这方面，采用这样的半导体层，例如具有通过调整作为掺杂剂的硅(Si)的量而受控制的电阻率的Si掺杂的n型AlxGayN(0≤X，Y≤1，X+Y＝1)层(参见例如日本专利No.3383242)。
从维持稳定的结晶度以及电特性直到比较高的浓度的观点来看，Si经常地被用作n型杂质，然而，当被大量掺杂时伴随着龟裂的问题。另一方面，作为除了硅之外的n型杂质，已知锗(Ge)、硫(S)、锡(Sn)、硒(Se)以及碲(Te)(参见例如日本专利申请公开(kokai)No.4-170397和日本专利No.3504976)。然而，当与Si的情况比较时，掺杂效率低，这不利于获得低电阻的n型III族氮化物半导体层。例如，当用Ge以高的浓度掺杂以获得低电阻的n型III族氮化物半导体层时，在n型III族氮化物半导体层的表面中出现产生小孔(凹坑(pit))的缺陷，从而劣化平坦度。
当通过在掺有n型杂质的层上形成发光层或者其它pn结制造器件时，即使凹坑很微小，凹坑的产生也会引发电流泄露的问题并劣化静电击穿电压。
为了改善静电击穿电压，已知这样的技术，其要点在于“n侧氮化物半导体层包括通过层叠具有相同组分并且掺杂有不同浓度的n型杂质的至少两种氮化物半导体层而形成的n侧多层”(参见日本专利No.3063756)。在该专利文献中，形成以不同浓度掺杂的n侧多层的多个层的作用在于“可终止从衬底发生的晶体缺陷，并且可改善在多层上生长的层的结晶度”。也就是，该技术所要减少的是从衬底发生的位错，而不是在n型半导体层自身中的高杂质浓度的层中发生的位错或者凹坑。在该技术中，n侧多层开始于未掺杂的层并终止于位错或者凹坑易于发生的高杂质浓度的层。
发明内容
本发明的一个目的为提供一种在最上表面中产生很少龟裂和凹坑的具有优良平坦度的低电阻n型III族氮化物半导体叠层结构，并提供一种采用该结构的III族氮化物半导体发光器件，所述III族氮化物半导体发光器件以低正向电压、优良的发光效率、高反向电压以及优良的静电击穿电压为特征。
本发明提供以下方面：
(1)一种n型III族氮化物半导体叠层结构，包括第一n型层和第二n型层，所述第一n型层包括含有高浓度n型杂质原子的层和含有低浓度n型杂质原子的层，所述第二n型层含有平均浓度低于所述第一n型层的n型杂质原子的平均浓度的n型杂质原子，所述第二n型层邻近所述第一n型层中的所述含有低浓度n型杂质原子的层。
(2)根据上述(1)的n型III族氮化物半导体叠层结构，其中所述含有高浓度n型杂质原子的层与所述含有低浓度n型杂质原子的层交替地并周期性地存在于所述第一n型层中。
(3)根据上述(1)或者(2)的n型III族氮化物半导体叠层结构，其中所述第二n型层没有被掺杂。
(4)根据上述(1)或者(2)的n型III族氮化物半导体叠层结构，其中所述第二n型层形成均匀地掺杂有n型杂质原子的层。
(5)根据上述(1)或者(2)的n型III族氮化物半导体叠层结构，其中所述第二n型层包括含有高浓度n型杂质原子的层和含有低浓度n型杂质原子的层。
(6)根据上述(5)的n型III族氮化物半导体叠层结构，其中所述含有高浓度n型杂质原子的层与所述含有低浓度n型杂质原子的层交替地并周期性地存在于所述第二n型层中。
(7)根据上述(5)或者(6)的n型III族氮化物半导体叠层结构，其中在所述第二n型层中的所述含有高浓度n型杂质原子的层的浓度低于在所述第一n型层中的所述含有高浓度n型杂质原子的层的浓度。
(8)根据上述(5)至(7)中任何一项的n型III族氮化物半导体叠层结构，其中在所述第二n型层中的所述含有低浓度n型杂质原子的层的浓度低于在所述第一n型层中的所述含有低浓度n型杂质原子的层的浓度。
(9)根据上述(5)到(8)中任何一项的n型III族氮化物半导体叠层结构，其中在所述第二n型层中的所述含有高浓度n型杂质原子的层的厚度(thd)与所述含有低浓度n型杂质原子的层的厚度(tld)的比率(thd/tld)小于在所述第一n型层中的所述含有高浓度n型杂质原子的层的厚度与所述含有低浓度n型杂质原子的层的厚度的比率。
(10)根据上述(5)到(9)中任何一项的n型III族氮化物半导体叠层结构，其中在所述第二n型层中的所述含有高浓度n型杂质原子的层的厚度小于在所述第一n型层中的所述含有高浓度n型杂质原子的层的厚度。
(11)根据上述(5)到(10)中任何一项的n型III族氮化物半导体叠层结构，其中在所述第二n型层中的所述含有低浓度n型杂质原子的层的厚度大于在所述第一n型层中的所述含有低浓度n型杂质原子的层的厚度。
(12)根据上述(5)到(11)中任何一项的n型III族氮化物半导体叠层结构，其中在所述第二n型层中的所述含有高浓度n型杂质原子的层和所述含有低浓度n型杂质原子的层具有0.5至500nm的厚度。
(13)根据上述(5)到(12)中任何一项的n型III族氮化物半导体叠层结构，其中，在所述第二n型层中，所述含有低浓度n型杂质原子的层的厚度等于或者大于所述含有高浓度n型杂质原子的层的厚度。
(14)根据上述(6)到(13)中任何一项的n型III族氮化物半导体叠层结构，其中，在所述第二n型层中，所述含有高浓度n型杂质原子的层和所述含有低浓度n型杂质原子的层具有2至20的循环周期数。
(15)根据上述(5)到(14)中任何一项的n型III族氮化物半导体叠层结构，其中，在所述第二n型层中，所述含有低浓度n型杂质原子的层没有被故意用n型杂质原子掺杂。
(16)根据上述(1)到(15)中任何一项的n型III族氮化物半导体叠层结构，其中，所述第二n型层的厚度为0.01至0.5μm。
(17)根据上述(1)到(16)中任何一项的n型III族氮化物半导体叠层结构，其中在所述第二n型层中的n型杂质原子的平均浓度不大于在所述第一n型层中的n型杂质原子的平均浓度的1/2。
(18)根据上述(1)到(17)中任何一项的n型III族氮化物半导体叠层结构，其中包含在所述第一n型层和/或所述第二n型层中的所述n型杂质原子是选自硅(Si)、锗(Ge)、硫(S)、硒(Se)、锡(Sn)以及碲(Te)中的任何一种或者两种或更多种的组合。
(19)根据上述(18)的n型III族氮化物半导体叠层结构，其中所述n型杂质原子是选自硅(Si)、锗(Ge)以及锡(Sn)中的任何一种或者两种或更多种的组合。
(20)一种III族氮化物半导体发光器件，在衬底上具有包括III族氮化物半导体的发光层，并在所述衬底与所述发光层之间具有根据上述(1)至(19)中任何一项的n型III族氮化物半导体叠层结构。
(21)一种灯，包括根据上述(20)的III族氮化物半导体发光器件。
(22)一种灯，包括根据上述(20)的III族氮化物半导体发光器件以及荧光材料。
(23)一种电子设备，包括根据上述(21)或者(22)的灯。
(24)一种机器，包括根据上述(23)的电子设备。
(25)一种玩具，包括根据上述(23)的电子设备。
在本发明的n型III族氮化物半导体叠层结构中，第一n型层包括交替层叠的含有高浓度n型杂质原子的低电阻的层和含有低浓度n型杂质原子的层，并且其中出现在最上表面的微小凹坑、位错端以及变形被第二n型层所掩埋，使得可以获得具有低电阻和优良平坦度的n型半导体层。因此，通过采用n型III族氮化物半导体叠层结构而获得的发光器件具有低正向电压、优良的发光效率而不产生由泄露电流造成的反向电压下降，并以优良的静电击穿电压为特征。
附图说明
图1是示意性地示例在实例1至6中所制造的发光器件的半导体叠层结构的图；
图2是示意性地示例在实例1至6中所制造的发光器件的电极的平面形状的图；以及
图3是在实例7中所制造的灯的示意性截面图。
具体实施方式
在本发明中，其上层叠有n型III族氮化物半导体层的衬底可以具有比较高的熔点(即高耐热性)。衬底材料的实例包括氧化物单晶材料例如蓝宝石(α-Al2O3单晶)、氧化锌(ZnO)和氧化镓锂(LiGaO2)，以及IV族半导体单晶例如硅单晶和立方或六方碳化硅(SiC)。可选地，III-V族化合物半导体单晶材料例如磷化镓(GaP)也可以被用作衬底材料。从发光层发射的光可以透射穿过其的光学透明单晶材料被有利地用于衬底材料。在它们之中，蓝宝石是优选的。
本发明的III族氮化物半导体叠层结构通过由分子式：AlXGaYInZN1-aMa(0≤X≤1，0≤Y≤1，0≤Z≤1，X+Y+Z＝1，并且0≤a＜1，其中M代表非氮的V族元素)表示的III族氮化物半导体形成。当衬底与形成于其上的III族氮化物半导体层晶格失配时，优选地利用减轻失配并提供具有高结晶度的III族氮化物半导体层的低温缓冲层或者高温缓冲层的媒介来层叠III族氮化物半导体层。这样的缓冲层可以由氮化铝镓(AlXGaYInZN：0≤X，Y，Z≤1，X+Y+Z＝1)构成。
具有前述组分的III族氮化物半导体层可以通过气相生长方法例如金属有机化学气相淀积(缩写为(MOCVD、MOVPE，或者OMVPE))、分子束外延(MBE)、卤素气相生长、或者氢化物气相生长形成。在这些方法中，优选地采用MOCVD。
在MOCVD中，采用氢气(H2)或者氮气(N2)作为载气，采用三甲基镓(TMG)或者三乙基镓(TEG)作为Ga源(III族元素源)，采用三甲基铝(TMA)或者三乙基铝(TEA)作为Al源(III族元素源)，采用三甲基铟(TMI)或者三乙基铟(TEI)作为In源(III族元素源)，并采用氨(NH3)、肼(N2H4)等作为氮源。
本发明中所采用的n型杂质原子优选地是选自硅(Si)、锗(Ge)、硫(S)、硒(Se)、锡(Sn)以及碲(Te)中的一种元素或者两种或更多种元素的组合。可用于n型杂质的初始材料包括元素的氢化物例如甲硅烷(SiH4)、乙硅烷(SiH6)、锗烷(GeH4)、硫化氢(H2S)、硒化氢(H2Se)、碲化氢(H2Te)等，以及这些元素的有机化合物例如四甲基硅((CH3)4Si)、四乙基硅((C2H5)4Si)、四甲基锗((CH3)4Ge)、四乙基锗((C2H5)4Ge)、二乙基硒((C2H5)2Se)、二异丙基硒((C3H7)2Se)、二乙基硫((C2H5)2S)、二异丙基硫((C3H7)2S)、四甲基锡((CH3)4Sn)、四乙基锡((C2H5)4Sn)、二甲基碲((CH3)4Te)、二乙基碲((C2H5)2Te)等。在MBE工艺中，元素锗也可被用作掺杂源。
当采用MOCVD时，优选地，在衬底上由前述生长源在900℃至1,250℃下生长所关心的III族氮化物半导体层。
本发明的第一n型层具有这样的结构，其中含有低浓度n型杂质原子的层层叠在含有高浓度n型杂质原子的层上。因此，第一n型层的最上表面的平坦度得到改善，这是因为在具有低电阻的含有高浓度n型杂质的层的表面上所产生的龟裂和凹坑被含有低浓度n型杂质原子的层的一部分填满。
通过调整在III族氮化物半导体层的生长期间供给到气相生长反应系统的n型掺杂剂源的量，形成n型杂质原子较高浓度层和n型杂质原子较低浓度层。在示例性工序中，大量的n型掺杂剂源被瞬间供给到气相生长反应系统，由此形成n型杂质原子较高浓度层，随后，在不向气相生长反应系统中供给Ge掺杂剂源的条件下，形成未掺杂的层(即n型杂质浓度是0的层)。在可选的工序中，在完成n型杂质原子较高浓度层的生长之后，中断生长，并且在重新调整的适于形成n型杂质原子较低浓度层的生长条件(例如V/III源的比率)下生长n型杂质原子较低浓度层。
通过以时间相关的方式调整供给到气相生长反应系统的n型掺杂剂源的量，交替地并且周期性地层叠各具有特定n型杂质原子浓度的薄层。在本发明中，包括含有高浓度n型杂质原子的层和含有低浓度n型杂质原子的层的第一n型层优选地具有这样的结构，其中交替地并周期性地层叠大量的薄的n型杂质原子较高浓度层和薄的n型杂质原子较低浓度层。
在上述结构中，各薄的n型杂质原子较高浓度层的厚度适宜地为0.5nm至500nm，优选地为2nm至200nm，更优选地为3nm至50nm。当厚度小于0.5nm时，在整个n型III族氮化物半导体层中的n型掺杂剂的量是不足的，这增大了电阻，而当厚度大于500nm时，在较高浓度层中所产生的龟裂和凹坑不能被较低浓度层的一部分完全填满，这导致差的平坦度。当较低浓度层的厚度充分增加以填满龟裂和凹坑时，整个n型III族氮化物半导体层的电阻也增大。
与薄的n型杂质原子较高浓度层相似，各薄的n型杂质原子较低浓度层的厚度优选地为0.5nm至500nm，更优选地为2nm至200nm，特别优选地为3nm至50nm。当厚度小于0.5nm时，在较高浓度层中所产生的龟裂和凹坑不能被较低浓度层的一部分完全填满，这导致差的平坦度，而当厚度大于500nm时，整个n型III族氮化物半导体层的电阻增大，这不利于制造呈现低正向电压(Vf)或者阈值电压(Vth)的III族氮化物半导体发光器件。
在第一n型层中，由相互接触的较高浓度层与较低浓度层构成的单元被称为重复周期。在一个重复周期中，较高浓度层的厚度与较低浓度层的厚度的和，即重复周期的厚度适宜地为1nm至1,000nm，优选地为4nm至400nm，更优选地为6nm至100nm。当厚度大于1,000nm，不能防止龟裂和凹坑的形成，或者n型杂质浓度周期变化层的电阻增大。当总厚度小于1nm时，必须频繁地调整n型掺杂剂源的供给量，从而降低操作效率。
当在单个重复周期中较高浓度层厚于较低浓度层时，不能充分地防止龟裂和凹坑的形成，并且不能获得令人满意的平坦度，而当在单个重复周期中较低浓度层的厚度等于或者大于较高浓度层的厚度时，可以获得高的平坦度。因此，优选地较低浓度层的厚度不小于较高浓度层的厚度。
整个第一n型层的厚度优选地为0.1μm至10μm，更优选地为0.3μm至7μm，特别优选地为0.5μm至5μm。当层的厚度小于0.1μm时，所制造的发光器件呈现高正向电压，而当厚度大于10μm时，不能获得与厚度增大相当的效果，因此仅仅会增加成本。
考虑到单个重复周期的厚度以及整个第一n型层的厚度，层叠重复周期的数量优选地为1至10,000，更优选地为10至1,000，特别优选地为20至200。例如，层叠由较高浓度层(厚度：10nm)与较低浓度层(厚度：10nm)构成的单元(重复周期)100次，从而形成具有2μm的厚度的第一n型层。
较高浓度层的n型杂质原子浓度优选地为5×1017cm-3至5×1019cm-3，更优选地为1×1018cm-3至3×1019cm-3，特别优选地为3×1018cm-3至2×1019cm-3。当浓度低于5×1017cm-3时，整个n型半导体层的电阻增加，并且呈现低正向电压的LED的制造变得困难。当n型杂质原子浓度高于5×1019cm-3时，载流子浓度变为约(3至4)×1019cm-3。当以高于该浓度的浓度掺杂n型杂质原子时，在表面上的龟裂和凹坑的密度急剧地增加，这不是优选的。在整个第一n型层中较高浓度层的n型杂质原子浓度不必是均匀的，并且该浓度可以逐个周期地连续地或者离散地变化。此外，单个薄层可以具有变化的n型杂质原子浓度。而且，n型杂质元素不必是一种，并且n型杂质元素可以被用作两种或者更多种元素的组合。
优选地，较低浓度层的n型杂质原子浓度低于较高浓度层的n型杂质原子浓度，并且等于或小于2×1019cm-3。当n型杂质原子浓度超过2×1019cm-3时，在表面上的龟裂和凹坑的密度急剧地增加，这不是优选的。因此，n型杂质原子浓度更优选地为1×1019cm-3或者更低，特别优选地为5×1018cm-3或者更低。优选地，浓度的下限要尽可能地低，并且较低浓度层没有被故意地用n型杂质原子掺杂。当较低浓度层由未掺杂的III族氮化物半导体层形成以便进一步降低n型杂质原子浓度时，填满在较高浓度层的表面上所产生的龟裂和凹坑的效果被进一步加强，这对于制造具有平坦表面的n型半导体层是优选的。注意，当较低浓度层具有较低的n型杂质原子浓度和较低的载流子浓度时，优选地减小较低浓度层的厚度。
与较高浓度层相似，在整个第一n型层中较低浓度层的n型杂质原子浓度不必是均匀的，并且该浓度可以逐个周期地连续地或者离散地变化。此外，单个薄层可以具有变化的n型杂质原子浓度。而且，n型杂质元素不必是一种，并且n型杂质元素可以被用作两种或者更多种元素的组合。
在本发明中，在第一n型层的最上表面中邻近含有低浓度n型杂质原子的层设置第二n型层，该第二n型层含有其浓度低于第一n型层整体的平均浓度的n型杂质原子。于是，在第一n型层的最上表面中出现的微小凹坑、位错端以及变形被第二n型层所掩埋，这有利于进一步改善n型III族氮化物半导体层的表面的平坦度。当第一n型层包括周期性地且交替地层叠的含有高浓度n型杂质原子的层和含有低浓度n型杂质原子的层时，效果尤其显著。
当在其上制造具有器件功能例如有源层和pn结功能的结构时，在反向电压和静电击穿电压两方面，呈现出显著的在表面中凹坑密度进一步降低的效果。
第二n型层必须被设置为邻近第一n型层中的较低浓度层。第一n型层形成为较高浓度层和较低浓度层的叠层结构，以便利用较低浓度层的一部分填满形成于较高浓度层中的凹坑。为了获得具有低凹坑密度的最上表面，第一n型层中的最后一层有必要是低浓度层。
当第一n型层包括交替地并且周期性地层叠的较高浓度层和较低浓度层时，最后的周期可以终止于较高浓度层，并且可以在其上形成第二n型层。在该情况下，在第一n型层中的最后的较高浓度层可以被认为是第二n型层的一部分。
希望第二n型层具有0.001μm至0.5μm的厚度。当厚度小于该范围时，呈现出用于掩埋在第一n型层的最上表面中出现的凹坑、位错端和变形的减弱的效果。另一方面，当厚度变得大于该范围时，驱动电压增大。为了获得进一步增强的效果，希望厚度更优选地为0.005μm至0.2μm，最优选地为0.01μm至0.15μm。
希望第二n型层中的n型杂质原子的浓度不大于第一n型层整体的平均浓度的1/2。为获得效果，更优选地，该浓度不大于平均浓度的1/10，特别优选地，不大于平均浓度的1/50。当然，该层可以不被掺杂。当该层没有被掺杂时，平坦化最上表面的效果是最受期待的。然而，从与薄膜厚度的关系来看，必须注意驱动电压的增大。
第二n型层可以是被均匀地掺杂有n型杂质原子的层，但是从平坦化表面以及降低电阻的角度来看，第二n型层更优选地与第一n型层中的情况一样，是具有通过周期性地并且交替地层叠较高浓度层与较低浓度层所获得的结构。在该情况下，与第一n型层中的一样，第二n型层中的n型杂质原子的浓度代表n型杂质原子的平均浓度。
为了形成其中交替地且周期性地层叠含有高浓度n型杂质原子的层和含有低浓度n型杂质原子的层的结构的第二n型层，与第一n型层中的这些层相比，可以降低较高浓度层中的杂质原子的浓度或者可以降低较低浓度层中的杂质原子的浓度。或者，可以同时地实施这两种措施。然而，从控制平均掺杂量的角度来看，其中降低较高浓度层中的杂质原子的浓度的结构是优良的，呈现出增强的平坦化效果，因此呈现出最希望的平坦化效果。
第二n型层中的含有高浓度n型杂质原子的层的厚度(thd)与含有低浓度n型杂质原子的层的厚度(tld)的比率(thd/tld)可以小于第一n型层中的含有高浓度n型杂质原子的层的厚度与含有低浓度n型杂质原子的层的厚度的比率。与第一n型层相比，可以减小第二n型层中的较高浓度层的厚度，或者增大第二n型层中的较低浓度层的厚度。或者可以同时地实施这两种措施。然而，增大较低浓度层的厚度的结构呈现出增强的填满凹坑的效果，因此呈现出最有利的平坦化效果。
希望第二n型层中的较高浓度层和较低浓度层的厚度分别不小于0.5nm但不大于500nm。当层的厚度变得大于上述范围时，纵向的电阻率变得不均匀，并且这些层不能再被用于传送电流。当厚度小于上述范围时，填满凹坑的效果减弱。而且，为获得良好的特性，优选地，厚度不小于1nm但不大于100nm，特别优选地，在不小于5nm但不大于50nm的范围内。
较高浓度层或者较低浓度层可以比其它的层厚。然而，从填满凹坑的效果的角度来看，希望这两层具有相等的厚度，或者较低浓度层具有较大的厚度。
考虑到第二n型层的整体厚度以及较高浓度层的厚度和较低浓度层的厚度，较高浓度层与较低浓度层的重复周期数优选地为2至20次。更优选地，周期数不大于15次，最优选地，不大于10次。如果周期数增加，在生长半导体时转换阀(valve)的次数大大增加，这对用于生产的设备施加了增加的负荷。
第二n型层中的较高浓度层中的n型杂质原子的浓度优选地为不小于1×1016cm-3但不大于2.5×1019cm-3，更优选地为不小于1×1017cm-3但不大于5×1018cm-3，特别优选地为不小于2×1017cm-3但不大于2.5×1018cm-3。当浓度不大于1×1016cm-3时，第二n型层的叠层结构呈现出弱的降低电阻的效果。另一方面，当浓度不小于2.5×1019cm-3时，平坦化表面的效果减弱。与第一n型层中的一样，较高浓度层中的n型杂质原子的浓度不必在整个第二n型层中维持恒定，而是对于每个周期可以连续地或者离散地变化。而且，在每个薄层中，n型杂质原子的浓度可以变化。n型杂质元素不必是一种，而可以是两种或者更多种元素的组合。
希望第二n型层中的较低浓度层中的n型杂质原子的浓度低于较高浓度层中的n型杂质原子的浓度，并且不高于1×1019cm-3。当n型杂质原子的浓度超过1×1019cm-3时，平坦化表面的效果减弱。更优选地，该浓度不大于2×1018cm-3，特别优选地，不大于1×1018cm-3。对于下限，越低越好，并且希望该层不被故意掺杂。如果通过采用薄的未掺杂的III族氮化物半导体层构成较低浓度层以便进一步降低n型杂质原子的浓度，则填满在较高浓度层的表面中产生的龟裂和凹坑的效果进一步增强，这对于获得具有平坦表面的n型半导体层来说是理想的。当较低浓度层含有较低浓度的n型杂质原子和较低浓度的载流子时，希望增大较低浓度层的厚度。
与在较高浓度层中一样，在较低浓度层中，较低浓度层中的n型杂质原子的浓度也不必在整个第二n型层中维持恒定，而是可以对于每个周期连续地或者离散地变化。而且，在每个薄层中，n型杂质原子的浓度可以变化。n型杂质元素不必是一种，而可以是两种或者更多种元素的组合。
用于掺杂第一n型层和/或第二n型层的n型杂质原子可以是选自硅(Si)、锗(Ge)、硫(S)、硒(Se)、锡(Sn)以及碲(Te)中的一种或者两种或更多种的组合。在它们之中，Si、Ge、S以及Sn是优选的，因为它们可以被用作良好的n型掺杂剂。
用于掺杂第一n型层和第二n型层的n型杂质原子可以相同或者不同。结构可以是这样的结构，其中第一n型层掺杂有Ge并且第二n型层掺杂有Si。
可以通过例如二次离子质谱(SIMS)来确定n型杂质原子浓度，二次离子质谱是一种包括用一次离子束辐照样品的表面然后通过质量分析来分析释放出的离子化元素的技术。该技术能够量化特定元素并且观察元素沿深度方向的浓度分布图。通过该技术，可有效地量化存在于III族氮化物半导体层中的n型杂质原子。在该分析中，也可以计算出各层的厚度。
当通过利用n型III族氮化物半导体叠层结构制造III族氮化物半导体发光器件时，叠层结构可以被设置在衬底与发光层之间的任何位置。例如，其可以被设置为直接接合到衬底表面，或者可以被设置为接合到设置在衬底表面上的缓冲层。或者，其可以被设置为接合到由未掺杂的GaN或类似的材料制成的底层(base layer)。在该情况下，如此设置叠层结构，以便第一n型层在衬底侧，层叠第一n型层，然后层叠第二n型层，以有效地填满在第一n型层的表面中产生的微小凹坑。
通过在靠近衬底或者层例如缓冲层的本发明的n型半导体叠层结构上设置III族氮化物半导体层，所设置的III族氮化物半导体层呈现优良的结晶度。这是因为通过本发明的n型半导体叠层结构的设置，可以防止由与衬底的晶格失配所导致的错配位错以及其它位错传播到上层。
当设置有本发明的n型半导体叠层结构时，可以防止穿过在本发明的半导体叠层结构下方的层的位错的传播。因此，在本发明的n型半导体叠层结构上形成的发光层呈现出优良的结晶度，从而可制造出呈现高发射效率的III族氮化物发光器件。
高度平坦化且具有低电阻的本发明的n型III族氮化物半导体叠层结构可被用作n接触层以形成发光器件的负电极。所获得的发光器件呈现出这样的效果，如抑制电流泄露以及增大静电击穿电压。
特别地，当用作发光器件结构的n接触层时，在发光层具有量子阱结构时呈现出显著效果。量子阱结构是薄层的层叠，并且如果底层具有差的平坦度，则易于发生电流泄露。因此，通过利用本发明的n型III族氮化物半导体叠层结构，可以改善这些特性。
对发光层没有特定的限制，可以采用任何已知的发光层。由III族氮化物半导体构成的发光层的实例包括那些具有单量子阱结构或者多量子阱结构、具有由AlXGaYInZN1-aMa(0≤X≤1，0≤Y≤1，0≤Z≤1，X+Y+Z＝1，并且0≤a＜1，其中M代表非氮的V族元素)表示的组分的发光层。对用于形成具有双异质结结构的发光构件的p型III族氮化物半导体没有特定的限制，可以采用掺杂有p型掺杂剂(例如Mg或者Zn)并且由上述分子式所表示的各种已知半导体的任何一种。
在完成所关心的半导体层的层叠之后，在预定位置处形成正电极与负电极。对化合物半导体发光器件中所使用的正与负电极没有特定的限制，在本发明中可以采用具有各种组分和结构的任何已知的正或者负电极。对用于制造电极的方法没有特定的限制，可以采用任何已知的方法例如真空气相淀积或者溅射。
本发明的n型III族氮化物半导体叠层结构可被用来制造发光二级管、激光二极管以及电子设备。还可以通过采用本发明的n型III族氮化物半导体叠层结构制造III族氮化物半导体发光器件，并且可以通过利用例如公知的方法向发光器件提供透明罩(cover)来制造灯。还可以通过将III族氮化物半导体发光器件与具有荧光材料和树脂模制件(molding)的罩结合来制造白光灯或芯片。
本发明的叠层结构的采用可以获得具有优良的静电击穿电压和良好的特性、很少老化的III族氮化物半导体发光器件。即，本发明可以制造具有优良的静电击穿电压且老化特性优良的LED灯。因此，电子设备例如包括本发明的LED灯的移动电话、显示器和面板，以及汽车、机器例如计算机，以及玩具例如包括电子设备的游戏机，以抗各种劣化因素例如静电和老化的高可靠性为特征，并且维持良好的特性。
实例
将参考实例更详细地描述本发明，然而，本发明决不受限于这些实例。
(实例1)
通过采用本发明的n型III族氮化物半导体叠层结构，制造发光器件。图1是示意性地示例在本实例中所制造的发光器件的半导体层叠结构的图。参考标号101表示由蓝宝石制成的衬底，102表示AlN高温缓冲层，以及103表示未掺杂的GaN底层。参考标号104表示掺Ge的GaN的第一n型层，其在发光器件中用作n接触层。参考标号105表示掺Ge的GaN的第二n型层，以及104和105构成本发明的n型III族氮化物半导体叠层结构。参考标号106表示掺Si的InGaN的n覆层，107表示多量子阱结构的发光层，108表示掺Mg的AlGaN的p覆层，以及109表示掺Mg的AlGaN的p接触层。
经由下列工序通过常规的减压MOCVD方法形成包括蓝宝石衬底以及依次层叠于衬底上的III族氮化物半导体层的上述层叠结构。首先，将(0001)蓝宝石衬底101放置在高纯石墨(用于半导体)基座(susceptor)上，以便通过高频(RF)感应加热器在膜形成温度下加热蓝宝石衬底101。将放置在基座上的蓝宝石衬底放置在不锈钢制成的气相生长反应炉中，并且用氮气净化反应炉。
当在气相生长反应炉中通氮气8分钟后，通过感应加热器将衬底101从室温加热超过10分钟至600℃。当衬底101的温度维持在600℃时，使氢气和氮气在气相反应炉中流动以便将炉内压力调节至1.5×104pa。通过使衬底处于这样的温度/压力条件下2分钟，热清洗衬底101的表面。在完成热清洗之后，停止氮气的供给，但继续向反应炉供给氢气。
随后，在氢气下将衬底101加热至1,120℃。在确定达到了1,120℃的恒温后，向气相生长反应炉持续预定时间地供给含有三甲基铝(TMA)蒸气的氢气。通过该步骤，使得所供给的TMA与在反应炉内壁上的通过含氮的淀积物的分解已释放出来的N原子反应，从而在蓝宝石衬底101上淀积厚度为几nm的由氮化铝(AlN)薄膜构成的高温缓冲层102。停止向气相生长反应炉中供给含有TMA蒸气的氢气，从而完成AlN的生长。维持该条件一段时间，从而彻底地去除炉中剩余的TMA蒸气。
随后，向气相反应炉中供给氨气(NH3)。从供给氨气开始经过预定的时间之后，在氨气气流下将基座温度降低至1,040℃。在确定基座温度降低到1,040℃并且基座维持1,040℃的恒温后，开始向气相生长反应炉中供给三甲基镓(TMG)，并且持续预定时间地生长由未掺杂的GaN构成的底层103。将底层103的厚度调整至8μm。
随后，将衬底1加热至1,120℃。在确定达到了1,120℃的恒温后，持续预定时间地供给四甲基锗((CH3)4Ge)，随后持续相同时间地停止供给。重复100次该循环，从而形成具有2.0μm的厚度的掺Ge的第一n型层104，该掺Ge的第一n型层104由高Ge浓度层与低Ge浓度层构成并且其中Ge浓度逐层地周期性变化。
随后，通过停止三甲基镓和四甲基锗的气流来暂时中断生长，同时在这期间维持衬底温度不变以将四甲基锗的流速调节为1/50。当流速稳定后，重新开始三甲基镓与四甲基锗的气流并且持续预定的时间。之后，中断四甲基锗的气流相同的时间。重复该循环10次以形成包括具有0.2μm的厚度的掺Ge的GaN的第二n型层105。
在结束掺Ge的第二n型层105的生长之后，在720℃下层叠包括掺Si的n型In0.03Ga0.97N的n覆层106。通过采用三乙基镓(TEG)作为镓源以及三甲基铟(TMI)作为铟源，生长n覆层106维持18nm的厚度。掺入的Si约为1×1018cm-3。
接下来，在n覆层106上，在将衬底101的温度维持在720℃的同时，设置多量子阱结构的发光层107，该多量子阱结构是包括GaN势垒层与In0.25Ga0.75N阱层的5周期结构。在多量阱结构的发光层107中，首先，将GaN势垒层设置为接合到n覆层106，并在其上设置In0.25Ga0.75N阱层。重复该结构5次，此后，在第五阱层上形成第六GaN势垒层，从而获得5周期结构的多量子阱结构的发光层107。
采用三乙基镓(TEG)作为镓源，生长GaN势垒层。该层具有16nm的厚度并且用Si掺杂。掺入的Si约为1×1017cm-3。采用三乙基镓(TEG)作为镓源以及三甲基铟(TMI)作为铟源，生长In0.25Ga0.75N阱层。该层具有2.5nm的厚度并且未被掺杂。
在多量子阱结构的发光层107上，形成掺有镁(Mg)的Al0.07Ga0.93N的p覆层。采用双环戊二烯基镁作为用于掺Mg的源。该层的厚度为10nm。在p覆层108上，进一步形成掺有Mg的Al0.02Ga0.98N的p接触层109。如此添加Mg，以使在p接触层109中的正空穴浓度为8×1017cm-3。
在完成p接触层109的生长之后，停止向感应加热器提供电功率，并使衬底101自然冷却到室温。在温度降低的过程中，气相生长反应炉中的气氛仅由氮气构成。在确定衬底101的温度已经下降到室温之后，从气相生长反应炉中取出层叠结构。此时，即使没有实施用于电激活p型载流子(Mg)的退火，上述p型Al0.02Ga0.98N接触层109也已经呈现p型导电性。
接下来，通过利用已知的光刻技术以及干法刻蚀技术，仅在其上将要形成n型欧姆电极201的区域上暴露出第一n型层104中的含有高浓度Ge原子的层。在含有高浓度Ge原子的层的暴露出的表面上，形成层叠钛与其上的金(钛在半导体侧)的n型欧姆层201。通过利用通常的真空蒸发方法以及已知的光刻方法，在层叠结构的剩余的p接触层109的整个表面上，通过从半导体侧依次层叠钛与金，形成p型欧姆电极202。此后，在p型欧姆电极202的一部分上形成包括Au/Ti/Al/Ti/Au的p型接合衬垫(bonding pad)203。图2示例了电极的平面形状。
此后，层叠结构被切割成方形(350μm×350μm)的LED芯片，并且将每个芯片放置于接合到金线的引线框上，以使器件工作电流从引线框流到LED芯片。
当通过引线框在n型欧姆电极201与p型欧姆电极202之间流过正向器件工作电流时，在20mA的正向电流下芯片呈现3.2V的正向电压。发现在20mA的正向电流下蓝光发射带的发射中心波长为460nm。通过典型积分球所确定的从芯片发射出的光的发射强度为5mW。由此，成功地制造出实现高发射强度的III族氮化物半导体发光器件。
在试图流过10μA的反向电流时，此时测量的电压不小于20V。在进行完静电击穿电压测试后，尽管通过机器模型(machine model)给予了500V的静电冲击，十点中的八点没有被破坏。
对所获得的层叠结构的第一n型层104和第二n型层105进行SIMS分析。结果，在第一n型层104中，较高浓度层含有浓度为1.2×1019cm-3的Ge原子并且具有10nm的厚度。较低浓度层含有浓度为1×1018cm-3的Ge原子并且具有10nm的厚度。在第二n型层105中，较高浓度层含有浓度为2.4×1017cm-3的Ge原子并且具有10nm的厚度。较低浓度层含有低于可探测下限而因此不能确定的浓度的Ge原子，并且具有10nm的厚度。因此，第一n型层104含有平均浓度为6.5×1018cm-3的Ge原子，并且第二n型层105含有平均浓度为1.2×1017cm-3的Ge原子。
第二n型层105的表面非常平坦并且其凹坑密度不大于20个凹坑/cm2。
用于SIMS测量的条件包括采用Cs+作为一次离子种(ion species)，采用14.5KeV的加速电压并且流过40nA的离子电流。光栅区域为100μm2并且分析区域为30μm2。
(比较实例1)
除了始终通过流通四甲基锗形成第一n型层104、用Ge均匀地掺杂该层，并且不形成第二n型层105外，以与实例1中相同的方式制造III族氮化物半导体发光器件。
以与实例1中相同的方式评估所获得的发光器件。正向电压高达3.5V并且光强度低达3.5mW。而且，用于流过10μA的反向电流的电压为5V，并且漏电的芯片大约为一半。对具有良好反向电压的芯片进行静电击穿电压测试，发现所有10个芯片都被50V的静电冲击所破坏。
在形成第一n型层104之后，观察其表面，发现该表面中的凹坑密度非常高，高达106个凹坑/cm2或者更高，并且表面不平坦。
(实例2)
该实例中，除了将第二n型层105中的较高浓度层与较低浓度层中的杂质原子浓度设定为与第一n型层104中的杂质原子浓度相同、将较高浓度层的厚度减小至3nm、将较低浓度层的厚度增大至30nm，并且将较高浓度层和较低浓度层的重复周期数设定为5次外，以与实例1中相同的方式制造III族氮化物半导体发光器件。因此，第一n型层104含有平均浓度为6.5×1018cm-3的Ge原子，此平均浓度与实例1中的平均浓度相同，并且第二n型层105含有平均浓度为2×1018cm-3的Ge原子。
以与实例1中相同的方式评估所获得的发光器件。在20mA的正向电流下，芯片呈现3.3V的正向电压。发现在20mA的正向电流下蓝光发射带的发射中心波长为455nm。通过典型积分球所确定的从芯片发射出的光的发射强度为4.8mW。由此，成功地制造了实现高发射强度的III族氮化物半导体发光器件。
当试图流过10μA的反向电流时，此时测量的电压不小于20V。在进行完静电击穿电压测试后，尽管通过机器模型给予了200V的静电冲击，十点中的七点没有被破坏。
在形成第二n型层105之后，观察其表面，发现该表面中的凹坑密度低达20个凹坑/cm2或者更低，并且表面非常平坦。
(实例3)
在该实例中，除了通过采用均匀地掺有低浓度Ge的层形成第二n型层105外，以与实例1中相同的方式制造III族氮化物半导体发光器件。在第二n型层105中，将掺Ge的量设定为第一n型层104中的较高浓度层的掺Ge的量的1/25，并且将厚度设定为0.04μm。即，第二n型层105含有浓度为4.8×1017cm-3的Ge原子。
以与实例1中相同的方式评估所获得的发光器件。在20mA的正向电流下，芯片呈现3.2V的正向电压。发现在20mA的正向电流下蓝光发射带的发射中心波长为465nm。通过典型积分球所确定的从芯片发射出的光的发射强度为5.2mW。由此，成功地制造了实现高发射强度的III族氮化物半导体发光器件。
当试图流过10μA的反向电流时，此时测量的电压不小于20V。在进行完静电击穿电压测试后，尽管通过机器模型给予了500V的静电冲击，十点中的九点没有被破坏。
在形成第二n型层105之后，观察其表面，发现该表面中的凹坑密度低达20个凹坑/cm2或者更低，并且表面非常平坦。
(实例4)
在该实例中，除了通过采用二乙基硫((C2H5)2S)替代采用四甲基锗((CH3)4Ge)形成第一n型层104与第二n型层105外，以与实例1中相同的方式制造III族氮化物半导体发光器件。
以与实例1中相同的方式评估所获得的发光器件。在20mA的正向电流下，芯片呈现3.1V的正向电压。发现在20mA的正向电流下蓝光发射带的发射中心波长为470nm。通过典型积分球所确定的从芯片发射出的光的发射强度为4.6mW。由此，成功地制造了实现高发射强度的III族氮化物半导体发光器件。
当试图流过10uA的反向电流时，此时测量的电压不小于20V。在进行完静电击穿电压测试后，尽管通过机器模型给予了500V的静电冲击，十点中的七点没有被破坏。
在形成第二n型层105之后，观察其表面，发现该表面中的凹坑密度低达20个凹坑/cm2或者更低，并且表面非常平坦。
(实例5)
在该实例中，除了通过采用四甲基锡((CH3)4Sn)替代采用四甲基锗((CH3)4Ge)形成第一n型层104与第二n型层105外，以与实例1中相同的方式制造III族氮化物半导体发光器件。
以与实例1中相同的方式评估所获得的发光器件。在20mA的正向电流下，芯片呈现3.1V的正向电压。发现在20mA的正向电流下蓝光发射带的发射中心波长为458nm。通过典型积分球所确定的从芯片发射出的光的发射强度为4.7mW。
当试图流过10μA的反向电流时，此时测量的电压不小于20V。在进行完静电击穿电压测试后，尽管通过机器模型给予了500V的静电冲击，十点中的七点没有被破坏。
在形成第二n型层105之后，观察其表面，发现该表面中的凹坑密度低达20个凹坑/cm2或者更低，并且表面非常平坦。
(实例6)
在该实例中，除了通过采用甲硅烷(SiH4)替代采用四甲基锗((CH3)4Ge)形成第一n型层104与第二n型层105外，以与实例1中相同的方式制造III族氮化物半导体发光器件。
以与实例1中相同的方式评估所获得的发光器件。在20mA的正向电流下，芯片呈现2.9V的正向电压。发现在20mA的正向电流下蓝光发射带的发射中心波长为455nm。通过典型积分球所确定的从芯片发射出的光的发射强度为5.2mW。
当试图流过10μA的反向电流时，此时测量的电压不小于20V。在进行完静电击穿电压测试后，尽管通过机器模型给予了500V的静电冲击，十点中的十点没有被破坏。
在形成第二n型层105之后，观察其表面，发现该表面中的凹坑密度低达20个凹坑/cm2或者更低，并且表面非常平坦。
(实例7)
在该实例中，通过采用实例1中制造的III族氮化物半导体发光器件(LED芯片)，根据下述工序制造示于图3中的LED灯。
首先，以蓝宝石侧面朝下的方式将LED芯片放置在第二引线框34上并且用粘合剂粘附到第二引线框34。通过采用Au线35将n型欧姆电极连接到第一引线框33，并且将接合衬垫连接到第二引线框34，以便器件驱动电流可以被供给到LED芯片36。用透明环氧树脂37将该整体模制成LED灯的形状。
工业适用性
本发明中制造的n型III族氮化物半导体叠层结构呈现优良的表面平坦度和低电阻。因此，该半导体叠层结构可用于III族氮化物半导体发光器件。

Claims (25)

1.一种n型III族氮化物半导体叠层结构，包括第一n型层和第二n型层，所述第一n型层包括含有高浓度n型杂质原子的层和含有低浓度n型杂质原子的层，所述第二n型层含有平均浓度低于所述第一n型层的n型杂质原子的平均浓度的n型杂质原子，所述第二n型层邻近所述第一n型层中的所述含有低浓度n型杂质原子的层。
2.根据权利要求1的n型III族氮化物半导体叠层结构，其中所述含有高浓度n型杂质原子的层与所述含有低浓度n型杂质原子的层交替地并周期性地存在于所述第一n型层中。
3.根据权利要求1或者2的n型III族氮化物半导体叠层结构，其中所述第二n型层没有被掺杂。
4.根据权利要求1或者2的n型III族氮化物半导体叠层结构，其中所述第二n型层形成均匀地掺杂有n型杂质原子的层。
5.根据权利要求1或者2的n型III族氮化物半导体叠层结构，其中所述第二n型层包括含有高浓度n型杂质原子的层和含有低浓度n型杂质原子的层。
6.根据权利要求5的n型III族氮化物半导体叠层结构，其中所述含有高浓度n型杂质原子的层与所述含有低浓度n型杂质原子的层交替地并周期性地存在于所述第二n型层中。
7.根据权利要求5或者6的n型III族氮化物半导体叠层结构，其中在所述第二n型层中的所述含有高浓度n型杂质原子的层的浓度低于在所述第一n型层中的所述含有高浓度n型杂质原子的层的浓度。
8.根据权利要求5至7中任何一项的n型III族氮化物半导体叠层结构，其中在所述第二n型层中的所述含有低浓度n型杂质原子的层的浓度低于在所述第一n型层中的所述含有低浓度n型杂质原子的层的浓度。
9.根据权利要求5至8中任何一项的n型III族氮化物半导体叠层结构，其中在所述第二n型层中的所述含有高浓度n型杂质原子的层的厚度(thd)与所述含有低浓度n型杂质原子的层的厚度(tld)的比率(thd/tld)小于在所述第一n型层中的所述含有高浓度n型杂质原子的层的厚度与所述含有低浓度n型杂质原子的层的厚度的比率。
10.根据权利要求5至9中任何一项的n型III族氮化物半导体叠层结构，其中在所述第二n型层中的所述含有高浓度n型杂质原子的层的厚度小于在所述第一n型层中的所述含有高浓度n型杂质原子的层的厚度。
11.根据权利要求5至10中任何一项的n型III族氮化物半导体叠层结构，其中在所述第二n型层中的所述含有低浓度n型杂质原子的层的厚度小于在所述第一n型层中的所述含有低浓度n型杂质原子的层的厚度。
12.根据权利要求5至11中任何一项的n型III族氮化物半导体叠层结构，其中在所述第二n型层中的所述含有高浓度n型杂质原子的层和所述含有低浓度n型杂质原子的层具有0.5至500nm的厚度。
13.根据权利要求5至12中任何一项的n型III族氮化物半导体叠层结构，其中，在所述第二n型层中，所述含有低浓度n型杂质原子的层的厚度等于或者大于所述含有高浓度n型杂质原子的层的厚度。
14.根据权利要求6至13中任何一项的n型III族氮化物半导体叠层结构，其中，在所述第二n型层中，所述含有高浓度n型杂质原子的层和所述含有低浓度n型杂质原子的层具有2至20的循环周期数。
15.根据权利要求5至14中任何一项的n型III族氮化物半导体叠层结构，其中，在所述第二n型层中，所述含有低浓度n型杂质原子的层没有被故意用n型杂质原子掺杂。
16.根据权利要求1至15中任何一项的n型III族氮化物半导体叠层结构，其中，所述第二n型层的厚度为0.01至0.5μm。
17.根据权利要求1至16中任何一项的n型III族氮化物半导体叠层结构，其中在所述第二n型层中的n型杂质原子的平均浓度不大于在所述第一n型层中的n型杂质原子的平均浓度的1/2。
18.根据权利要求1至17中任何一项的n型III族氮化物半导体叠层结构，其中包含在所述第一n型层和/或所述第二n型层中的所述n型杂质原子是选自硅(Si)、锗(Ge)、硫(S)、硒(Se)、锡(Sn)以及碲(Te)中的任何一种或者两种或更多种的组合。
19.根据权利要求18的n型III族氮化物半导体叠层结构，其中所述n型杂质原子是选自硅(Si)、锗(Ge)以及锡(Sn)中的任何一种或者两种或更多种的组合。
20.一种III族氮化物半导体发光器件，在衬底上具有包括III族氮化物半导体的发光层，并在所述衬底与所述发光层之间具有根据权利要求1至19中任何一项的n型III族氮化物半导体叠层结构。
21.一种灯，包括根据权利要求20的III族氮化物半导体发光器件。
22.一种灯，包括根据权利要求20的III族氮化物半导体发光器件以及荧光材料。
23.一种电子设备，包括根据权利要求21或者22的灯。
24.一种机器，包括根据权利要求23的电子设备。
25.一种玩具，包括根据权利要求23的电子设备。
CNB2005800308702A 2004-09-14 2005-09-13 N型ⅲ族氮化物半导体叠层结构 Active CN100547814C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP267294/2004 2004-09-14
JP2004267294 2004-09-14
US60/611,285 2004-09-21

Publications (2)

Publication Number Publication Date
CN101019243A true CN101019243A (zh) 2007-08-15
CN100547814C CN100547814C (zh) 2009-10-07

Family

ID=38177604

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800308702A Active CN100547814C (zh) 2004-09-14 2005-09-13 N型ⅲ族氮化物半导体叠层结构

Country Status (7)

Country Link
US (1) US7612363B2 (zh)
JP (1) JP2006114886A (zh)
KR (1) KR100902576B1 (zh)
CN (1) CN100547814C (zh)
DE (1) DE112005002133T5 (zh)
TW (1) TWI285444B (zh)
WO (1) WO2006030950A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112310251A (zh) * 2020-09-23 2021-02-02 华灿光电(苏州）有限公司 微型发光二极管外延片的生长方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007148802A1 (ja) * 2006-06-22 2007-12-27 Fujikura Ltd. 酸化亜鉛系半導体結晶の製造方法
JP4714712B2 (ja) 2007-07-04 2011-06-29 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2009081379A (ja) 2007-09-27 2009-04-16 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
JP2009130364A (ja) * 2007-11-23 2009-06-11 Samsung Electro-Mechanics Co Ltd 窒化物半導体発光素子及びその製造方法
CN102124574B (zh) 2008-06-16 2013-07-17 丰田合成株式会社 半导体发光元件、其电极及制造方法以及灯
TWI398966B (zh) * 2009-06-08 2013-06-11 Epistar Corp 發光元件及其製造方法
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
US8604461B2 (en) 2009-12-16 2013-12-10 Cree, Inc. Semiconductor device structures with modulated doping and related methods
US8536615B1 (en) 2009-12-16 2013-09-17 Cree, Inc. Semiconductor device structures with modulated and delta doping and related methods
TWI649895B (zh) * 2010-04-30 2019-02-01 美國波士頓大學信託會 具能帶結構位變動之高效率紫外光發光二極體
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
JP5023230B1 (ja) * 2011-05-16 2012-09-12 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
US8525194B2 (en) 2011-05-16 2013-09-03 Kabushiki Kaisha Toshiba Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
JP5885942B2 (ja) * 2011-05-30 2016-03-16 シャープ株式会社 窒化物半導体発光素子およびその製造方法
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US9165766B2 (en) * 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
WO2013155108A1 (en) 2012-04-09 2013-10-17 Transphorm Inc. N-polar iii-nitride transistors
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
JP6124740B2 (ja) * 2013-08-30 2017-05-10 シャープ株式会社 窒化物半導体発光素子の製造方法、窒化物半導体発光素子および窒化物半導体発光素子用下地基板
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US11322599B2 (en) 2016-01-15 2022-05-03 Transphorm Technology, Inc. Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
US10224401B2 (en) 2016-05-31 2019-03-05 Transphorm Inc. III-nitride devices including a graded depleting layer
US10403794B2 (en) 2017-03-30 2019-09-03 Epistar Corporation Semiconductor device
KR102162075B1 (ko) 2018-12-14 2020-10-06 이창현 대형 실린더의 조립장치
KR20210153243A (ko) 2020-06-10 2021-12-17 박문석 P,n 반도체 방식 압전소자의 n형 반도체 제조를 위한 혼합조성물

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3374737B2 (ja) * 1997-01-09 2003-02-10 日亜化学工業株式会社 窒化物半導体素子
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6100586A (en) * 1997-05-23 2000-08-08 Agilent Technologies, Inc. Low voltage-drop electrical contact for gallium (aluminum, indium) nitride
JP3488597B2 (ja) * 1997-07-14 2004-01-19 株式会社東芝 窒化ガリウム系化合物半導体装置
WO1999005728A1 (en) 1997-07-25 1999-02-04 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP3966954B2 (ja) * 1997-09-01 2007-08-29 東芝電子エンジニアリング株式会社 照明装置、読み取り装置、投影装置、浄化装置、および表示装置
JP4043087B2 (ja) * 1998-01-23 2008-02-06 日亜化学工業株式会社 窒化物半導体素子の製造方法及び窒化物半導体素子
US7193246B1 (en) 1998-03-12 2007-03-20 Nichia Corporation Nitride semiconductor device
JP3680558B2 (ja) * 1998-05-25 2005-08-10 日亜化学工業株式会社 窒化物半導体素子
US6107649A (en) * 1998-06-10 2000-08-22 Rutgers, The State University Field-controlled high-power semiconductor devices
JP2000031591A (ja) * 1998-07-08 2000-01-28 Toshiba Corp 半導体発光素子
JP3063756B1 (ja) * 1998-10-06 2000-07-12 日亜化学工業株式会社 窒化物半導体素子
JP4815732B2 (ja) * 1998-12-08 2011-11-16 日亜化学工業株式会社 窒化物半導体素子
JP2000236142A (ja) 1998-12-15 2000-08-29 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
JP2000244070A (ja) * 1999-02-19 2000-09-08 Sony Corp 半導体装置および半導体発光素子
US6838705B1 (en) * 1999-03-29 2005-01-04 Nichia Corporation Nitride semiconductor device
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP2002244072A (ja) 2001-02-19 2002-08-28 Nec Corp レーザ加工装置
JP3811624B2 (ja) * 2001-04-27 2006-08-23 松下電器産業株式会社 半導体装置
JP4734786B2 (ja) 2001-07-04 2011-07-27 日亜化学工業株式会社 窒化ガリウム系化合物半導体基板、及びその製造方法
US20030015708A1 (en) * 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
JP2003163418A (ja) 2001-11-29 2003-06-06 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体レーザ
JP2003218469A (ja) 2002-01-22 2003-07-31 Toshiba Corp 窒化物系半導体レーザ装置
JP4214768B2 (ja) * 2002-11-29 2009-01-28 日亜化学工業株式会社 窒化物蛍光体及びそれを用いた発光装置
JP4122880B2 (ja) * 2002-07-24 2008-07-23 住友電気工業株式会社 縦型接合型電界効果トランジスタ
US6927412B2 (en) * 2002-11-21 2005-08-09 Ricoh Company, Ltd. Semiconductor light emitter
KR100476567B1 (ko) * 2003-09-26 2005-03-17 삼성전기주식회사 질화물 반도체 소자
US7084441B2 (en) * 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US7456445B2 (en) * 2004-05-24 2008-11-25 Showa Denko K.K. Group III nitride semiconductor light emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112310251A (zh) * 2020-09-23 2021-02-02 华灿光电(苏州）有限公司 微型发光二极管外延片的生长方法

Also Published As

Publication number Publication date
DE112005002133T5 (de) 2007-08-02
WO2006030950A1 (en) 2006-03-23
CN100547814C (zh) 2009-10-07
US7612363B2 (en) 2009-11-03
US20080093621A1 (en) 2008-04-24
JP2006114886A (ja) 2006-04-27
TW200618353A (en) 2006-06-01
TWI285444B (en) 2007-08-11
KR100902576B1 (ko) 2009-06-11
KR20070043035A (ko) 2007-04-24

Similar Documents

Publication Publication Date Title
CN100547814C (zh) N型ⅲ族氮化物半导体叠层结构
CN1249820C (zh) 氮化物半导体器件及其制造方法
TWI413279B (zh) Iii族氮化物半導體發光元件及其製造方法、以及燈
CN101626058B (zh) Ⅲ族氮化物类半导体发光元件及外延晶圆
US7646027B2 (en) Group III nitride semiconductor stacked structure
JP2008182284A (ja) 窒化物半導体の発光素子及びその製造方法
JP2006510234A5 (zh)
US7855386B2 (en) N-type group III nitride semiconductor layered structure
US9318645B2 (en) Nitride semiconductor light-emitting element
US8049227B2 (en) Group III nitride semiconductor light emitting device, method for producing the same, and lamp thereof
CN103996769A (zh) Led外延层结构、生长方法及具有该结构的led芯片
CN1864277A (zh) 氮化物半导体；使用该半导体的发光器件,发光二极管,激光器件和灯；及其制造方法
CN104916748A (zh) 光半导体元件
JP2008218740A (ja) 窒化ガリウム系化合物半導体発光素子の製造方法
US20120241753A1 (en) Semiconductor device and method for manufacturing same
JP4781028B2 (ja) Ｉｉｉ族窒化物半導体積層体及びｉｉｉ族窒化物半導体発光素子の製造方法
US6831304B2 (en) P-n junction type boron phosphide-based semiconductor light-emitting device and production method thereof
JP2008226868A (ja) Ｉｉｉ族窒化物化合物半導体積層構造体
JP2008135463A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2007288052A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
CN108598235B (zh) GaN基LED结构及其制备方法
CN107919422A (zh) 背光显示屏用发光二极管及其制备方法
JP4156873B2 (ja) エピタキシャルウエハの製造方法
JP2006049848A (ja) ｎ型ＩＩＩ族窒化物半導体積層構造体
JP2006019713A (ja) Ｉｉｉ族窒化物半導体発光素子およびそれを用いたｌｅｄ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: TOYODA GOSEI CO., LTD.

Free format text: FORMER OWNER: SHOWA DENKO K.K.

Effective date: 20130125

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130125

Address after: Aichi

Patentee after: Toyoda Gosei Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Showa Denko K. K.