CN101015043A - 选择性蚀刻方法 - Google Patents

选择性蚀刻方法 Download PDF

Info

Publication number
CN101015043A
CN101015043A CNA2005800303484A CN200580030348A CN101015043A CN 101015043 A CN101015043 A CN 101015043A CN A2005800303484 A CNA2005800303484 A CN A2005800303484A CN 200580030348 A CN200580030348 A CN 200580030348A CN 101015043 A CN101015043 A CN 101015043A
Authority
CN
China
Prior art keywords
acid
silicon
base material
liquid
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800303484A
Other languages
English (en)
Other versions
CN101015043B (zh
Inventor
G·瓦格纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research AG
Original Assignee
SEZ AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SEZ AG filed Critical SEZ AG
Publication of CN101015043A publication Critical patent/CN101015043A/zh
Application granted granted Critical
Publication of CN101015043B publication Critical patent/CN101015043B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063Electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种选择性蚀刻基材上的第一材料的方法,该方法对第二材料具有高选择性,该方法通过将液体蚀刻剂以足够快的流动流过基材表面以产生平行于该基材表面的最小平均速度v,其中所述第一材料选自基于至少两种不同化学元素的具有半导体性能的材料。

Description

选择性蚀刻方法
本发明涉及选择性蚀刻基材之上的第一材料的方法,该方法对第二材料具有高选择性。
这种选择性蚀刻可以用于半导体元件制造方法或半导体基材制造方法。因此所述基材可以是半导体晶片。
该方法可以用于诸如应变硅的薄单晶半导体层的成功的整合。SiGe的薄层可以用作应变硅外延生长的基材。由于Ge的原子比Si更大,因此SiGe合金的晶格常数可以通过Ge含量来调整。对于使用SiGe作为生长应变硅的基材来说,典型的Ge含量为20-30原子%。之后SiGe被移除,由此扮演了牺牲层的角色。剩余的应变硅具有增强的电子特性,其中电子和空穴流动更快,导致晶体管性能增加20-30%。应变硅也用于与绝缘体上硅(Silicon-On-Insulator)(SOI)技术的结合,由此形成应变-SOI(Strained-SOI)。基于SOI的晶片是使用了在单晶硅表面下的薄绝缘体(通常为氧化硅),由此允许具有较少电气损失的较高速度。
该方法描述于US6603156,内容如下:SOI结构及其制造方法,其中应变硅层直接置于绝缘体之上,与对于将应变硅直接置于应变-诱导(例如SiGe)层的现有需求相反。一般来说,该方法需要在应变-诱导层上形成硅层以形成多层结构,其中该应变-诱导层具有与硅不同的晶格常数,使得该硅层由于与应变-诱导层的晶格错位而被应变。该多层的结构随后结合于基材,使得绝缘体在该应变硅层和该基材之间,并且使得该应变硅层直接接触该绝缘体。该应变-诱导层随后被移除,以暴露该应变硅层的表面和产生包含基材、基材上的绝缘体、和绝缘体上应变硅层的绝缘体上应变硅的结构。因此,该方法产生了绝缘体上应变硅(SSOI)的结构,其中硅层中的应变由该SOI结构所维持。在此所公开的用于完全移除该SiGe基材的方法是通过选择性的化学蚀刻法,诸如HHA(过氧化氢、氢氟酸、乙酸)蚀刻,其蚀刻该SiGe基材。
SiGe的典型层厚为100nm,且应变硅的典型层厚为20nm。该牺牲性的SiGe层通常通过湿法化学蚀刻来移除。优选具有高选择性的蚀刻,由此保持该应变硅损失尽可能低。
如在G.Chang,T.Carns,S.Rhee,K.Wang,J.Electrochem.Soc.,Vol.138,No.1,202-4中所述的那样,SiGe的湿法蚀刻剂通常包含诸如H2O2或HNO3的氧化剂、和诸如HF或NH4OH的硅配位剂。为了获得更高的选择性,用水稀释蚀刻剂,或者加入诸如乙酸或磷酸的缓和剂。已采取了高效果来增加蚀刻速度和蚀刻SiGe时对Si或应变Si的选择性。用于增加这种选择性的所推荐的方法包括加入诸如乙酸的缓和剂。
本发明的目的是提供一种方法,该方法用于蚀刻基材上的、基于至少两种不同化学元素(例如SiGe)的具有半导体性能的第一材料,该方法对于第二材料(例如硅(例如块硅(bulk silicon)、多晶硅、应变硅))或金属硅化物(例如硅化镍、硅化钴、硅化铂)具有高选择性。换句话说,所述第一材料应被有效地从所述第二材料中移除,且不会显著影响所述第二材料。由此,是否所述第一材料置于所述第二材料上或者所述第二材料置于所述第一材料上,并不产生任何差异。例如硅可被置于SiGe上以获得应变硅。
本发明的另一目的是提供对抗所有其它材料的选择性,特别是对于诸如热生产的氧化硅(热氧化物缩写为THOX)和氮化硅的绝缘材料。
本发明通过提供选择性蚀刻方法来达到这些目的,该方法包括:
在基材上提供选自组A的第一材料,所述组A包括基于至少两种不同化学元素的具有半导体性能的材料,
在基材上提供选自组B的第二材料,
通过液体蚀刻剂,以对所述第二材料具有至少15∶1的选择性,选择性地蚀刻所述第一材料,其中液体蚀刻剂以足够快的流动流过该基材表面以产生平行于该基材表面的最小值0.1m/s的平均速度v。优选的速度v为大于0.5m/s。
该第一材料与第二材料在化学组成或晶体结构或者二者上均不相同。
该最小的速度可以如下用封闭的流动来产生:
提供实质上平行于基材(晶片)的平板,并且由此在所述基材和所述平板之间产生间距为d的间隔,
将所述液体蚀刻剂引入该间隔中,使得该基材表面(面对该平板)和该平板表面(面对该基材)均被润湿,
以速度v将所述液体蚀刻剂引入该间隔中。
对于该间隔的给定的横截面积(a),可以选择必须的体积流量(volume flow)(Q)来达到该最小速度。例如0.2m的基材直径(例如200nm晶片)和间距d=1mm导致2E-5m3/s(=1.21/m)的最小体积流量。
用于产生通过该晶片的最小速度的流量的另一可能性是,以最小速度的自由束将该蚀刻剂分配在基材之上。这是因为,作为自由束被分配的液体被导引为平行于该基材表面的方向,实质上速度没有任何的降低。以速度v0作为从喷嘴中喷出的自由束被分配的液体,依据下列等式,根据是否液体由上方或由下方分配到基材表面而被进一步加速或减速,其中va为接触晶片时该液体的速度。
由上方分配的液体:
va2=v02+2gl
由下方分配的液体:
va2=v02-2gl
va…接触晶片时该液体的速度
v0…离开该分配喷嘴时该液体的速度
g…重力加速度
l…喷嘴与基材表面之间的高度差。
以自由束被分配到基材上的液体,当流过基材表面时具有喷射状态的流量。这时通过大于1的Froude数来描述(Fr=v2/(g*h);其中v为该液体流过基材的速度,g为重力加速度,且h为流过基材的液体膜的高度)。
已发现,现对于基材被浸渍在蚀刻液体中的公知选择性蚀刻方法,可以通过利用本发明的方法显著增强蚀刻法的选择性。不受任何理论限制,应相信的是,通过高速度显著增加选择性的原因是非常薄的扩散层和/或通过将产物自反应发生处移除的反应产物快速的运送。
在优选的实施方式中,该液体以连续流动方式被分配到基材上并且在该基材表面上延展。这种连续的流动可以通过将所述液体以自由束方式分配的介质喷嘴来实现。
另一实施方式使用了一种方法,其中液体流的冲击点按时间顺序移动通过该基材表面。该冲击点将限定为该基材表面与该液体的自由束的轴之间的交叉点。如果该基材被旋转并且该液体通过介质臂上的喷嘴来分配时,所述冲击点将会通过该基材移动介质臂而被移动。这种冲击点的移动导致更好的均匀性。
虽然该速度并非主要取决于该体积流量,但是最小的流量对于均匀地覆盖基材是有帮助的,当液体被分配于其上时。优选至少0.051/min(特别是至少0.51/min)的体积流量。
旋转所述基材同时暴露于所述液体蚀刻剂有助于保持该基材之上该液体必须的最小速度。如果该液体滴落在基材上时,这点可能是必须的。旋转该基材的另一优点是将该液体由该基材甩出去。由此,该液体可以通过周围的碗状物被收集并再利用。优选地,以大于50转每分钟(rpm)、特别是大于300rpm的旋转速度旋转该基材。这样有助于进一步增加该蚀刻方法的选择性。
在优选的方法中,上述组A包括基于至少两种不同化学元素的具有半导体性能的材料,其中至少一种所述元素选自金属和/或半金属(例如B、Si、Ge、As、Se、Sb、Te、Bi、Po),且另一种所述元素选自半金属。这类材料例如为具有不同锗含量的锗化硅(SiGe)、硅化锡(SnSi)、硅化钛(Ti2Si)、硅化镍、硅化钴、硅化铂或其它上述材料。
组B优选地包括具有半导体性能的材料,诸如硅(例如块硅、多晶硅、应变硅、绝缘体上硅、绝缘体上应变硅)、或硅化物(例如硅化锡(SnSi)、硅化钛(Ti2Si)、硅化镍、硅化钴、硅化铂或其它材料)。依据本发明的方法特别适用于对硅选择性地蚀刻第一材料,特别是当使用包含氧化剂和氟化物离子的液体蚀刻剂时。
在一种本发明的实施方式中,第一材料用作用于生长所述第二材料的基材(例如,作为用于生长应变硅的应变-诱导层)。任选地,所述第一材料用作被选择地从所述第二材料中移除的牺牲层。
本发明的仍另一优选实施方式使用了液体蚀刻剂,该液体蚀刻剂组成为:
●含氟化合物,诸如氢氟酸(HF)、氟化铵(NH4F)、二氟化氢铵(NH4HF2)、氟硼酸(H2BO2F)、氟磺酸(HSO3F);
●氧化剂,诸如硝酸(HNO3)、亚硝酸(HNO2)、过氧化氢(H2O2)、臭氧(O3)、高氯酸(HC1O4)、过羧酸(例如过乙酸、过丙酸);
●任选地,一种或多种允许控制扩散层、该混合物的表面张力、或该晶片表面的可湿性的添加剂,诸如含氧无机酸(例如磷酸(H3PO4)、硫酸(H2SO4))、羧酸(例如乙酸、丙酸)、二羧酸(例如草酸、丙二酸)、芳族羧酸(例如苯甲酸(bencoicacid))、羟基羧酸(例如酒石酸、柠檬酸)、过羧酸(例如过乙酸、过丙酸)、羧酸酯(例如乙酸乙酯)、过羧酸酯(例如过乙酸乙酯)、羧酰胺化合物(例如二甲基乙酰胺)、或偶极溶剂(例如二甲基亚砜、N-甲基-吡咯烷酮)。
本发明的更详细的内容和优点可由优选实施方式的图示和详细描述而得以实现。
图1显示了本发明方法所施用的基材的示意图,其中图1A显示了初始的晶片,图1B显示了晶片被切开之后的晶片(例如通过SmartCut),且图1C显示了选择性移除SiGe层之后的晶片。
图2和3显示了对于比较不同方法的不同材料的蚀刻速度图表。
该方法的优选实施方式应被描述用于选择性地从绝缘体上应变硅中移除SiGe。图1显示了制造绝缘体上应变硅晶片期间基材的示意图。SiGe 2在块硅1上被制造,且Si被沉积在SiGe 2上,由此在SiGe 2上形成应变硅3的层。包含材料1、2和3的晶片与另一在块硅5上含有热氧化硅4的晶片结合。结合之后,将块硅1分离。在US6225192中公开了一种常用的方法:包括在SiGe 2内部引入氢离子6的分离。这种氢离子在应变硅层在SiGe上形成之前已被注入SiGe中。在将两个晶片结合在一起之后,通过热处理方法将该晶片在SiGe内部注入氢的层切割,留下在应变硅3上具有暴露的SiGe 2层的晶片(图1B)。
依据本发明的方法随后用于从应变硅3中选择性地移除SiGe 2,导致具有暴露的硅层的晶片(此时为应变硅层3),如图1C中所示。
以进行了各种研究来比较使用不同蚀刻技术的不同材料的蚀刻速度。图2显示了不同材料的蚀刻速度的图表,其为SiGe1和应变硅2。比较了不同的方法,将该基材浸渍在蚀刻槽中,并且在旋转的处理器中以连续流动方式(自由束)将该蚀刻剂分配在旋转的晶片上(500和1200rpm)。该蚀刻剂为包含HF(8.2mol/l)、H2O2(2.9mol/l)、和丙酸(4.5mol/l)的水性组合物。该使用采用的温度为25℃。
如图2的图表中所示,当使用高角速度时,应变硅的蚀刻速度降低。然而,SiGe的蚀刻速度只是降低了1.05倍,应变硅的蚀刻速度降低了3.5倍。因此,SiGe对于应变硅的蚀刻选择性由49∶1增加到165∶1。当保持温度和蚀刻剂组成不变时,该3.4倍的选择性的增加是不寻常的。
在优选的实施方式中,在40℃下使用HF(2.7mol/l)、H2O2(3.9mol/l)、和乙酸(7.4mol/l)的混合物。
图3中图表显示当使用通过旋转的基材的高流速(1200rpm)时,SiGe和应变硅的蚀刻速度降低。SiGe对于应变硅的蚀刻选择性由12∶1(浸渍在蚀刻槽中)增加到128∶1(在旋转的处理中使用通过基材的高流速)。

Claims (11)

1、一种选择性蚀刻方法,包括:
-在基材上提供选自组A的第一材料,所述组A包括基于至少两种不同化学元素的具有半导体性能的材料,
-在基材上提供选自组B的第二材料,
-通过液体蚀刻剂,以对所述第二材料具有至少15∶1的选择性,选择性地蚀刻所述第一材料,其中液体蚀刻剂以足够快的流动流过该基材表面以产生平行于该基材表面的最小值0.1m/s的平均速度v。
2、权利要求1的方法,其中所述液体以连续流动方式分配在基材上,并且在该基材表面上延展。
3、权利要求2的方法,其中该液体流的冲击点按时间顺序移动通过该基材表面。
4、权利要求2的方法,其中所述液体以至少0.05l/min(特别是至少0.5l/min)的体积流量分配。
5、权利要求1的方法,其中将所述基材旋转同时暴露于所述液体蚀刻剂。
6、权利要求1的方法,其中所述组A包括基于至少两种不同化学元素的具有半导体性能的材料,其中至少一种所述元素选自金属和/或半金属,且另一种所述元素选自半金属。
7、权利要求1的方法,其中组B包括具有半导体性能的材料,诸如硅(例如块硅、多晶硅、应变硅、绝缘体上硅、绝缘体上应变硅)、或硅化物(例如硅化锡(SnSi)、硅化钛(Ti2Si)、硅化镍、硅化钴、硅化铂或其它材料)。
8、权利要求1的方法,其中所述第一材料用作生长所述第二材料的基材。
9、权利要求1的方法,其中所述第一材料用作将要从所述第二材料中选择性移除的牺牲层。
10、权利要求1的方法,其中所述液体蚀刻剂包括:
-含氟化合物,诸如氢氟酸(HF)、氟化铵(NH4F)、二氟化氢铵(NH4HF2)、氟硼酸(H2BO2F)、氟磺酸(HSO3F);
-氧化剂,诸如硝酸(HNO3)、亚硝酸(HNOX)、过氧化氢(H2O2)、臭氧(O3)、高氯酸(HClO4)、过羧酸(例如过乙酸、过丙酸)。
11、权利要求10的方法,其中所述液体蚀刻剂进一步包含一种或多种允许控制扩散层、该混合物的表面张力、或该晶片表面的可湿性的添加剂,该添加剂选自含氧无机酸(例如磷酸(H3PO4)、硫酸(H2SO4))、羧酸(例如乙酸、丙酸)、二羧酸(例如草酸、丙二酸)、芳族羧酸(例如苯甲酸)、羟基羧酸(例如酒石酸、柠檬酸)、过羧酸(例如过乙酸、过丙酸)、羧酸酯(例如乙酸乙酯)、过羧酸酯(例如过乙酸乙酯)、羧酰胺化合物(例如二甲基乙酰胺)、或偶极溶剂(例如二甲基亚砜、N-甲基-吡咯烷酮)。
CN2005800303484A 2004-09-09 2005-09-01 选择性蚀刻方法 Expired - Fee Related CN101015043B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ATA1506/2004 2004-09-09
AT15062004 2004-09-09
PCT/EP2005/054291 WO2006027332A1 (en) 2004-09-09 2005-09-01 Method for selective etching

Publications (2)

Publication Number Publication Date
CN101015043A true CN101015043A (zh) 2007-08-08
CN101015043B CN101015043B (zh) 2010-10-13

Family

ID=35429199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800303484A Expired - Fee Related CN101015043B (zh) 2004-09-09 2005-09-01 选择性蚀刻方法

Country Status (7)

Country Link
US (1) US8796157B2 (zh)
EP (1) EP1836725A1 (zh)
JP (1) JP2008512862A (zh)
KR (1) KR20070057161A (zh)
CN (1) CN101015043B (zh)
TW (1) TWI283442B (zh)
WO (1) WO2006027332A1 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102138214A (zh) * 2008-09-01 2011-07-27 默克专利股份有限公司 借助蚀刻的薄层太阳能电池组件的边缘去除
CN105304485A (zh) * 2010-10-06 2016-02-03 安格斯公司 选择性蚀刻金属氮化物的组合物及方法
CN105914578A (zh) * 2016-06-28 2016-08-31 杭州华锦电子有限公司 激光多极管封装底座的制备方法
CN105914577A (zh) * 2016-06-28 2016-08-31 杭州华锦电子有限公司 激光多极管封装底座的刻蚀方法
CN106186714A (zh) * 2016-07-15 2016-12-07 天津美泰真空技术有限公司 一种抑制tft液晶显示屏减薄后凹点的蚀刻液
CN108342734A (zh) * 2017-01-23 2018-07-31 东友精细化工有限公司 蚀刻液组合物、显示装置用阵列基板的制法及阵列基板
CN109072077A (zh) * 2016-03-30 2018-12-21 东京毅力科创株式会社 胶体二氧化硅生长抑制剂以及相关的方法和系统
CN109423291A (zh) * 2017-08-25 2019-03-05 弗萨姆材料美国有限责任公司 在制造半导体器件过程中从硅-锗/硅叠层中选择性地去除硅-锗合金的蚀刻溶液
CN110240907A (zh) * 2018-03-09 2019-09-17 弗萨姆材料美国有限责任公司 用于在半导体器件制造期间从硅-锗/锗叠层选择性除去硅-锗合金的蚀刻溶液
CN111019659A (zh) * 2019-12-06 2020-04-17 湖北兴福电子材料有限公司 一种选择性硅蚀刻液
CN111164183A (zh) * 2017-09-29 2020-05-15 弗萨姆材料美国有限责任公司 用于在半导体器件制造过程中从硅-锗/硅堆叠同时去除硅和硅-锗合金的蚀刻溶液
US10916440B2 (en) 2016-03-30 2021-02-09 Tokyo Electron Limited Process and apparatus for processing a nitride structure without silica deposition
CN114902386A (zh) * 2019-10-18 2022-08-12 玛特森技术公司 使用氢氟酸和臭氧气体的选择性刻蚀工艺

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923424B2 (en) * 2005-02-14 2011-04-12 Advanced Process Technologies, Llc Semiconductor cleaning using superacids
US7371333B2 (en) * 2005-06-07 2008-05-13 Micron Technology, Inc. Methods of etching nickel silicide and cobalt silicide and methods of forming conductive lines
EP1926132A1 (en) * 2006-11-23 2008-05-28 S.O.I.Tec Silicon on Insulator Technologies Chromium-free etching solution for Si-substrates and SiGe-substrates, method for revealing defects using the etching solution and process for treating Si-substrates and SiGe-substrates using the etching solution
CN102383130B (zh) * 2010-08-27 2014-07-02 比亚迪股份有限公司 一种非晶合金金相组织的观察方法
FR2978605B1 (fr) * 2011-07-28 2015-10-16 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support
US8921209B2 (en) 2012-09-12 2014-12-30 International Business Machines Corporation Defect free strained silicon on insulator (SSOI) substrates
US20150170923A1 (en) * 2013-12-18 2015-06-18 Intermolecular, Inc. Feature Size Reduction in Semiconductor Devices by Selective Wet Etching
US10439062B2 (en) * 2016-09-09 2019-10-08 Infineon Technologies Ag Metallization layers for semiconductor devices and methods of forming thereof
KR20180068591A (ko) * 2016-12-14 2018-06-22 삼성전자주식회사 식각용 조성물 및 이를 이용한 반도체 장치 제조 방법
US10106737B2 (en) 2017-03-22 2018-10-23 Lam Research Ag Liquid mixture and method for selectively wet etching silicon germanium
JP6886042B2 (ja) * 2017-04-11 2021-06-16 インテグリス・インコーポレーテッド シリコンに対してシリコンゲルマニウムを選択的にエッチングするための配合物
CN107056092A (zh) * 2017-05-25 2017-08-18 清华大学 一种制备微痕锥形光纤传感探头的蚀刻液
GB201813368D0 (en) 2018-08-16 2018-10-03 Lam Res Ag Etchant composition
CN109609129B (zh) * 2018-11-28 2021-02-02 湖北兴福电子材料有限公司 一种硅片打毛液
US11518937B2 (en) * 2019-12-25 2022-12-06 Tokyo Ohka Kogyo Co., Ltd. Etching solution and method for manufacturing semiconductor element

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06103687B2 (ja) * 1988-08-12 1994-12-14 大日本スクリーン製造株式会社 回転式表面処理方法および回転式表面処理における処理終点検出方法、ならびに回転式表面処理装置
JPH10270414A (ja) 1997-03-25 1998-10-09 Tera Tec:Kk エッチング方法および装置
AT410043B (de) * 1997-09-30 2003-01-27 Sez Ag Verfahren zum planarisieren von halbleitersubstraten
DE19805525C2 (de) * 1998-02-11 2002-06-13 Sez Semiconduct Equip Zubehoer Verfahren zum Naßätzen von Halbleiterscheiben zum Erzeugen eines definierten Randbereichs durch Unterätzen
TW380284B (en) * 1998-09-09 2000-01-21 Promos Technologies Inc Method for improving etching uniformity during a wet etching process
CA2300453A1 (en) 2000-03-10 2001-09-10 Bruno R. Preiss Strategy for negotiation of telecommunication resources
WO2001099169A2 (en) * 2000-06-22 2001-12-27 Massachusetts Institute Of Technology Etch stop layer system for sige devices
US6603156B2 (en) * 2001-03-31 2003-08-05 International Business Machines Corporation Strained silicon on insulator structures
JP2002336761A (ja) * 2001-05-21 2002-11-26 Dainippon Screen Mfg Co Ltd 基板回転式処理装置
JP3793808B2 (ja) * 2002-05-02 2006-07-05 国立大学法人東京工業大学 電界効果トランジスタの製造方法
US6835667B2 (en) * 2002-06-14 2004-12-28 Fsi International, Inc. Method for etching high-k films in solutions comprising dilute fluoride species
US7476290B2 (en) * 2003-10-30 2009-01-13 Ebara Corporation Substrate processing apparatus and substrate processing method
TWI306625B (en) * 2004-02-11 2009-02-21 Sez Ag Method for selective etching

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102138214A (zh) * 2008-09-01 2011-07-27 默克专利股份有限公司 借助蚀刻的薄层太阳能电池组件的边缘去除
CN105304485B (zh) * 2010-10-06 2019-02-12 恩特格里斯公司 选择性蚀刻金属氮化物的组合物及方法
CN105304485A (zh) * 2010-10-06 2016-02-03 安格斯公司 选择性蚀刻金属氮化物的组合物及方法
CN109072077A (zh) * 2016-03-30 2018-12-21 东京毅力科创株式会社 胶体二氧化硅生长抑制剂以及相关的方法和系统
US10916440B2 (en) 2016-03-30 2021-02-09 Tokyo Electron Limited Process and apparatus for processing a nitride structure without silica deposition
US10763120B2 (en) 2016-03-30 2020-09-01 Tokyo Electron Limited Colloidal silica growth inhibitor and associated method and system
CN105914578B (zh) * 2016-06-28 2018-07-20 杭州华锦电子有限公司 激光多极管封装底座的制备方法
CN105914577B (zh) * 2016-06-28 2019-05-03 杭州华锦电子有限公司 激光多极管封装底座的刻蚀方法
CN105914577A (zh) * 2016-06-28 2016-08-31 杭州华锦电子有限公司 激光多极管封装底座的刻蚀方法
CN105914578A (zh) * 2016-06-28 2016-08-31 杭州华锦电子有限公司 激光多极管封装底座的制备方法
CN106186714A (zh) * 2016-07-15 2016-12-07 天津美泰真空技术有限公司 一种抑制tft液晶显示屏减薄后凹点的蚀刻液
CN108342734A (zh) * 2017-01-23 2018-07-31 东友精细化工有限公司 蚀刻液组合物、显示装置用阵列基板的制法及阵列基板
CN108342734B (zh) * 2017-01-23 2020-05-26 东友精细化工有限公司 蚀刻液组合物、显示装置用阵列基板的制法及阵列基板
US10879076B2 (en) 2017-08-25 2020-12-29 Versum Materials Us, Llc Etching solution for selectively removing silicon-germanium alloy from a silicon-germanium/silicon stack during manufacture of a semiconductor device
CN109423291B (zh) * 2017-08-25 2022-09-30 弗萨姆材料美国有限责任公司 在制造半导体器件过程中从硅-锗/硅叠层中选择性地去除硅-锗合金的蚀刻溶液
CN109423291A (zh) * 2017-08-25 2019-03-05 弗萨姆材料美国有限责任公司 在制造半导体器件过程中从硅-锗/硅叠层中选择性地去除硅-锗合金的蚀刻溶液
CN111164183A (zh) * 2017-09-29 2020-05-15 弗萨姆材料美国有限责任公司 用于在半导体器件制造过程中从硅-锗/硅堆叠同时去除硅和硅-锗合金的蚀刻溶液
CN111164183B (zh) * 2017-09-29 2021-07-20 弗萨姆材料美国有限责任公司 用于在半导体器件制造过程中从硅-锗/硅堆叠同时去除硅和硅-锗合金的蚀刻溶液
CN110240907B (zh) * 2018-03-09 2021-09-17 弗萨姆材料美国有限责任公司 用于在半导体器件制造期间从硅-锗/锗叠层选择性除去硅-锗合金的蚀刻溶液
CN110240907A (zh) * 2018-03-09 2019-09-17 弗萨姆材料美国有限责任公司 用于在半导体器件制造期间从硅-锗/锗叠层选择性除去硅-锗合金的蚀刻溶液
CN114902386A (zh) * 2019-10-18 2022-08-12 玛特森技术公司 使用氢氟酸和臭氧气体的选择性刻蚀工艺
CN114902386B (zh) * 2019-10-18 2023-01-10 玛特森技术公司 使用氢氟酸和臭氧气体的选择性刻蚀工艺
CN111019659A (zh) * 2019-12-06 2020-04-17 湖北兴福电子材料有限公司 一种选择性硅蚀刻液
CN111019659B (zh) * 2019-12-06 2021-06-08 湖北兴福电子材料有限公司 一种选择性硅蚀刻液

Also Published As

Publication number Publication date
KR20070057161A (ko) 2007-06-04
CN101015043B (zh) 2010-10-13
WO2006027332A1 (en) 2006-03-16
TWI283442B (en) 2007-07-01
US20080038932A1 (en) 2008-02-14
US8796157B2 (en) 2014-08-05
EP1836725A1 (en) 2007-09-26
TW200625438A (en) 2006-07-16
JP2008512862A (ja) 2008-04-24

Similar Documents

Publication Publication Date Title
CN101015043B (zh) 选择性蚀刻方法
EP1176633A2 (en) Surface treatment solution for polysilicon film and method of treating the surface of polysilicon film using the same
US7754008B2 (en) Method of forming dislocation-free strained thin films
JP2007335867A (ja) ヘテロ構造内で空孔拡散を制限する方法
JPH02290045A (ja) 非珪素半導体層を絶縁層に形成する方法
JP2009540539A (ja) Siに直角切断を作り出すために適したウェットエッチング、およびその結果得られる構造
JPH08125195A (ja) 薄膜半導体装置の作製方法
CN110494961B (zh) 相对于硅选择性蚀刻硅-锗的调配物
US5518966A (en) Method for wet etching polysilicon
KR20150053212A (ko) 식각 조성물 및 이를 이용한 반도체 소자의 제조방법
JPH05243579A (ja) 半導体装置
US10283355B2 (en) Method for manufacturing poly-silicon layer, thin film transistor, array substrate and display device
JPH118239A (ja) 半導体装置の製造方法
TWI299202B (en) Methods of etching nickel silicide and cobalt silicide and methods of forming conductive lines
JP2801704B2 (ja) 半導体基板の製造方法
Nagasima et al. Local Crystallization of Thermal Oxide Film of Silicon
EP2077576A1 (en) Process for preparing cleaned substrates suitable for epitaxial growth
CN105655398A (zh) 半导体结构及其形成方法
JPH05343363A (ja) ドライエッチング方法
CN112151369A (zh) 半导体结构及其形成方法
JPH0468770B2 (zh)
JPH05206054A (ja) Alコンタクト構造およびその製造方法
CN116053128A (zh) 湿法刻蚀的方法
JPH04102332A (ja) 半導体装置
KR20060037748A (ko) 에피택셜성장을 이용한 반도체소자 제조용 기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101013

Termination date: 20160901