KR20060037748A - 에피택셜성장을 이용한 반도체소자 제조용 기판의 제조 방법 - Google Patents

에피택셜성장을 이용한 반도체소자 제조용 기판의 제조 방법 Download PDF

Info

Publication number
KR20060037748A
KR20060037748A KR1020040086798A KR20040086798A KR20060037748A KR 20060037748 A KR20060037748 A KR 20060037748A KR 1020040086798 A KR1020040086798 A KR 1020040086798A KR 20040086798 A KR20040086798 A KR 20040086798A KR 20060037748 A KR20060037748 A KR 20060037748A
Authority
KR
South Korea
Prior art keywords
silicon
film
manufacturing
semiconductor device
substrate
Prior art date
Application number
KR1020040086798A
Other languages
English (en)
Inventor
고정근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040086798A priority Critical patent/KR20060037748A/ko
Publication of KR20060037748A publication Critical patent/KR20060037748A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 SOI 웨이퍼와 변형 실리콘 웨이퍼의 특성을 조합한 품질이 우수한 반도체소자 제조용 기판 및 그의 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체소자 제조용 기판은 실리콘막, 상기 실리콘막 상의 실리콘산화막, 상기 실리콘산화막 상의 완화된 실리콘게르마늄막, 및 상기 실리콘게르마늄막 상의 변형 실리콘막을 포함하며, SOI 웨이퍼 위에 완화된 실리콘게르마늄막과 변형된 실리콘막을 퇴적하여 변형된 SOI 기판을 제공하므로써, 반도체소자의 이동도를 향상시킴과 동시에 빠른 응답특성 및 빠른 구동속도를 구현할 수 있는 효과가 있다.
SOI, 변형실리콘, 이동도, 응답특성, 실리콘게르마늄막

Description

에피택셜성장을 이용한 반도체소자 제조용 기판의 제조 방법{METHOD FOR FABRICATING SUBSTRATE FOR SEMICONDUCTOR DEVICE USING EPITAXIAL GROWTH}
도 1은 종래기술에 따른 SOI 기판을 도시한 도면,
도 2는 종래기술에 따른 변형 실리콘 기판을 도시한 도면,
도 3은 본 발명의 실시예에 따른 반도체소자 제조용 기판을 도시한 도면,
도 4a 내지 도 4e는 본 발명의 실시예에 따른 반도체소자 제조용 기판의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 제1실리콘막 32 : 제1실리콘산화막
33 : 제2실리콘막 34 : 실리콘게르마늄막
34a : 제2실리콘산화막 35 : 변형 실리콘막
본 발명은 반도체 제조 기술에 관한 것으로, 특히 에피택셜성장을 이용한 반도체 소자 제조용 기판의 제조 방법에 관한 것이다.
일반적으로 반도체소자는 그 기판으로 실리콘웨이퍼를 사용해 왔으나, 최근에 반도체소자가 고집적화되고 빠른 응답 특성을 요구하게 되어 SOI(Silicon On Insulator) 웨이퍼를 사용하려는 시도가 이루어지고 있다.
또한, 일반적인 실리콘웨이퍼에 SiGe층을 형성하여 반도체 소자 제조용 기판으로 제작하는 방법도 제안되었다.
도 1은 종래기술에 따른 SOI 기판을 도시한 도면이다.
도 1을 참조하면, SOI 기판은 제1실리콘막(11), 실리콘산화막(12) 및 제2실리콘막(13)의 순서로 퇴적된 구조를 갖는다. 이때, 실리콘산화막(12)은 매몰 산화막 구조이다.
도 2는 종래기술에 따른 변형 실리콘 기판을 도시한 도면으로서, 변형 실리콘 기판은 실리콘막(21), 실리콘게르마늄 버퍼막(22), 완화된 실리콘게르마늄막(23) 및 변형 실리콘막(24)의 순서로 퇴적된 구조를 갖는다.
도 1 및 도 2에서, SOI 기판은 빠른 응답에 대해 발생하는 열을 쉽게 배출할 수 있는 장점이 있으며, 변형 실리콘 기판은 그 제작법에 있어서 SOI 웨이퍼보다 간편하다는 장점이 있다.
그러나, SOI 기판은 제2실리콘막(13)을 매우 얇은 실리콘막으로 형성하는데 있어어려움이 있으며, 그러한 얇은 실리콘막을 제작하더라도 그 품질이 좋지 못하여 소자의 미세화 및 고집적화하는데 걸림돌로 작용한다.
또한, 변형 실리콘기판은 후속 반도체소자를 제작할 때 진행하는 열처리에 의해 완화된 실리콘게르마늄막(23)에 포함된 게르마늄이온이 벌크 상태인 변형 실리콘막(21) 내부로 확산하는 문제를 해결할 수 없어 고농도의 실리콘게르마늄막을 제작할 수 없다는 단점이 있다. 즉, 변형 실리콘막의 두께와 실리콘게르마늄막내 게르마늄의 농도를 제어하는데 어려움이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, SOI 웨이퍼와 변형 실리콘 웨이퍼의 특성을 조합한 품질이 우수한 반도체소자 제조용 기판 및 그의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자 제조용 기판은 실리콘막, 상기 실리콘막 상의 실리콘산화막, 상기 실리콘산화막 상의 완화된 실리콘게르마늄막, 및 상기 실리콘게르마늄막 상의 변형 실리콘막을 포함하는 것을 특징으로 한다.
그리고, 본 발명의 반도체 소자 제조용 기판의 제조 방법은 제1실리콘막, 제1실리콘산화막 및 제2실리콘막을 순차적으로 퇴적하는 단계, 상기 제2실리콘막 상에 제1실리콘게르마늄막을 형성하는 단계, 상기 제1실리콘게르마늄막을 제2실리콘산화막으로 변환시킴과 동시에 상기 제2실리콘막을 제2실리콘게르마늄막으로 변환 시키는 단계, 상기 제2실리콘산화막을 선택적으로 제거하는 단계, 상기 제2실리콘게르마늄막 상에 변형 실리콘막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 실시예에 따른 반도체소자 제조용 기판을 도시한 도면이다.
도 3에 도시된 바와 같이, 반도체소자 제조용 기판(400)은, 제1실리콘막(31), 제1실리콘산화막(32), 완화실리콘게르마늄막(33a) 및 변형실리콘막(35)의 순서로 퇴적된 구조를 갖는다.
도 3에서, 반도체소자 제조용 기판(400)은 변형된 SOI 기판 구조를 갖는데, 즉 제1실리콘막(31)과 제1실리콘산화막(32)의 퇴적층 위에 소자의 활성영역이 되는 완화실리콘게르마늄막(33a)과 변형실리콘막(35)이 퇴적된 구조를 갖는다.
도 4a 내지 도 4e는 본 발명의 실시예에 따른 반도체소자 제조용 기판의 제조 방법을 도시한 공정 단면도이다.
도 4a에 도시된 바와 같이, 먼저, 제1실리콘막(31), 실리콘산화막(32) 및 제2실리콘막(33)의 순서로 퇴적된 SOI 기판(300)을 준비한다. 여기서, 제2실리콘막(33)은 통상적으로 반도체소자의 활성영역이 형성될 부분이다.
그리고, 실리콘산화막(32)은 공지된 기술에 의해 산소이온주입을 통해 형성한 매몰 실리콘산화막(Buried Silicon oxide)이다.
도 4b에 도시된 바와 같이, 제2실리콘막(33) 상에 제1실리콘게르마늄막(34)을 성장시킨다. 이때, 제1실리콘게르마늄막(34)은 에피택셜 성장법(Epitaxial growth)을 이용하여 성장시키되, RP-CVD(Reduced Pressure-Chemical Vapor Deposition) 장비를 이용하여 Si(1-x)Gex 구조를 갖도록 성장시킨다.
이때, 제1실리콘게르마늄막(34)의 Si(1-x)Gex 구조에서 일반적인 비율로 알려진 Si0.75Ge0.25로 형성하는 것이 바람직하나, x가 0.1보다 큰 비율(x>0.1)을 만족하면 된다. 예컨대, 실리콘 대 게르마늄의 비율은 0.9:0.1∼0.7:0.3 범위가 바람직하다.
그리고, RP-CVD 장비에서 제1실리콘게르마늄막(34)을 성장시킬 때 압력을 30mtorr∼300mtorr 범위로 제어한다.
위와 같이, 제1실리콘게르마늄막(34)을 성장시키면, SOI 기판(300)의 제2실리콘막(33) 위에 제1실리콘게르마늄막(34)이 퇴적된 구조가 된다.
도 4c에 도시된 바와 같이, 제1실리콘게르마늄막(34)이 퇴적된 전체 구조물에 대해 1000℃∼1200℃ 범위의 온도와 건식 산소(Dry O2) 분위기에서 산화 공정을 진행한다.
이와 같은 건식산소 분위기의 산화 공정에 의해 제1실리콘게르마늄막(34)이 산화되어 실리콘산화막(34a)으로 변환되고, 제1실리콘게르마늄막(34) 내 게르마늄 이온이 SOI 기판(300)의 소자 활성영역 역할을 담당하는 제2실리콘막(33)으로 확산하여 제2실리콘막(33)이 제2실리콘게르마늄막(33a)으로 변환된다.
즉, 제1실리콘막(31), 실리콘산화막(32), 제2실리콘게르마늄막(33a), 실리콘산화막(34a)의 순서로 퇴적된 구조로 변환된다.
상기 산화 공정시, 게르마늄 이온은 실리콘산화막을 통과하지 못하기 때문에 실리콘산화막(34a, 32)이 게르마늄 이온의 확산을 방지하는 블록킹 역할을 한다. 따라서, 산화공정시의 산화온도와 산화시간에 따라 실리콘산화막(34a)의 두께가 결정될 수 있으며, 이로 인해 제2실리콘게르마늄막(33a)의 막두께와 게르마늄 이온의 농도를 조절할 수 있다. 예컨대, 실리콘게르마늄막의 농도를 증가시키고 실리콘게르마늄막의 두께를 제어하도록 실리콘산화막의 두께를 증가시키면 된다. 참고로, 게르마늄이온은 실리콘막 내에서는 확산이 가능하다.
위와 같이, 산화공정을 통해 형성한 제2실리콘게르마늄막(33a)은 '완화된 실리콘게르마늄막(Relaxed SiGe, 33a)'이라고 약칭한다.
도 4d에 도시된 바와 같이, 실리콘산화막(34a)을 선택적으로 제거한다. 이때, 실리콘산화막(34a)은 잘 알려진 바와 같이, 불산(HF) 용액을 이용하여 제거한다.
도 4e에 도시된 바와 같이, 실리콘산화막 제거후 노출된 완화된 실리콘게르마늄막(33a) 상에 변형 실리콘막(35)을 증착하여 최종적으로 소자제조를 위한 소자제조용 기판(400)을 완성한다. 이때, 변형 실리콘막(35)은 RP-CVD(Reduced Pressure-Chemical Vapor Deposition) 장비를 이용하여 증착하며, 소스가스로는 DCS를 사용하고, 증착온도는 800℃∼1000℃ 범위이다.
결과적으로, 소자제조용 기판(400)은 제1실리콘막(31), 실리콘산화막(32), 완화된 실리콘게르마늄막(33a) 및 변형실리콘막(35)의 순서로 퇴적되는 구조를 갖는다.
위와 같이, 본 발명의 소자제조용 기판(400)는 기본적으로 SOI 구조위에 변형된 실리콘막을 증착하는 구조를 가지므로, 변형된 SOI 웨이퍼가 된다.
상술한 것처럼, 변형실리콘막(35)을 포함하는 소자제조용 기판(400) 상에 게이트절연막을 형성하는 등 반도체소자 제조 공정을 진행한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 SOI 웨이퍼 위에 완화된 실리콘게르마늄막과 변형된 실리콘막을 퇴적하여 변형된 SOI 기판을 제공하므로써, 반도체소자의 이동도를 향상시킴과 동시에 빠른 응답특성 및 빠른 구동속도를 구현할 수 있는 효과가 있다.

Claims (12)

  1. 실리콘막;
    상기 실리콘막 상의 실리콘산화막;
    상기 실리콘산화막 상의 완화된 실리콘게르마늄막; 및
    상기 실리콘게르마늄막 상의 변형 실리콘막
    을 포함하는 반도체 소자 제조용 기판.
  2. 제1항에 있어서,
    상기 완화된 실리콘게르마늄막은,
    실리콘막에 게르마늄 이온을 확산시킨 것임을 특징으로 하는 반도체 소자 제조용 기판.
  3. 제1실리콘막, 제1실리콘산화막 및 제2실리콘막을 순차적으로 퇴적하는 단계;
    상기 제2실리콘막 상에 제1실리콘게르마늄막을 형성하는 단계;
    상기 제1실리콘게르마늄막을 제2실리콘산화막으로 변환시킴과 동시에 상기 제2실리콘막을 완화된 제2실리콘게르마늄막으로 변환시키는 단계;
    상기 제2실리콘산화막을 선택적으로 제거하는 단계; 및
    상기 완화된 제2실리콘게르마늄막 상에 변형 실리콘막을 형성하는 단계
    를 포함하는 반도체소자 제조용 기판의 제조 방법.
  4. 제3항에 있어서,
    상기 제2실리콘막을 완화된 제2실리콘게르마늄막으로 변환시키는 단계는,
    산화 공정으로 진행하는 것을 특징으로 하는 반도체소자 제조용 기판의 제조 방법.
  5. 제4항에 있어서,
    상기 산화 공정은 건식의 산소분위기에서 진행하는 것을 특징으로 하는 반도체소자 제조용 기판의 제조 방법.
  6. 제5항에 있어서,
    상기 산화 공정은, 1000℃∼1200℃ 범위의 온도에서 진행하는 것을 특징으로 하는 반도체소자 제조용 기판의 제조 방법.
  7. 제3항에 있어서,
    상기 제1실리콘게르마늄막을 형성하는 단계는,
    에피택셜 성장법을 이용하는 것을 특징으로 하는 반도체소자 제조용 기판의 제조 방법.
  8. 제7항에 있어서,
    상기 에피택셜 성장법은 RP-CVD 장비를 이용하는 것을 특징으로 하는 반도체소자 제조용 기판의 제조 방법.
  9. 제8항에 있어서,
    상기 RP-CVD 장비의 압력을 30mtorr∼300mtorr로 제어하는 것을 특징으로 하는 반도체소자 제조용 기판의 제조 방법.
  10. 제7항에 있어서,
    상기 제1실리콘게르마늄막은,
    Si(1-x)Gex 구조로 형성하되, 실리콘 대 게르마늄의 비율은 0.9:0.1∼0.7:0.3 범위가 되도록 하는 것을 특징으로 하는 반도체소자 제조용 기판의 제조 방법.
  11. 제3항에 있어서,
    상기 변형 실리콘막은, RP-CVD 장비를 이용하여 증착하는 것을 특징으로 하는 반도체소자 제조용 기판의 제조 방법.
  12. 제11항에 있어서,
    상기 변형실리콘막은, 소스가스로 DCS를 이용하여 800℃∼1000℃ 범위의 온도에서 증착하는 것을 특징으로 하는 반도체소자 제조용 기판의 제조 방법.
KR1020040086798A 2004-10-28 2004-10-28 에피택셜성장을 이용한 반도체소자 제조용 기판의 제조 방법 KR20060037748A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040086798A KR20060037748A (ko) 2004-10-28 2004-10-28 에피택셜성장을 이용한 반도체소자 제조용 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040086798A KR20060037748A (ko) 2004-10-28 2004-10-28 에피택셜성장을 이용한 반도체소자 제조용 기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20060037748A true KR20060037748A (ko) 2006-05-03

Family

ID=37145466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040086798A KR20060037748A (ko) 2004-10-28 2004-10-28 에피택셜성장을 이용한 반도체소자 제조용 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR20060037748A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100768507B1 (ko) * 2006-05-22 2007-10-18 한양대학교 산학협력단 반도체 기판 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100768507B1 (ko) * 2006-05-22 2007-10-18 한양대학교 산학협력단 반도체 기판 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
US8703565B2 (en) Bottom-notched SiGe FinFET formation using condensation
KR100594327B1 (ko) 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
US7825011B2 (en) Method of manufacturing a semiconductor device and semiconductor device obtained by means of said method
US6949420B1 (en) Silicon-on-insulator (SOI) substrate having dual surface crystallographic orientations and method of forming same
US6900092B2 (en) Surface engineering to prevent epi growth on gate poly during selective epi processing
US7713834B2 (en) Method of forming isolation regions for integrated circuits
KR100647457B1 (ko) 반도체 소자 및 그 제조방법
JPH11340337A (ja) 半導体装置及び半導体装置の製造方法
KR100273281B1 (ko) 반도체 소자의 절연막 형성 방법
US9455141B2 (en) Silicon-germanium fin of height above critical thickness
US6673696B1 (en) Post trench fill oxidation process for strained silicon processes
US20090111238A1 (en) Method for manufacturing semiconductor device capable of increasing current drivability of pmos transistor
JP2010040931A (ja) 半導体基板の製造方法及び半導体基板
JPH06216120A (ja) 集積回路の電気的分離構造の形成方法
WO2002101833A9 (en) Multiple gate insulators with strained semiconductor heterostructures
JP2003078116A (ja) 半導体部材の製造方法及び半導体装置の製造方法
KR20060037748A (ko) 에피택셜성장을 이용한 반도체소자 제조용 기판의 제조 방법
CN101752292B (zh) 浅沟槽隔离结构的制造方法
US6962857B1 (en) Shallow trench isolation process using oxide deposition and anneal
KR100512173B1 (ko) 반도체 기판의 형성 방법
JPS6021540A (ja) 半導体装置の製造方法
JPH0684938A (ja) 半導体装置の製造方法
JP2005085777A (ja) 半導体微細構造の製造方法および半導体デバイス
JPH01239867A (ja) 絶縁膜上半導体の形成方法
KR100970551B1 (ko) 에스오아이 웨이퍼의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination