CN100593858C - 具有二极管隔离元件的相变化存储单元 - Google Patents

具有二极管隔离元件的相变化存储单元 Download PDF

Info

Publication number
CN100593858C
CN100593858C CN200710162454A CN200710162454A CN100593858C CN 100593858 C CN100593858 C CN 100593858C CN 200710162454 A CN200710162454 A CN 200710162454A CN 200710162454 A CN200710162454 A CN 200710162454A CN 100593858 C CN100593858 C CN 100593858C
Authority
CN
China
Prior art keywords
electrode
memory cell
insulating component
doped region
cell array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710162454A
Other languages
English (en)
Other versions
CN101281923A (zh
Inventor
龙翔澜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101281923A publication Critical patent/CN101281923A/zh
Application granted granted Critical
Publication of CN100593858C publication Critical patent/CN100593858C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及存储器技术领域，公开了一种存储单元、存储单元阵列及存储单元阵列的制造方法。本发明提供的存储单元实施例包括一第二掺杂区位于一第一掺杂区之上，并在第一掺杂区与第二掺杂区之间定义一pn结。一第一电极位于第二掺杂区之上。一绝缘构件位于第一电极与第二电极之间，此绝缘构件在第一电极与第二电极之间具有一厚度。一存储材料导桥横跨此绝缘构件，此导桥具有一底表面并以该底表面接触至第一电极与第二电极，并且在第一电极与第二电极之间、横跨绝缘构件处定义一电极间路径，此电极间路径的路径长度由此绝缘构件之厚度所定义，其中此存储材料具有至少二种固态相。

Description

具有二极管隔离元件的相变化存储单元
技术领域
本发明涉及存储器技术领域，尤其涉及以相变化存储材料为基础的高密度存储装置以及制造这种装置的方法，相变化存储材料包括以硫化物为基础的材料以及其它可程序化电阻材料。
背景技术
相变化存储材料广泛地用于读写光盘中。这些材料包括有至少两种固态相，即非晶态的固态相，以及结晶态的固态相。激光脉冲用于读写光盘片中，以在二种相中切换，并读取此种材料在相变化之后的光学性质。
例如硫化物及类似材料的这类相变化存储材料，可通过施加其幅度适用于集成电路中的电流，而致使晶相变化。一般而言非晶态的特征在于其电阻高于结晶态，此电阻值可轻易测量得到而用以作为指示。这种特性则引发使用可程序化电阻材料以形成非挥发性存储器电路等兴趣，此电路可用于随机存取读写。
从非晶态转变至结晶态一般为一低电流步骤。从结晶态转变至非晶态(以下指称为重置(reset))一般为一高电流步骤，该高电流步骤包括一短暂的高电流密度脉冲以融化或破坏结晶结构，然后此相变化材料会快速冷却，抑制相变化的过程，使得至少部份相变化结构得以维持在非晶态。理想状态下，致使相变化材料从结晶态转变至非晶态的重置电流幅度应越低越好。为降低重置所需的重置电流幅度，可通过减小在存储器中的相变化材料元件的尺寸、以及减少电极与此相变化材料的接触面积而实现，因此可针对此相变化材料元件施加较小的绝对电流值而实现较高的电流密度。
由本发明受让人所研发出的科技之一，被称为相变化导桥存储单元，其中非常小块的存储材料用于形成一导桥而横跨一薄膜绝缘构件，该导桥位于二电极之间。此相变化导桥可以轻易地与逻辑电路以及集成电路上的其它电路整合。请参见美国专利申请号11/155,067，申请日为2005/6/17，发明名称为“Thin Film Fuse Phase Change RAM and ManufacturingMethod”，发明人为Lung et al，此申请案在发明时与本发明具有相同的申请人。
在以非常小的尺度制造这些装置、以及为满足生产大尺寸存储装置时所需求的严格制作工艺变量时，则会遭遇到问题。较佳地提供一种存储单元结构以及阵列模式，以支持高密度装置，同时提供用以制造这种结构的方法，该方法可满足生产大尺寸存储装置时的严格制作工艺变量规格。此外，较佳地制造存储装置，该存储装置具有微小的主动相变化区。
发明内容
有鉴于此，本发明的一个目的在于提供一种存储单元阵列，该存储单元阵列包括了多条字线，该多条字线包括掺杂半导体材料，并具有第一导电型，该字线具有字线宽度并且平行于一第一方向而延伸。多个第二掺杂区，该多个第二掺杂区具有一第二导电型，第二导电型与第一导电型相反，该多个第二掺杂区中的第二掺杂区位于对应的字线之上，并在该多个第二掺杂区与对应的字线之间定义对应的pn结。多个电极对，其中电极对包括对应的第一电极与第二电极，以及位于第一电极与第二电极之间的绝缘构件，该绝缘构件还位于该第二电极之下，绝缘构件在第一电极与第二电极之间具有一厚度，第一电极位于对应的第二掺杂区之上。一存储材料导桥阵列，该存储材料导桥阵列横跨对应电极对的绝缘构件，该导桥具有对应的底表面并以该底表面与对应电极对中的第一电极与第二电极接触，同时在对应的第一电极与第二电极之间定义一电极间路径，该路径长度由绝缘构件的厚度所定义，该存储材料具有至少二种固态相；其中，该第二电极的底面和两个侧面接触于该绝缘构件，且该第二电极顶面的一部分接触于该存储材料导桥的底面。
在较佳实施例中，此存储单元的面积等于4F2，其中F大约为字线宽度加上相邻字线间距离之总和的一半，典型地大约为用以制造此存储单元的光刻制作工艺的最小特征尺寸。
本发明的另一个目的在于提供一种用以制造存储单元阵列的方法，包括：形成多条字线，该多条字线包括掺杂材料，该掺杂的材料具有一第一导电型，该字线具有字线宽度并平行于一第一方向而延伸。形成多个第二掺杂区于对应的字线之上，并在该多个第二掺杂区与对应的字线之间定义pn结，该第二掺杂区具有一第二导电型，此第二导电型与此第一导电型相反。形成多个电极对，其中此电极对包括对应的第一电极与第二电极，以及在此第一电极与第二电极之间的一绝缘构件，该绝缘构件还位于该第二电极之下，此绝缘构件在此第一电极与第二电极之间具有一厚度，此第一电极位于对应的该第二掺杂区之上。形成一存储材料导桥阵列，该存储材料导桥阵列横跨此对应电极对的该绝缘构件，该导桥具有对应的底表面并以此底表面与对应的该电极对的该第一电极与第二电极接触，并且在对应的该第一电极与第二电极之间定义一电极间路径，该电极间路径的长度由此绝缘构件的厚度所定义，其中该存储材料具有至少二种固态相；其中，该第二电极的底面和两个侧面接触于该绝缘构件，且该第二电极顶面的一部分接触于该存储材料导桥的底面。
以下详细说明本发明的结构与方法。本发明内容说明章节目的并非在于定义和限制本发明。本发明所要求保护的范围由权利要求所限定的范围所定义。举凡本发明的实施例、特征、目的及优点等将可通过本发明权利要求书所要求保护的范围及下面的说明书附图获得充分了解。
附图说明
图1示出了一存储单元之剖面图，其具有根据本发明一实施例的相变化存储导桥。
图2A～2C示出了本发明一实施例的存储单元阵列的部分剖面图。
图2D为图2A～2C的存储单元阵列的部分俯视图。
图3A-10C示出了本发明一实施例的存储单元阵列的制作工艺流程图。
【主要元件符号说明】
100    存储单元
110    相变化导桥
115    相变化导桥的厚度
120    第一掺杂区
130    第二掺杂区
140    pn结
150    第一电极
155    绝缘构件
160    第二电极
165    绝缘构件厚度
170    主动区
180    介电层
200    存储单元
201    字线宽度
202    字线隔离距离
210    存储材料导桥
220    字线
230    第二掺杂区
240    pn结
250    第一电极
255    绝缘构件
256    绝缘构件厚度
260    位线(第二电极)
261    位线宽度
262    位线隔离距离
280    介电层
290    介电材料
295    存储单元面积
300    多层结构
310    第一掺杂层
320    第二掺杂层
330    底电极层
400    条状结构
410    第一沟槽
420    字线
500    第一介电材料
600    第二沟槽
610    多层堆栈
620    第二掺杂区
630    第一电极
640    pn结
660    侧壁表面
700    第二介电材料
800    第三介电材料
810    上表面
820    绝缘构件
900    位线
100    0相变化导桥
具体实施方式
以下关于本发明的叙述，典型地将参照至特定的结构实施例及方法。所应理解的是，该些实施例并非用以将本发明的范畴限制于特定的实施例与方法，且本发明可以利用其它特征、元件、方法与实施方式而实施。较佳实施例是用以描述和说明本发明，而非用以限制本发明。本发明的范畴由权利要求的范围所限定。本领域普通技术人员可以依据下列说明而理解本发明的相等变化。在不同实施例中的类似元件是以相似的附图进行标记指定。
请参照图1-图10而阅读以下的发明说明。
图1示出了一存储单元100的剖面图，根据本实施例，其具有一相变化导桥110。图1示出了一第一掺杂区120，该第一掺杂区120具有一第一导电型，以及位于第一掺杂区120之上的一第二掺杂区130；第二掺杂区130，该第二掺杂区130具有一第二导电型，此第二导电型与第一导电型相反。在第一掺杂区120与第二掺杂区130之间的界面，被定义为一pn结140。在例示实施例中，第一掺杂区120包括了N型导电型，而第二掺杂区130包括了P型导电型。在某些替代实施例中，第一掺杂区120包括了P型导电型，而第二掺杂区130包括了N型导电型。在某些实施例中，第一掺杂区120与第二掺杂区130包括了梯度掺杂。举例而言，具有N型导电型的半导体区可以包括N+与N-掺杂区，且具有P型导电型的半导体区可以包括P+与P-掺杂区。
具有导电材料的第一电极150位于第二掺杂区130之上。一绝缘构件155在第一电极150与导电第二电极160之间具有一厚度165。存储材料导桥110横跨绝缘构件155，并以导桥110的底面接触至第一电极150与第二电极160。在操作时，在第一掺杂区120与第二电极160的电压，可以诱发电流从第一掺杂区120经过第二掺杂区130、第一电极150以及存储材料导桥110，流向第二电极160，或相反方向亦可。
主动区170在导桥110中，存储材料被诱发而在至少二种固态相之间变化的区域。从图中可见，主动区可以非常微小，减少用以诱发相变化所需要的电流。在第一电极150与第二电极160之间的电极间路径，由绝缘构件的厚度165所定义。在代表性实施例中，绝缘构件155的厚度165可以利用薄膜沉积技术在第一电极150的侧壁上形成一薄侧壁介电层。相似地，存储材料导桥110的厚度115也可以非常微小。此厚度115可以利用薄膜沉积技术而将存储材料沉积于第一电极150、绝缘构件155以及第二电极160之上。
在例示实施例中，介电层180位于第一掺杂区120以及绝缘构件155之间。或者，介电层可以被省略，使得绝缘构件155位于第一掺杂区120之上。
存储单元100的实施例在导桥110包括了相变化存储材料，包括硫化物材料与其它材料。硫化物包括下列四种元素中的任意一个：氧(O)、硫(S)、硒(Se)、以及碲(Te)，形成元素周期表上第VI族的部分。硫化物包括将一硫元素与一更为正电性的元素或自由基结合而得。硫化合物合金包括将硫化合物与其它物质如过渡金属等结合。一硫化合物合金通常包括一个以上选自元素周期表第六栏的元素，例如锗(Ge)以及锡(Sn)。通常，硫化合物合金包括下列元素中一个以上的复合物：锑(Sb)、镓(Ga)、铟(In)、以及银(Ag)。许多以相变化为基础的存储材料已经被描述于技术文件中，包括下列合金：镓/锑、铟/锑、铟/硒、锑/碲、锗/碲、锗/锑/碲、铟/锑/碲、镓/硒/碲、锡/锑/碲、铟/锑/锗、银/铟/锑/碲、锗/锡/锑/碲、锗/锑/硒/碲、以及碲/锗/锑/硫。在锗/锑/碲合金家族中，可以尝试大范围的合金成分。此成分可以下列特征式表示：TeaGebSb100-(a+b)。
一位研究员描述了最有用的合金为，在沉积材料中所包含的平均碲浓度远低于70％，典型地低于60％，并在一般型态合金中的碲含量范围从最低23％至最高58％，且最佳地介于48％至58％的碲含量。锗的浓度高于约5％，且其在材料中的平均范围从最低8％至最高30％，一般低于50％。最佳地，锗的浓度范围介于8％至40％。在此成分中所剩下的主要成分则为锑。(Ovshinky‘112专利，栏10～11)由另一研究者所评估的特殊合金包括Ge2Sb2Te5、GeSb2Te4、以及GeSb4Te7。(Noboru Yamada，”Potential ofGe-Sb-Te Phase-change Optical Disks for High-Data-Rate Recording”，SPIEv.3109，pp.28-37(1997))更一般地，过渡金属如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、铂(Pt)、以及上述的混合物或合金，可与锗/锑/碲结合以形成一相变化合金其包括有可程序化的电阻性质。可使用的存储材料的特殊范例，例如Ovshinsky‘112专利中栏11～13所述，其范例在此列入以供参考。
相变化合金能在此存储单元主动信道区域内，依其位置顺序在材料为一般非晶状态的第一结构状态与为一般结晶固体状态的第二结构状态之间切换。这些合金至少为双稳定态。此词汇「非晶」是用以指称一相对较无次序的结构，其较之一单晶更无次序性，而带有可检测的特征例如较之结晶态更高的电阻值。此词汇「结晶态」是用以指称一相对较有次序的结构，其较之非晶态更有次序，因此包括有可检测的特征例如比非晶态更低的电阻值。典型地，相变化材料可电切换至完全结晶态与完全非晶态之间所有可检测的不同状态。其它受到非晶态与结晶态的改变而影响的材料特中包括，原子次序、自由电子密度、以及活化能。此材料可切换成为不同的固态、或可切换成为由两种以上固态所形成的混合物，提供从非晶态至结晶态之间的灰阶部分。此材料中的电性质也可能随之改变。
相变化合金可通过施加一电脉冲而从一种相态切换至另一相态。先前观察指出，一较短、较大幅度的脉冲倾向于将相变化材料的相态改变成大体为非晶态。一较长、较低幅度的脉冲倾向于将相变化材料的相态改变成大体为结晶态。在较短、较大幅度脉冲中的能量够大，因此足以破坏结晶结构的键能，同时够短因此可以防止原子再次排列成结晶态。在适当实验的情形下，可以利用实验方法决定特别适用于一特定相变化合金的适当脉冲量变曲线。在本发明的下述部分中，相变化材料是指GST(锗锑碲)，并且可以理解的是，还可使用其它类型的相变化材料。本发明中所描述适用于PCRAM中的材料为Ge2Sb2Te5。
接着系简单描述四种电阻存储材料。
1、硫属化物材料
GexSbyTez
x∶y∶z＝2∶2∶5
或其它成分为x：0～5；y：0～5；z：0～10
以氮、硅、钛或其它元素掺杂的GeSbTe也可被使用。
形成方法：利用PVD溅射或磁控(Magnetron)溅射方式，其反应气体为氩气、氮气、及/或氦气、压力为1mTorr至100mTorr。此沉积步骤一般在室温下进行。一长宽比为1～5的准直器(collimater)可用以改良其填入表现。为了改善其填入表现，还可使用数十至数百伏特的直流偏压。另一方面，同时合并使用直流偏压以及准直器也是可行的。
有时需要在真空中或氮气环境中进行一沉积后退火处理，以改良硫化物材料的结晶态。此退火处理的温度典型地介于100℃至400℃，而退火时间则少于30分钟。
硫化物材料的厚度是随着存储单元结构的设计而定。一般而言，硫化物的厚度大于8纳米的可以具有相变化特性，使得此材料展现至少双稳定的电阻态。
2、超巨磁阻(CMR)材料
PrxCayMnO3
x∶y＝0.5∶0.5
或其它成分为x：0～1；y：0～1。
包括有锰氧化物的超巨磁阻材料也可被使用。
形成方法：利用PVD溅射或磁控溅射方式，其反应气体为氩气、氮气、氧气及/或氦气、压力为1mTorr至100mTorr。此沉积步骤的温度可介于室温至600℃，视后处理条件而定。一长宽比为1～5的准直器(collimater)可用以改良其填入表现。为了改善其填入表现，还可使用数十至数百伏特的直流偏压。另一方面，同时合并使用直流偏压以及准直器也是可行的。可施加数十高斯(Gauss)至10,000高斯之间的磁场，以改良其磁结晶态。
可能需要在真空中或氮气环境中或氧气/氮气混合环境中进行一沉积后退火处理，以改良超巨磁阻材料的结晶态。此退火处理的温度典型地介于400℃至600℃，而退火时间则少于2小时。
超巨磁阻材料的厚度是随着存储单元结构的设计而定。厚度介于10纳米至200纳米的超巨磁阻材料，可被用作为核心材料。
一YBCO(YBaCuO3，一种高温超导体材料)缓冲层通常被用以改良超巨磁阻材料的结晶态。此YBCO的沉积是在沉积超巨磁阻材料之前进行。YBCO的厚度介于30纳米至200纳米。
3、双元素化合物
NixOy、TixOy、AlxOy、WxOy、ZnxOy、ZrxOy、CuxOy等
x∶y＝0.5∶0.5
或其它成分为x：0～1；y：0～1
形成方法：利用PVD溅射或磁控溅射方式，其反应气体为氩气、氮气、氧气、及/或氦气、压力为1mTorr至100mTorr，其标靶金属氧化物为如NixOy、TixOy、AlxOy、WxOy、ZnxOy、ZrxOy、CuxOy等。此沉积步骤一般在室温下进行。一长宽比为1～5的准直器可用以改良其填入表现。为了改善其填入表现，还可使用数十至数百伏特的直流偏压。若有需要时，同时合并使用直流偏压以及准直器也是可行的。
有时需要在真空中或氮气环境或氧气/氮气混合环境中进行一沉积后退火处理，以改良金属氧化物内的氧原子分布。此退火处理的温度典型地介于400℃至600℃，而退火时间则少于2小时。
2、反应性沉积：利用PVD溅射或磁电管溅射方式，其反应气体为氩气/氧气、氩气/氮气/氧气、纯氧、氦气/氧气、氦气/氮气/氧气等，压力为1mTorr至100mTorr，其标靶金属氧化物为如Ni、Ti、Al、W、Zn、Zr、Cu等。此沉积步骤一般在室温下进行。一长宽比为1～5之准直器可用以改良其填入表现。为了改善其填入表现，还可使用数十至数百伏特的直流偏压。若有需要时，同时合并使用直流偏压以及准直器也是可行的。
有时需要在真空中或氮气环境或氧气/氮气混合环境中进行一沉积后退火处理，以改良金属氧化物内的氧原子分布。此退火处理的温度典型地介于400℃至600℃，而退火时间则少于2小时。
3、氧化：使用一高温氧化系统(例如一高温炉管或一快速热处理(RTP))进行氧化。此温度介于200℃至700℃、以纯氧或氮气/氧气混合气体，在压力为数mTorr至一大气压下进行。进行时间可从数分钟至数小时。另一氧化方法为液晶氧化。一无线射频或直流电压源液晶与纯氧或氩气/氧气混合气体、或氩气/氮气/氧气混合气体，在压力为1mTorr至100mTorr下进行金属表面的氧化，例如Ni、Ti、Al、W、Zn、Zr、Cu等。此氧化时间从数秒钟至数分钟。氧化温度从室温至约300℃，视液晶氧化的程度而定。
4、聚合物材料
掺杂有铜、碳六十、银等的TCNQ
PCBM-TCNQ混合聚合物
形成方法：利用热蒸发、电子束蒸发、或原子束沉积系统(MBE)进行蒸发。一固态TCNQ以及掺杂物是在一单独室内进行共蒸发。此固态TCNQ以及掺杂物是置于一钨座或一钽座或一陶瓷座中。接着施加一大电流或电子束，以熔化反应物，使得这些材料混合并沉积于晶圆之上。此处并未使用反应性化学物质或气体。此沉积作用在压力为10-4Torr至10-10Torr下进行。晶圆温度介于室温至200℃之间。
有时需要在真空中或氮气环境中进行一沉积后退火处理，以改良聚合物材料的成分分布。此退火处理的温度典型地介于室温至300℃之间，而退火时间则少于1小时。
2、旋转涂敷：使用一旋转涂敷机与掺杂的TCNQ溶液，转速低于1000rpm。在旋转涂敷之后，此晶圆被静置(典型地系在室温下，或低于200℃之温度)一足够时间以利固态的形成。此静置时间可介于数分钟至数天，视温度以及形成条件而定。
用以形成硫化物的例示方法之一是利用PVD溅射或磁控(Magnetron)溅射方式，其反应气体为氩气、氮气、及/或氦气、压力为1mTorr至100mTorr。此沉积步骤一般在室温下进行。一长宽比为1～5的准直器(collimater)可用以改良其填入表现。为了改善其填入表现，还可使用数十至数百伏特的直流偏压。另一方面，同时合并使用直流偏压以及准直器也是可行的。
有时需要在真空中或氮气环境中进行一沉积后退火处理，以改良硫化物材料的结晶态。此退火处理的温度典型地介于100℃至400℃之间，而退火时间则少于30分钟。
硫化物材料的厚度是随着存储单元结构的设计而定。一般而言，硫化物的厚度大于8纳米者可以具有相变化特性，使得此材料展现至少双稳定的电阻态。可以期待的是，某些材料甚至适合更小的厚度。
图2A-图2C为本发明一实施例的交叉点存储单元阵列的部分剖面图。图2A为正交于位线260的剖面图，并且包括多个存储单元200。图2B与2C为正交于字线220所做的剖面图。
字线220平行于一第一方向而延伸，字线220具有字线宽度201，且相邻的字线220被一字线隔离距离202所分隔。字线220包括了掺杂材料其具有第一导电型。导电位线260是平行于第二方向而延伸，第二方向垂直于第一方向。位线260具有位线宽度261，并且相邻二位线被一位线隔离距离262所分隔。在所绘示的实施例中，位线260形成了存储单元200的第二电极。介电材料290位于相邻字线220之间。
存储单元200包括了在对应的字线220之上的第二掺杂区230，并且在字线220与第二掺杂区230之间定义了pn结240。第二掺杂区230具有一第二掺杂导电型，该第二掺杂导电型与第一导电型相反。存储单元200包括了电极对，此电极对包括了对应的第一电极250以及第二电极(位线260)、以及位于第一电极250与第二电极(位线260)之间的绝缘构件255，第一电极250位于对应的第二掺杂区230之上。绝缘构件255在第一电极250与第二电极(位线260)之间具有一厚度256。在绘示实施例中，介电层280位于绝缘构件255与字线220之间。或者，可以省略介电层280，使得绝缘构件255位对应的字线220之上。
存储单元200包括了存储材料导桥210，存储材料导桥210横跨绝缘构件255。存储材料导桥210具有底面，并以此底面与第一电极250与第二电极(位线260)接触。在第一电极250与第二电极(位线260)之间形成一电极间路径，其路径长度由绝缘构件255的厚度256所定义。
在例示实施例中的导桥210包括了存储材料，通过施加电流通过导桥210或者施加电压横跨第一电极250与第二电极(位线260)，能够可逆地诱发此存储材料的至少二个可逆的固态相，此材料可举例如硫化物材料或其它类似材料。
所应理解的是，导电位线260以及第一电极250可以应用多种不同的材料而实施，包括铝、氮化钛、以及含钨材料等金属，以及非金属导电材料例如掺杂多晶硅等。在例示实施例中，第一电极250与位线260较佳地为氮化钛或氮化钽。或者，第一电极250与位线260为氮化铝钛或氮化铝钽，或在进一步的实例中，包括一种以上选自下列群组的金属：钛、钨、钼、铝、钽、铜、铂、铱、镧、镍、钌及其合金，或为氮与上述任一种或多种元素所形成的组合物。
图2D为图2A-图2C的存储单元200阵列的一俯视平面图。存储单元200具有一存储单元面积295。在较佳实施例中，位线宽度261以及位线隔离距离262的总和，等于特征尺寸F的两倍，而F较佳地为用以生成字线220与位线260所使用的光刻制作工艺的最小特征尺寸；而字线宽度201与字线隔离距离202的总和，等于特征尺寸F的两倍，使得存储单元面积295等于4F2。
图3～图10示出了一制作工艺流程实施例，用以制造使用了本发明存储单元的一存储单元阵列。图3A-3B示出了一多层结构300的对应俯视图与剖面图，其包括一第一掺杂层310、一第二掺杂层320、以及一导电底电极层330。第一掺杂层310与第二掺杂层320具有对应的第一导电型与第二导电型，第一导电型与第二导电型相反。
接着，在图3A～图3B中所示的多层结构300被图案化，生成在图4A～图4B所示的结构，其具有多个条状结构400，平行于第一方向而延伸，并且在各条状结构400之间定义的第一沟槽410。条状结构400包括了字线420，其包括第一掺杂层310的一部分。
接着，第一介电材料500形成于图4A～图4B所绘示的第一沟槽410中，并且利用如化学机械研磨CMP等制作工艺进行平面化，生成图5A～图5B所绘示的结构。第一介电材料500可以包括如二氧化硅等。
接着，通过刻蚀图5A～图5B所示的结构而形成多个第二沟槽600，生成图6A～图6C所绘示的结构，其在第二沟槽600之间具有多个多层堆栈610。此第二沟槽600平行于一第二方向而延伸，第二方向垂直于第一方向。如图6A～图6C所示，字线420位于沟槽600以下的部分被外露出来。多层堆栈610包括了一第二掺杂区620以及一第一电极630。第二掺杂区620包括了第二掺杂区320位于对应字线420之上的部分，并且在其间定义了pn结640。第一电极630包括了在对应的第二掺杂区620之上的底电极层330。多层堆栈610具有侧壁表面660。
接着，第二介电材料700形成于图6A～图6C的沟槽600中，此第二介电材料700部分填满了沟槽600，并形成了图7A～图7C所示的结构。举例而言，第二介电材料700可以利用介电材料700填入沟槽600中，并选择性针对介电材料700进行回刻蚀。
接着，一第三介电材料形成于图7A～图7C所绘示的结构之上的顺形层，并利用如CMP等制作工艺进行平面化，以将多层堆栈610的上表面810外露，生成如图8A～图8C所示的结构，其在堆栈610的侧壁660之上形成有绝缘构件820。如图8B所示，成对的绝缘构件820位于相邻的第一电极630之间。
接着，一层导电材料形成于图8A～图8C所示的结构上，并利用如CMP等制作工艺进行平面化，生成图9A～图9C所绘示的结构，其具有位线900平行于第二方向而延伸，位线900位于成对的绝缘构件820之间。接着，一层相变化材料被图案化，以形成多个相变化导桥1000，如图10A～图10C所示，生成如图2A～图2D所绘示的存储单元阵列。或者，可以通过图案化一层介电材料于图9A～图9C所绘示的结构之上，并利用此层介电材料做为掩膜以形成此相变化导桥1000。
在本发明所描述的存储单元阵列实施例，包括了多条字线其包括掺杂的半导体材料，其具有一第一导电型，此字线具有字线宽度并且平行于一第一方向延伸；多个第二掺杂区，其具有一第二导电型且此第二导电型与此第一导电型相反，此多个第二掺杂掺杂区中位于对应的字线之上的第二掺杂区，并在其间定义对应的pn结；多个电极对，其中包括对应的第一电极与第二电极，以及位于此第一电极与第二电极之间的一绝缘构件，此绝缘构件在此第一电极与第二电极之间具有一厚度，此第一电极位于对应的第二掺杂区中；以及一存储材料导桥阵列横跨对应电极对的此绝缘构件，这些导桥具有对应的底表面并以此底表面与此对应电极对的此第一电极与第二电极接触，并在对应的此第一电极与第二电极之间定义一电极间路径，此路径长度由此绝缘构件的厚度所定义，其中此存储材料具有至少二种固态相。
本发明所述的实施例的优点，包括了：存储单元具有较小的尺寸，提供一阵列结构而能支持高密度装置，以及一种用以制造此结构的方法，而能符合大尺寸存储装置所需要的严格制作工艺变量规格。
虽然本发明已参照较佳实施例来加以描述，但所应理解的是，本发明创作并未受限于其详细描述内容。替换方式及修改样式也已于先前描述中所建议，并且其它替换方式及修改样式将为本领域技术人员所思及。特别是，根据本发明的结构与方法，所有具有实质上相同于本发明的构件结合而实现与本发明实质上相同结果的，皆不脱离本发明之精神范畴。因此，所有这类替换方式及修改样式，意欲落在本发明所要求保护的范围及其均等物所界定的范畴之中。任何在前文中提及的专利申请案以及印刷文本，均可列为本案之参考。

Claims (20)

1、一种存储装置，其特征在于，该存储装置包括：
一第一掺杂区，该第一掺杂区具有一第一导电型；
一第二掺杂区，该第二掺杂区具有一第二导电型，该第二掺杂区位于该第一掺杂区之上、并且在该第一掺杂区与第二掺杂区之间定义一pn结；
一第一电极位于该第二掺杂区之上；
一第二电极；
一绝缘构件位于该第一电极与该第二电极之间，该绝缘构件还位于该第二电极之下，该绝缘构件在该第一与第二电极之间具有一厚度；以及
一存储材料导桥，该存储材料导桥横跨该绝缘构件，该导桥具有一底表面并以该底表面接触该第一电极与第二电极，并且在该第一电极与第二电极之间、横跨该绝缘构件处定义一电极间路径，该电极间路径具有由该绝缘构件的厚度所定义的一路径长度，其中该存储材料具有二种固态相；
其中，该第二电极的底面和一侧面接触于该绝缘构件，且该第二电极顶面的一部分接触于该存储材料导桥的底面。
2、根据权利要求1所述的存储装置，其特征在于，该二种固态相通过一电流而可逆地诱发。
3、根据权利要求1所述的存储装置，其特征在于，该二种固态相包括一非晶相以及一结晶相。
4、根据权利要求1所述的存储装置，其特征在于，该绝缘构件的厚度小于用以形成该装置的一光刻制作工艺的一最小光刻特征尺寸。
5、根据权利要求1所述的存储装置，其特征在于，该存储材料包括一合金，该合金为锗、锑、碲、硒、铟、钛、镓、铋、锡、铜、钯、铅、银、硫和金中任意两种或两种以上材料组成的合金。
6、根据权利要求1所述的存储装置，其特征在于，该第一电极与第二电极为钛、钨、钼、铝、钽、铜、铂、铱、镧、镍和钌中任意一种元素形成的金属电极，或为上述任意两种或两种以上元素组成的合金，或为氮与上述任一种或多种元素所形成的组合物。
7、一种存储单元阵列，其特征在于，该存储单元阵列包括：
多个字线，该多个字线包括掺杂的材料，该掺杂的材料具有一第一导电型，该多个字线具有字线宽度并且平行于一第一方向而延伸；
多个第二掺杂区，该多个第二掺杂区具有一第二导电型，该多个第二掺杂区在对应的字线之上，并在该多个第二掺杂区与对应的字线之间定义对应的pn结；
多个电极对，该电极对包括对应的第一电极与第二电极，以及位于该第一电极与第二电极之间的一绝缘构件，该绝缘构件还位于该第二电极之下，该绝缘构件在该第一电极与第二电极之间具有一厚度，该第一电极位于对应的第二掺杂区之上；以及
一存储材料导桥阵列，该存储材料导桥阵列横跨对应电极对的该绝缘构件，该些导桥具有对应的底表面并以该底表面与该对应电极对的该第一电极与第二电极接触，并在对应的该第一电极与第二电极之间定义一电极间路径，该路径长度由该绝缘构件的厚度所定义，该存储材料具有二种固态相；
其中，该第二电极的底面和两个侧面接触于该绝缘构件，且该第二电极顶面的一部分接触于该存储材料导桥的底面。
8、根据权利要求7所述的存储单元阵列，其特征在于，该存储单元阵列进一步包括多个导电位线，该导电位线包括在该多个电极对中的第二电极，该导电位线具有位线宽度，并且平行一第二方向而延伸，该第二方向垂直于该第一方向。
9、根据权利要求8所述的存储单元阵列，其特征在于，该存储单元阵列进一步包括：
在该多个位线中的相邻位线以一第一隔离距离而分隔；
在该多个字线中的相邻字线以一第二隔离距离而分隔；以及
在该存储单元阵列中的存储单元具有一存储单元面积，该存储单元面积沿着该第一方向具有一第一侧边、沿着该第二方向具有一第二侧边，该第一侧边的长度等于该字线宽度与该第二隔离之间的距离，且该第二侧边的长度等于该位线宽度与该第一隔离之间的距离。
10、根据权利要求9所述的存储单元阵列，其特征在于，该第一侧边长度等于一特征尺寸F的两倍，且该第二侧边的长度等于一特征尺寸F的两倍，使得该存储单元面积等于4F2。
11、一种用以制造存储单元阵列的方法，其特征在于，该方法包括：
形成一多个字线，该多个字线包括掺杂材料，该掺杂的材料具有一第一导电型，该多个字线具有字线宽度并平行于一第一方向而延伸；
形成一多个第二掺杂区于对应的字线之上，并在该多个第二掺杂区与对应的字线之间定义pn结，该第二掺杂区具有一第二导电型；
形成一多个电极对，该电极对包括对应的第一电极与第二电极，以及在该第一电极与第二电极之间的一绝缘构件，该绝缘构件还位于该第二电极之下，该绝缘构件在该第一电极与第二电极之间具有一厚度，该第一电极位于对应的该第二掺杂区之上；以及
形成一存储材料导桥阵列，该存储材料导桥阵列横跨该对应电极对的该绝缘构件，该导桥具有对应的底表面并以该底表面与对应的该电极对的该第一电极与第二电极接触，并且在对应的该第一电极与第二电极之间定义一电极间路径，该电极间路径的长度由该绝缘构件的厚度所定义，该存储材料具有二种固态相；
其中，该第二电极的底面和两个侧面接触于该绝缘构件，且该第二电极顶面的一部分接触于该存储材料导桥的底面。
12、根据权利要求11所述的用以制造存储单元阵列的方法，其特征在于，该方法进一步包括形成多个导电位线，该导电位线包括在该多个电极对中的第二电极，该导电位线具有位线宽度，并且平行一第二方向而延伸，该第二方向垂直于该第一方向。
13、根据权利要求12所述的用以制造存储单元阵列的方法，其特征在于，该方法更包括：
在该多个位线中的相邻位线以一第一隔离距离而分隔；
在该多个字线中的相邻字线以一第二隔离距离而分隔；以及
在该存储单元阵列中的存储单元具有一存储单元面积，该存储单元面积沿着该第一方向具有一第一侧边、沿着该第二方向具有一第二侧边，该第一侧边的长度等于该字线宽度与该第二隔离之间的距离，且该第二侧边的长度等于该位线宽度与该第一隔离之间的距离。
14、根据权利要求13所述的用以制造存储单元阵列的方法，其特征在于，该第一侧边长度等于一特征尺寸F的两倍，且该第二侧边的长度等于一特征尺寸F的两倍，使得该存储单元面积系等于4F2。
15、根据权利要求11所述的用以制造存储单元阵列的方法，其特征在于，该二种固态相由一电流而可逆地诱发。
16、根据权利要求11所述的用以制造存储单元阵列的方法，其特征在于，该至少二种固态相包括一非晶相以及一结晶相。
17、根据权利要求11所述的用以制造存储单元阵列的方法，其特征在于，该绝缘构件的厚度小于用以形成该阵列的一光刻制作工艺的一最小光刻特征尺寸。
18、根据权利要求11所述的用以制造存储单元阵列的方法，其特征在于，该存储材料包括一合金，该合金为锗、锑、碲、硒、铟、钛、镓、铋、锡、铜、钯、铅、银、硫和金中任意两种或两种以上材料组成的合金。
19、根据权利要求11所述的用以制造存储单元阵列的方法，其特征在于，该第一电极与第二电极为钛、钨、钼、铝、钽、铜、铂、铱、镧、镍和钌中任意一种元素形成的金属电极，或为上述任意两种或两种以上元素组成的合金，或为氮与上述任一种或多种元素所形成的组合物。
20、一种用以制造存储单元阵列的方法，其特征在于，该方法包括：
图案化一多层结构以从该多层结构形成多个条状结构，该多个条状结构平行一第一方向而延伸，并在该多个条状结构之间定义多个第一沟道，其中该多个条状结构中的条状结构包括：a、一字线，该字线包括一第一掺杂层，该第一掺杂层包括一第一导电型；b、一第二掺杂层，该第二掺杂层位于该字线之上，具有一第二导电型；c、一导电底电极层，该导电底电极层包括在该第二掺杂层之上的底电极材料；
形成一第一介电材料于该多个第一沟道之中；
形成一多个第二沟道平行于一第二方向而延伸，该第二方向垂直于该第一方向，以将位于该第二沟道之下的该多个字线外露、并且定义多个多层堆栈于该些第二沟槽之间，该多个多层堆栈具有对应的顶与侧壁表面，其中该多个多层堆栈中的多层堆栈包括：a′、一第二掺杂区，该第二掺杂区包括该第二掺杂层位于对应的该字线之上的一部分，并且在该第二掺杂区与对应的该字线之间定义一pn结；b′、一第一电极，该第一电极包括在该对应的第二掺杂区之上的底电极材料；
形成一侧壁介电层于该多层堆栈之上并进行平面化，以外露该多层堆栈的上表面，进而形成一多个绝缘构件于该多层堆栈的侧壁表面上，使得绝缘构件对位于相邻的第一电极之间；
形成一多个位线平行该第二方向而延伸，该多个位线中的位线位于该绝缘构件对之间；
图案化一存储材料层以形成多个导桥，进而形成一存储单元阵列，该导桥延伸横跨位于相邻第一电极间的该些绝缘构件对中的一绝缘构件，该导桥具有对应的底表面并且以该底表面与对应的该第一电极和位线接触，并在对应的该第一电极与位线之间定义一电极间路径，该路径的长度由对应的该绝缘构件的厚度所定义，该存储材料具有二种固态相。
CN200710162454A 2007-04-06 2007-10-15 具有二极管隔离元件的相变化存储单元 Active CN100593858C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/697,492 US8610098B2 (en) 2007-04-06 2007-04-06 Phase change memory bridge cell with diode isolation device
US11/697,492 2007-04-06

Publications (2)

Publication Number Publication Date
CN101281923A CN101281923A (zh) 2008-10-08
CN100593858C true CN100593858C (zh) 2010-03-10

Family

ID=39826755

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710162454A Active CN100593858C (zh) 2007-04-06 2007-10-15 具有二极管隔离元件的相变化存储单元

Country Status (3)

Country Link
US (1) US8610098B2 (zh)
CN (1) CN100593858C (zh)
TW (1) TWI376796B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624217B2 (en) 2010-06-25 2014-01-07 International Business Machines Corporation Planar phase-change memory cell with parallel electrical paths
US8575008B2 (en) 2010-08-31 2013-11-05 International Business Machines Corporation Post-fabrication self-aligned initialization of integrated devices
KR101823500B1 (ko) * 2011-07-11 2018-01-31 삼성전자주식회사 상변화 메모리 장치의 제조 방법
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
CN105742490B (zh) * 2016-03-11 2018-09-07 中国科学院上海微系统与信息技术研究所 一种提高相变存储器数据保持力的相变材料层结构
US11683998B2 (en) 2021-03-22 2023-06-20 International Business Machines Corporation Vertical phase change bridge memory cell

Family Cites Families (158)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
IL61678A (en) 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4719594A (en) 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4876220A (en) 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
JP2685770B2 (ja) 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
US5017508A (en) * 1989-06-29 1991-05-21 Ixys Corporation Method of annealing fully-fabricated, radiation damaged semiconductor devices
US5166758A (en) * 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
JP2825031B2 (ja) 1991-08-06 1998-11-18 日本電気株式会社 半導体メモリ装置
US5166096A (en) 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
US5958358A (en) * 1992-07-08 1999-09-28 Yeda Research And Development Co., Ltd. Oriented polycrystalline thin films of transition metal chalcogenides
JP2884962B2 (ja) 1992-10-30 1999-04-19 日本電気株式会社 半導体メモリ
US5515488A (en) 1994-08-30 1996-05-07 Xerox Corporation Method and apparatus for concurrent graphical visualization of a database search and its search history
US5785828A (en) 1994-12-13 1998-07-28 Ricoh Company, Ltd. Sputtering target for producing optical recording medium
US5879955A (en) * 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5789758A (en) * 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5831276A (en) * 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US5837564A (en) * 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) * 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5866928A (en) 1996-07-16 1999-02-02 Micron Technology, Inc. Single digit line with cell contact interconnect
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5789277A (en) * 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5985698A (en) * 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) * 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) * 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US5902704A (en) 1997-07-02 1999-05-11 Lsi Logic Corporation Process for forming photoresist mask over integrated circuit structures with critical dimension control
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
US7023009B2 (en) * 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6087269A (en) 1998-04-20 2000-07-11 Advanced Micro Devices, Inc. Method of making an interconnect using a tungsten hard mask
US6372651B1 (en) 1998-07-17 2002-04-16 Advanced Micro Devices, Inc. Method for trimming a photoresist pattern line for memory gate etching
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6177317B1 (en) 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6420216B1 (en) 2000-03-14 2002-07-16 International Business Machines Corporation Fuse processing using dielectric planarization pillars
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6563156B2 (en) * 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6567293B1 (en) 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6555860B2 (en) 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6569705B2 (en) * 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6271090B1 (en) 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
KR100574715B1 (ko) 2001-01-30 2006-04-28 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6730928B2 (en) * 2001-05-09 2004-05-04 Science Applications International Corporation Phase change switches and circuits coupling to electromagnetic waves containing phase change switches
US6514788B2 (en) 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6511867B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6673700B2 (en) 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6643165B2 (en) * 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US6709958B2 (en) * 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) * 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6800563B2 (en) * 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6992365B2 (en) * 2001-10-12 2006-01-31 Ovonyx, Inc. Reducing leakage currents in memories with phase-change material
US6545903B1 (en) 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6512241B1 (en) * 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6867638B2 (en) * 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
US6972430B2 (en) 2002-02-20 2005-12-06 Stmicroelectronics S.R.L. Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof
US7122281B2 (en) 2002-02-26 2006-10-17 Synopsys, Inc. Critical dimension control using full phase and trim masks
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US6620715B1 (en) 2002-03-29 2003-09-16 Cypress Semiconductor Corp. Method for forming sub-critical dimension structures in an integrated circuit
US6864500B2 (en) * 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6864503B2 (en) * 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6850432B2 (en) 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
JP4133141B2 (ja) 2002-09-10 2008-08-13 株式会社エンプラス 電気部品用ソケット
JP4190238B2 (ja) 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US6992932B2 (en) * 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
JP4928045B2 (ja) * 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US6791102B2 (en) 2002-12-13 2004-09-14 Intel Corporation Phase change memory
US6815266B2 (en) * 2002-12-30 2004-11-09 Bae Systems Information And Electronic Systems Integration, Inc. Method for manufacturing sidewall contacts for a chalcogenide memory device
EP1439583B1 (en) 2003-01-15 2013-04-10 STMicroelectronics Srl Sublithographic contact structure, in particular for a phase change memory cell, and fabrication process thereof
KR101009891B1 (ko) 2003-01-31 2011-01-20 엔엑스피 비 브이 자기 저항 메모리 셀, 자기 저항 메모리 셀의 매트릭스,자기 저항 메모리 셀의 매트릭스에 값을 기록하는 방법 및자기 저항 메모리 셀 제조 방법
KR100486306B1 (ko) * 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US7323734B2 (en) * 2003-02-25 2008-01-29 Samsung Electronics Co., Ltd. Phase changeable memory cells
US7067865B2 (en) * 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US7893419B2 (en) * 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
US6927410B2 (en) * 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US6815704B1 (en) * 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
DE10345455A1 (de) 2003-09-30 2005-05-04 Infineon Technologies Ag Verfahren zum Erzeugen einer Hartmaske und Hartmasken-Anordnung
JP2005150243A (ja) * 2003-11-12 2005-06-09 Toshiba Corp 相転移メモリ
US6808991B1 (en) 2003-11-19 2004-10-26 Macronix International Co., Ltd. Method for forming twin bit cell flash memory
US6937507B2 (en) * 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
JP4124743B2 (ja) 2004-01-21 2008-07-23 株式会社ルネサステクノロジ 相変化メモリ
KR100564608B1 (ko) * 2004-01-29 2006-03-28 삼성전자주식회사 상변화 메모리 소자
US6936840B2 (en) * 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
JP4529493B2 (ja) * 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
KR100598100B1 (ko) * 2004-03-19 2006-07-07 삼성전자주식회사 상변환 기억 소자의 제조방법
DE102004014487A1 (de) * 2004-03-24 2005-11-17 Infineon Technologies Ag Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
KR100647218B1 (ko) * 2004-06-04 2006-11-23 비욘드마이크로 주식회사 고집적 상변화 메모리 셀 어레이 및 이를 포함하는 상변화메모리 소자
US7365385B2 (en) 2004-08-30 2008-04-29 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US20060108667A1 (en) * 2004-11-22 2006-05-25 Macronix International Co., Ltd. Method for manufacturing a small pin on integrated circuits or other devices
KR100827653B1 (ko) 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US7220983B2 (en) * 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
US7419771B2 (en) 2005-01-11 2008-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a finely patterned resist
US7214958B2 (en) 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7488967B2 (en) 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
US7166533B2 (en) * 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
US7534647B2 (en) * 2005-06-17 2009-05-19 Macronix International Co., Ltd. Damascene phase change RAM and manufacturing method
US7598512B2 (en) * 2005-06-17 2009-10-06 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US7514367B2 (en) * 2005-06-17 2009-04-07 Macronix International Co., Ltd. Method for manufacturing a narrow structure on an integrated circuit
US8237140B2 (en) * 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7514288B2 (en) * 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US7321130B2 (en) * 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US20070037101A1 (en) 2005-08-15 2007-02-15 Fujitsu Limited Manufacture method for micro structure
US20070111429A1 (en) * 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory
US7397060B2 (en) * 2005-11-14 2008-07-08 Macronix International Co., Ltd. Pipe shaped phase change memory
US7786460B2 (en) * 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7450411B2 (en) * 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) * 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7394088B2 (en) * 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7414258B2 (en) * 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7507986B2 (en) * 2005-11-21 2009-03-24 Macronix International Co., Ltd. Thermal isolation for an active-sidewall phase change memory cell
US7829876B2 (en) * 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7449710B2 (en) * 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7479649B2 (en) * 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7599217B2 (en) * 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7459717B2 (en) * 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) * 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7605079B2 (en) * 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
US7642539B2 (en) * 2005-12-13 2010-01-05 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation pad and manufacturing method
US7531825B2 (en) * 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) * 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7741636B2 (en) * 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7595218B2 (en) * 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US20070158632A1 (en) * 2006-01-09 2007-07-12 Macronix International Co., Ltd. Method for Fabricating a Pillar-Shaped Phase Change Memory Element
US7560337B2 (en) * 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7825396B2 (en) * 2006-01-11 2010-11-02 Macronix International Co., Ltd. Self-align planerized bottom electrode phase change memory and manufacturing method
US7432206B2 (en) * 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
US7456421B2 (en) * 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
US7928421B2 (en) 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
US8129706B2 (en) 2006-05-05 2012-03-06 Macronix International Co., Ltd. Structures and methods of a bistable resistive random access memory
US7608848B2 (en) 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure

Also Published As

Publication number Publication date
US8610098B2 (en) 2013-12-17
TW200841465A (en) 2008-10-16
US20080247224A1 (en) 2008-10-09
CN101281923A (zh) 2008-10-08
TWI376796B (en) 2012-11-11

Similar Documents

Publication Publication Date Title
CN101290948B (zh) 存储器结构及其制造方法以及存储单元阵列的制造方法
CN100555653C (zh) 可编程电阻随机存取存储器及其制造方法
CN100524610C (zh) 用于在集成电路上制造窄结构的方法
CN100481389C (zh) 可编程电阻随机存取存储器及其制造方法
KR102295524B1 (ko) 메모리 소자
CN100502083C (zh) 相变化存储器的垂直侧壁有效引脚结构及其制造方法
CN101246950B (zh) 具有较低电流相变化元件的存储元件
CN101097989B (zh) 具有存储材料绝缘的存储单元及其制造方法
KR102532201B1 (ko) 메모리 소자
CN101345251B (zh) 位于半导体衬底之上的存储单元阵列及其制造方法
CN100562985C (zh) 制造存储单元的自对准空洞及底电极的方法
CN101197422B (zh) 在制造存储单元时产生微孔开口的方法
CN100524878C (zh) 具有空气绝热单元的可编程电阻材料存储阵列
CN101226771B (zh) 使用多存储器层的多层单元存储器结构及其制造方法
CN100524882C (zh) 制作存储单元器件的方法
CN100543966C (zh) 用以制造存储元件的方法
CN101359677B (zh) 相变化存储桥
CN100563042C (zh) 具有自对准气隙绝缘体的电阻随机存取存储器的制造方法
CN1971931A (zh) 具有真空夹层的相变存储器元件
CN101183681A (zh) 用于提升保存能力的双稳态阻抗随机存取存储器结构
CN101540368A (zh) 一种存储单元及制造存储单元阵列的方法
CN100593858C (zh) 具有二极管隔离元件的相变化存储单元
US20090239358A1 (en) Memory Device Manufacturing Method
US20230284463A1 (en) Memory structure and manufacturing method for the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant