TWI376796B - Phase change memory bridge cell with diode isolation device - Google Patents

Phase change memory bridge cell with diode isolation device Download PDF

Info

Publication number
TWI376796B
TWI376796B TW096130786A TW96130786A TWI376796B TW I376796 B TWI376796 B TW I376796B TW 096130786 A TW096130786 A TW 096130786A TW 96130786 A TW96130786 A TW 96130786A TW I376796 B TWI376796 B TW I376796B
Authority
TW
Taiwan
Prior art keywords
electrode
memory cell
electrodes
memory
conductivity type
Prior art date
Application number
TW096130786A
Other languages
English (en)
Other versions
TW200841465A (en
Inventor
Hsiang Lan Lung
Original Assignee
Macronix Int Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix Int Co Ltd filed Critical Macronix Int Co Ltd
Publication of TW200841465A publication Critical patent/TW200841465A/zh
Application granted granted Critical
Publication of TWI376796B publication Critical patent/TWI376796B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5664—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using organic memory material storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/32—Material having simple binary metal oxide structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Memories (AREA)

Description

1376796 九、發明說明： 【聯合研究合約之當事人】 紐約國際商業機器公司（IBM)、台灣旺宏電子股份有 限公司、以及德國英飛凌股份有限公司係為聯合研究合約 的當事人。 【發明所屬之技術領域】 本發明係有關於以相變化記憶材料為基礎的高密度記 憶裝置以及製造此等裝置的方法，相變化記憶材料包括以 硫屬化物為基礎之材料以及其他可程式化電阻材料。 【先前技術】 相變化記憶材料係廣泛地用於讀寫光碟中。這些材料 包括有至少兩種固態相，包括如為非晶態之固態相，以及 為結晶態之固態相。雷射脈衝係用於讀寫光碟片中，以在 二種相中切換，並讀取此種材料於相變化之後的光學性質。 如硫屬化物及類似材料之此等相變化記憶材料，可藉 由施加其幅度適用於積體電路中之電流，而致使晶相變 化。一般而吕非晶態之特徵係其電阻兩於結晶悲，此電阻 值可輕易測量得到而用以作為指示。這種特性則引發使用 可程式化電阻材料以形成非揮發性記憶體電路等興趣，此 電路可用於隨機存取讀寫。 從非晶態轉變至結晶態一般係為一低電流步驟。從結 晶態轉變至非晶態（以下指稱為重置（reset)) —般係為一高 電流步驟，其包括一短暫的高電流密度脈衝以融化或破壞 結晶結構，其後此相變化材料會快速冷卻，抑制相變化的 5 1376796 $ ’使付至少部份相變化結構得轉持在非晶態。理想 古，下’致使相變化材料從結晶態轉變至非晶態之重置電 1度應越低越好。欲降低重置所f㈣置電流幅度，可 ^減低在記憶體巾的相變化材料元件的尺寸、以及減少 “極與此相變化材料之接觸面積而達成’因此可針對此相 ^化材料7G件施加較小的絕對電流值而達成較高的電流密 度。 言由本發明受讓人所研發出的科技之一，係指稱為相變 化t橋記憶胞’其中非常小塊的記憶材料係形成為一導橋 而橫跨一薄膜絕緣構件，其係位於二電極間。此相變化導 橋可以輕易地與邏輯電路以及積體電路上的其他電路整 合。請參見美國專利申請號11/155,067，申請曰為
2005/6/17，發明名稱為 “Thin Film Fuse Phase Change RAM and Manufacturing Method”，發明人為 Lung et a卜此申請 案在發明時係與本發明具有相同的申請人。 在以非常小的尺度製造這些裝置、以及欲滿足生產大 尺寸記憶裝置時所需求的嚴格製程變數時，則會遭遇到問 題。較佳地係提供一種記憶胞結構以及陣列架構，以支援 高密度裝置，同時提供用以製造此等結構之方法其可滿足 生產大尺寸記憶裝置時的嚴格製程變數規格。此外，較佳 係製造記憶裝置其具有微小的主動相變化區。 【發明内容】 本發明所描述之記憶胞陣列包括了複數條字元線其包 括摻雜半導體材料並具有第一導電型，此字元線具有字元 線寬度並且平行於一第一方向而延伸。複數個第二摻雜區 具有一第一導電型，第二導電型係與第一導電型相反''，二 6 1376796 複數個第二摻雜區中的第二摻雜區係位於對應的字元線 上，並在其間定義對應之pn接面。複數個電極對，其中電 極對包括對應的第一與第二電極，以及位於第一與第二電 極間的絕緣構件，絕緣構件在第一與第二電極之間具有一 厚度，第一電極係位於對應的第二摻雜區之上。一記憶材 料導橋陣列係橫跨對應電極對的絕緣構件，此導橋具有對 應的底表面並以之與對應電極對中的第一與第二電極接 觸，同時在對應的第一與第二電極之間定義一電極間路 徑，其長度係由絕緣構件的厚度所定義，其中記憶材料具 有至少二固態相。 在較佳實施例中，此記憶胞的面積等於4F2，其中F 係大約為字元線寬度加上相鄰字元線間距離之總和的一 半，典型地大約為用以製造此記憶胞的微影製程的最小特 徵尺寸。 在本發明中所描述的用以製造記憶胞陣列的方法，包 括：形成複數條字元線其包括摻雜材料其具有一第一導電 型，此字元線具有字元線寬度並平行於一第一方向而延 伸。形成複數個第二摻雜區於對應之字元線之上並在其間 定義pn接面，此第二摻雜區具有一第二導電型，此第二導 電型係與此第一導電型相反。形成複數個電極對，其中此 電極對包括對應之第一與第二電極以及在此第一與第二電 極間之一絕緣構件，此絕緣構件在此第一與第二電極間距 有一厚度，此第一電極係位於對應之此第二摻雜區之上。 形成一記憶材料導橋陣列橫跨此對應電極對之此絕緣構 件，此導橋具有對應之底表面並以此底表面與對應之此電 極對之此第一與第二電極接觸，並且在對應之此第一與第 二電極間定義一電極間路徑，此電極間路徑之長度係由此 7 :緣構件之厚度所定義， 相一中此記憶材料具有至少二固態 以下係詳細戈 明章節目的並非在於之結構與方法。本發明内容說 圍所定義。舉凡本發 t發明。本發明係由申請專利範 可透過下列說 ：施例、特徵、目的及優點 ⑺專利關及所_式獲得充分瞭解。 【實施方式） 後續關於本發日、 施例及方法。可典型地將參照至特定的結構實 明的範疇限制於特 眘=，該些實施例並非用以將本發 其他特徵、元件、方法鱼方法，且本發明可以利用 描述以說明本發明，而^施態樣而實施。較佳實施例係 係由申請專利範圍所界〜。，限制本發明。本發明之範疇 說明而理解本發明的相：：悉該項技藝者可以依據下列 件係以相似的標號指定之。’。在不同實施例中的類似元 請參照第1 _ 1 〇圖％ 第1圖係緣:一記^ 其具有110…圖=面圖，;艮據，列， 其具有-第-導電型，以及了 —第—摻雜區120 雜區12〇 電型係與第—導電型相反 第-導 ，之間的界面，係定義一。n:=^ 電型。在某些替代實施例中，第一摻雜區120 包括了 Ρ型導電型，而第二摻雜區140包括了 Μ 在某些實施例中，第一與第二摻雜區120，130包括了梯度 舉例而言’具有N型導電型的半導體區可以包括 邀^摻雜區，且具有P型導電型的半導體區可以 與摻雜區。 具有導電材料的第-電極150係位於第二換雜區13〇 H緣構件155在第-電極15〇與導電第二電極⑽ 件曰，具有—厚度165。記憶材料導橋ιι〇係橫跨絕緣構 5’並以導橋11〇的底面接觸至第一與第二電極 厭60。在操作時，在第一摻雜區12〇與第二電極⑽的 ，可以誘發電流從第一摻雜區12〇經過第二摻 、第一電極150以及記憶材料導橋11〇，流 二雷二 160，或相反方向亦可。 電極 小主動區170係在導橋11〇中，記憶材料被誘發 態相之間變化的區域。從圖中可見，主 ΐί誘發相變化所需要的電流。在第-4 可以利用薄膜沈積；術而形成：邑緣構:半155的厚度165 150的側壁上。相似 於第一電極 以非常微小。此厚产m，枓導橋11G的厚度115也可 材料沈積於第-電=H利用4膜沈積技術而將記憶 之上。 絕緣構件⑸以及第二電極⑽ 在例示實抱例中，人 以及絕緣構件155 ^18G係位於第—摻雜區120 絕緣略，使得 乳（0)、硫⑴喝（Se)、以及蹄（=)四 1376796 形成元素週期表上第νι族的部分。硫屬化物包括將一硫屬 元素與一更為正電性之元素或自由基結合而得。硫屬化合 物合金包括將硫屬化合物與其他物質如過渡金屬等結合。 一硫屬化合物合金通常包括一個以上選自元素週期表第六 欄的元素’例如鍺（Ge)以及錫（Sn)。通常，硫屬化合 物合金包括下列元素中一個以上的複合物：銻（Sb)、鎵 (Ga)、銦（In)、以及銀（Ag)。許多以相變化為基礎之 記憶材料已經被描述於技術文件中，包括下列合金：鎵/ 銻、銦/銻、銦/硒、銻/碲、鍺/碲、鍺/銻/碲、銦/銻/碲、鎵 /硒/碲 '錫/銻/碲、銦/銻/鍺、銀/銦/銻/碲、鍺/錫/銻/碲、鍺 /銻/硒/碲、以及碲/鍺/銻/硫。在鍺/銻/碲合金家族中，可以 嘗試大範圍的合金成分。此成分可以下列特徵式表示： TeaGe：bSbi〇〇_(a+b) 〇 一位研究員描述了最有用的合金係為，在沈積材料中 所包含之平均碲濃度係遠低於70%，典型地係低於60%， 並在一般型態合金中的碲含量範圍從最低23%至最高 58% ’且最佳係介於48%至58%之碲含量。鍺的濃度係高 於約5%，且其在材料中的平均範圍係從^低8%至最高 30% ’ 一般係低於50%。最佳地，錯的濃度範圍係介於8% 至40%。在此成分中所剩下的主要成分則為銻。（〇vshinky ‘ 112專利’攔10〜11 )由另一研究者所評估的特殊合金包 括 Ge2Sb2Te5、GeSb2Te4、以及 GeSb4Te7。（ Noboru
Yamada，"Potential of Ge-Sb-Te Phase-change Optical Disks for High-Data-Rate Recording’’， SPIE v.31〇9} pp. 28-37(1997))更一般地，過渡金屬如鉻(Cr)、鐵(Fe)、錄(Ni)、 鈮(Nb)、鈀(Pd)、鉑（Pt)、以及上述之混合物或合金，可與 錯/銻/碲結合以形成一相變化合金其包括有可程式化的電 1376796 阻性質。可使用的記憶材料的特殊範例，係如Ovshinsky ‘112專利中攔11-13所述，其範例在此係列入參考。 相變化合金能在此細胞主動通道區域内依其位置順序 於材料為一般非晶狀態之第一結構狀態與為一般結晶固體 狀態之第二結構狀態之間切換。這些合金至少為雙穩定 態。此詞彙「非晶」係用以指稱一相對較無次序之結構， 其較之一單晶更無次序性，而帶有可偵測之特徵如較之結 晶態更高之電阻值。此詞彙「結晶態」係用以指稱一相對 較有次序之結構，其較之非晶態更有次序，因此包括有可 偵測的特徵例如比非晶態更低的電阻值。典型地，相變化 材料可電切換至完全結晶態與完全非晶態之間所有可偵測 的不同狀態。其他受到非晶態與結晶態之改變而影響之材 料特中包括，原子次序、自由電子密度、以及活化能。此 材料可切換成為不同的固態、或可切換成為由兩種以上固 態所形成之混合物，提：ί共從非晶態至結晶態之間的灰階部 分。此材料中的電性質亦可能隨之改變。 相變化合金可藉由施加一電脈衝而從一種相態切換至 另一相態。先前觀察指出，一較短、較大幅度的脈衝傾向 於將相變化材料的相態改變成大體為非晶態。一較長、較 低幅度的脈衝傾向於將相變化材料的相態改變成大體為結 晶態。在較短、較大幅度脈衝中的能量夠大，因此足以破 壞結晶結構的鍵結，同時夠短因此可以防止原子再次排列 成結晶態。在沒有不適當實驗的情形下，可以利用實驗方 法決定特別適用於一特定相變化合金的適當脈衝量變曲 線。在本發明的下述部分中，相變化材料係指GST (鍺銻 碲），並且可以理解的是，亦可使用其他類型的相變化材 料。本發明令所描述適用於PCRAM中的材料係為 11 1376796
Ge2Sb2Te5。 接著係簡單描述四種電阻記憶材料β 1·硫屬化物材料 GexSbyTez x：y:z = 2:2:5 或其他成分為x: 〇〜5; y: 〇〜5; z: 0〜10 以氮、石夕、鍊或其他元素摻雜之GeSbTe亦可 被使用。
形成方法.利用PVD濺鍍或磁控（Magnetron) 濺鍍方式，其反應氣體為氬氣、氮氣、及/或氦氣、 壓力為1 mTorr至1 〇〇 mT〇rr。此沈積步驟一般係 於室溫下進行。一長寬比為1〜5之準直器 (collimater)可用以改良其填入表現。為了改善其 ，入表現，亦可使用數十至數百伏特之直流偏 壓。另一方面，同時合併使用直流偏壓以及準直 器亦是可行的。 有時需要在真空中或氮氣環境中進行一沈積 後退火處理，以改良硫屬化物材料之結晶態。此 退火處理的溫度典型地係介於丨 退火時間則少於30分鐘。 匕芏叫而 硫屬化物材料之厚度係隨著細胞結構的設計 而定。一般而言’硫屬化物之厚度大於8奈米者 可以具有相變化特性，传彳鼻丨卜从Λβ
At 更于此材料展現至少雙穩 定的電阻態。 2.超巨磁阻(CMR_)材料 PrxCayMn03 x:y = 0.5:0.5 12 1376796 或其他成分為χ: 0〜1; y: 0〜1。 包括有猛氧化物之超巨磁阻材料亦可被使用。 形成方法：利用PVD濺鍍或磁控濺鍍方式， 其反應氣體為氬氣、氮氣、氧氣及/或氦氣、壓力 為1 mTorr至100 mTorr。此沈積步驟的溫度可介 於室溫至600°C，視後處理條件而定。一長寬比 為1〜5之準直器（collimater)可用以改良其填入表 現。為了改善其填入表現，亦可使用數十至數百 伏特之直流偏壓。另一方面，同時合併使用直流 偏壓以及準直器亦是可行的。可施加數十高斯 (G au s s)至10，0 0 0兩斯之間的磁場，以改良其磁結 晶滤。 可能需要在真空中或氮氣環境中或氧氣/氮氣 混合環境中進行一沈積後退火處理，以改良超巨 磁阻材料之結晶態。此退火處理的溫度典型地係 介於400°C至600°C，而退火時間則少於2小時。 超巨磁阻材料之厚度係隨著記憶胞結構的設 計而定。厚度介於10奈米至200奈米的超巨磁 阻材料，可被用作為核心材料。 一 YBCO(YBaCu03, 一種高溫超導體材料）緩 衝層係通常被用以改良超巨磁阻材料的結晶悲。 此YBCO的沈積係在沈積超巨磁阻材料之前進 行。YBCO的厚度係介於30奈米至200奈米。 3.雙元素化合物
NixOy、TixOy、AlxOy、WxOy、ZnxOy、ZrxOy、 CuxOy 等 x:y= 0.5:0.5 · 13 1376796 或其他成分為χ: 〇〜1; y: 0〜1 形成方法：利用PVD濺鍍或磁控濺鍍方式， 其反應氣體為氬氣、氮氣、氧氣、及/或氦氣、壓 力為1 mTorr至100 mTorr，其標把金屬氧化物係 為如 NixOy、TixOy、AlxOy、WxOy、ZnxOy、ZrxOy、 CllxOy等。此沈積步驟一般係於室溫下進行。一 長寬比為1〜5之準直器可用以改良其填入表現。 為了改善其填入表現，亦可使用數十至數百伏特 之直流偏壓。若有需要時，同時合併使用直流偏 壓以及準直器亦是可行的。 有時需要在真空中或氮氣環境或氧氣/氮氣混 合環境中進行一沈積後退火處理，以改良金屬氧 化物内的氧原子分佈。此退火處理的溫度典型地 係介於400°C至600°C，而退火時間則少於2小時。 2.反應性沈積：利用PVD濺鍍或磁電管濺鍍 方式，其反應氣體為氬氣/氧氣、氬氣/氮氣/氧氣、 純氧、氦氣/氧氣、氦氣/氮氣/氧氣等，壓力為1 mTorr至100 mTorr，其標把金屬氧化物係為如 Ni、Ti、A卜W、Zn、Zr、Cu等。此沈積步驟一 般係於室溫下進行。一長寬比為1〜5之準直器可 用以改良其填入表現。為了改善其填入表現，亦 可使用數十至數百伏特之直流偏壓。若有需要 時，同時合併使用直流偏壓以及準直器亦是可行 的。 有時需要在真空中或氮氣環境或氧氣/氮氣混 合環境中進行一沈積後退火處理，以改良金屬氧 化物内的氧原子分佈。此退火處理的溫度典型地 14 1376796 係介於400°C至600°C，而退火時間則少於2小時。 3.氧化：使用一高溫氧化系統（例如一高溫爐 管或一快速熱處理(RTP))進行氧化。此溫度係介 於200°C至700°C、以純氧或氮氣/氧氣混合氣體， 在壓力為數mTorr至一大氣壓下進行。進行時間 可從數分鐘至數小時。另一氧化方法係為電漿氧 化。一無線射頻或直流電壓源電漿與純氧或氬氣/ 氧氣混合氣體、或氬氣/氮氣/氧氣混合氣體，在壓 力為1 mTorr至100 mTorr下進行金屬表面的氧 化，例如Ni、Ti、A卜W、Zn、Zr、Cu等。此氧 化時間係從數秒鐘至數分鐘。氧化溫度係從室溫 至約300°C，視電漿氧化的程度而定。 4.聚合物材料 摻雜有銅、碳六十、銀等的TCNQ PCBM-TCNQ混合聚合物 形成方法：利用熱蒸發、電子束蒸發、或原子 束磊晶系統(MBE)進行蒸發。一固態TCNQ以及 摻雜物係在一單獨室内進行共蒸發。此固態 TCNQ以及摻雜物係置於一鎢座或一钽座或一陶 兗座中。接著施加一大電流或電子束，以溶化反 應物’使得這些材料混合並沈積於晶圓之上。此 處並未使用反應性化學物質或氣體。此沈積作用 係於壓力為10-4 Torr至10-10 Torr下進行。晶圓 溫度係介於室溫至200°C。 有時需要在真空中或氮氣環境中進行一沈積 後退火處理，以改良聚合物材料的成分分佈。此 退火處理的溫度典型地係介於室溫至300°C，而 15 1376796 退火時間則少於1小時。 2.旋轉塗佈：使用一旋轉塗佈機與摻雜之 TCNQ溶液，轉速低於1〇〇〇 rpm。在旋轉塗佈之 後，此晶圓係靜置（典型地係在室溫下，或低於 200 C之溫度）一足夠時間以利固態的形成。此靜 置時間可介於數分鐘至數天，視溫度以及形成條 件而定。 用以形成硫屬化物的例示方法之一係利用PVD濺鍍 或磁控（Magnetron)濺鍍方式，其反應氣體為氬氣、氮氣、 及/或乱氣、屢力為1 mTorr至100 mTorr。此沈積步驟一般 係於室溫下進行。一長寬比為卜5之準直器（c〇llimater)可 用以改良其填入表現。為了改善其填入表現，亦可使用數 十至數百伏特之直流偏壓。另一方面，同時合併使用直流 偏壓以及準直器亦是可行的。 有時需要在真空中或氮氣環境中進行一沈積後退火處 理，以改良硫屬化物材料之結晶態。此退火處理的溫度典 型地係介於10CTC至4〇〇。〇，而退火時間則少於30分鐘。 硫屬化物材料之厚度係隨著細胞結構的設計而定。一 般而言’硫屬化物之厚度大於8奈米者可以具有相變化特 性’使彳于此材料展現至少雙穩定的電阻態。可以期待的是， 某些材料甚至適合更小的厚度。 第2A-2C圖係為本發明一實施例的交叉點記憶胞陣列 的部分剖面圖。第圖係為正交於位元線260的剖面圖， 並且包括複數個記憶胞2〇〇。第2b與2C圖係正交於字元 線220所做的剖面圖。 —字兀線220平行於一第一方向而延伸，字元線22〇具 有字兀線寬度201，且相鄰的字元線22〇係被一字元線隔 丄376796 S 2G 包括了摻 2元線260係平行於第二方向而延伸ί -方向係垂直於第一方向。位元線26 =:工 隔。在㈣示的實謝，^位線 1=\離262所分 的第二電極。介雷姑粗2fin " 了。己憶胞200 电不）丨電材枓260係位於相鄰字元線乃 Μ 兄憶胞2G0包括了第二摻 之間 之上，並且在苴P卩宁墓·τ 1 %對應的字元線220 有-第二摻雜導電型，其二Π:，二摻雜區230具 包括了電極對，此電極對包括 的第相記憶胞200 第二電極（位元線260)、“及位:H产250以及 極（位元線260)之間的絕緣構f第?50與第二電 於對應的第二摻雜區230之上。1絕2^5M f 一電極250係位 2_5〇與㈣極(位元線26〇) 55在第】： 介電層28。係位於絕緣丄=
之間。或者，可以省略介電層28〇 续爐H 位元對應的字元線220之上。 使传絕緣構件255係 件2^憶^道Γ包括了^憶材料導橋210，其橫跨絕緣構 =55二導橋210具有底面’並以此底面與第-電極250 電極（位元線260)接觸。在第—電極25〇與第二 ”元線遍）之間形成一電極間路徑，其路徑長度 係由絕緣構件255的厚度256所定義。 在例示實施例中的導橋21〇包括了記憶材料，藉由施 加電流通過導橋210或者施加電壓橫跨第一電極25〇與第 二電極（位元線260)，能夠可逆地誘發此記憶材料的至少 二個可逆的固態相’此材料可舉例如硫屬化物材料或其他 類似材料。 17 丄376796 可以理解的是，導電位元線260以及第—電極25〇 口 以應用多種不同的材料而實施，包括鋁、氮化鈦以〇: 鷄材料荨金屬，以及非金屬導電材料例如捧雜多晶發尊 在例示實施例中，第一電極25〇與位元線26〇 = f。 ，鈦或氮化鈕。或者，第—電極25〇與位元線2役「氮 =鈦或氮化鋁钽’或在進—步的實例中，包種：虱 選自下列群組的金屬：鈦、鎢、鉬、鋁 括種以上 鋼、鎳、釕及其合金。 钥㉟銥、 第2D圖係為第2A-2C圖之記憶胞2〇〇陣 ::圖。記憶胞200具有-記憶胞面積295。在較佳， 例中，位元線寬度261以及位元魄隔離_ 較佳實施 係等於·Me 線 離62的總和， 9〇Λ 、特徵尺寸F的兩倍，而F較佳係為用以生成丰一 位元線260所❹之微㈣㈣最小特徵尺寸= 徵度2〇1與字元線隔離距離202的總和，係等於特 尺的兩倍’使得記憶細胞面積295等於4f2。、 胞陣圖繪：了一製程流程實施例’用以製造-記憶 ^使用了本發明的記憶胞。第3A 3B圖繪示了一多 二。構300的對應上視圖與剖面圖，其包括一第一摻雜層 邀〇、_-第二掺雜層32〇、以及—導電底電極層33卜第一 二道:摻雜層31G，32G具有對應的第—與第二導電型，第 導電型係與第二導電型相反。 化巧，在第3A-3B®中所示的多層結構3〇〇係被圖案 構她成在第4A_4B圖所示的結構’其具有複數個條狀結 之門〜i平仃於第一方向而延伸，並且在各條狀結構400 420曰疋甘義的第一溝槽410。條狀結構400包括了字元線 2ϋ，其包括第一摻雜層31〇的一部分。 接著’第一介電材料5〇〇係形成於第4α_4]β圖所繪示 18 1376796 的/第二溝槽410中，並且利用如化學機械研磨CMp等製程 進行平面化，生成第5A-5B圖所繪示的結構。第一介電材 料500可以包括如二氧化石夕等。 ★接著，藉由蝕刻第5A-5B圖所示的結構而形成複數個 弟一溝600，生成第6A-6C圖所繪示的結構，其在第二 ，槽600+之間具有複數個多層堆疊610。此第二溝槽600 平行於一第二方向而延伸，第二方向係垂直於第一方向。 如第6A-6C圖所示，字元線42〇位於溝槽6〇〇以下的部分 係被外露出來。多層堆疊61G包括了 —第二摻雜區㈣以 及第電極630。第二摻雜區620包括了第二摻雜區32〇 位於對應字元線420之上的部分，並且在其間定義了卯接 面640笫電極630包括了底電極層330於對應的第二 摻雜區620之上。多層堆疊61〇具有側壁表面66〇。 接著，第二介電材料700係形成於第6八_6(：圖的溝槽 〇〇中，此第二介電材料700部分填滿了溝槽6〇〇，並形 二第7A-7C目所示的結構。舉例而言，第二介電材料· 利用介電材料7GG填人溝槽_巾，並選擇性針 電材料700進行回蝕刻。 ♦ 接著，-第三介電材料係形成於第7A 7C圖所繪示的 之上ΐ順形層，並利用如CMP等製程進行平面化，以 干夕層堆璺61G的上表面⑽外露，生成如第8A8c圖所 a構第= 第-電極630之間。對的絕緣構件_係位於相鄰的 接著…層導電材料係形成於第8A 8 土’並利射卩CMP等製程進行平面化 的= 所输示的結構’其具有位元線卯。平行於第二方Γ而； 19 伸，位元線900係4 —層相變化材料係4於成對的絕緣構件820之間。接著， 1〇〇〇’如第1〇Α ι〇^圖案化，以形成複數個相變化導橘 記憶胞陣列。或者，^所不，生成如第2A-2D圖所繪示的 9A-9C圖所績示的沾J以藉由圖案化-層介電材料於第 罩以形成此4目變化；^之上，並利用此詹介電材料做為遮 在本c_。 字元線其包括摻憶胞陣列實施例，包括了複數條 此字元線具有字元緩^體材料，其具有-第-導電型， 數個第二摻雜區，並且平行於一第一方向延伸；複 與此第—導電型相一第二導電型且此第二導電型係 應之字元線上之第二複數個第-摻雜摻雜區中位於對 面；複數個電極對了其=區，並在其間定義對應之ΡΙ1接 位於此第—與第二嘗^包括對應之第-與第二電極以及 第-與第二電極間二 1二絕=件，此絕緣構件在此 =摻雜區中;以及-“二 與此對應電極對之此第面並以此底表面 第-盥第-電極間定蘼：f 接觸，並在對應之此 緣構件之衫所定義，其中此記憶材料具有 相0 本發明所述之實施例的優點，包括了： 小的尺寸，提供-陣舰構而能支援高密度裝^，；；及一 種用以製造此，结構的方法，而能符合大尺寸記憶裝置所需 要的嚴格製輕變數規格。 雖然本發明係已參照較佳實施例來加以描述，將為吾 人所瞭解的是，本發明創作並未受限於其詳細描述内容。 20 13/0/96 及修改樣式係已於先前描述中所建議，並且其他 式及修改樣式將為熟習此項技藝之人士所思及。特 =，根據本發明之結構與方法，所有具有實質上相同於 、&明之構件結合而達成與本發明實質上相同結果者皆不 本精神範嗜。因此’所有此等替換方式及修改 ，士係，欲落在本發明於隨附申請專利範圍及其均等物所 界疋的範疇之中。任何在前文中提及之專利申請案以及印 刷文本，均係列為本案之參考。
【圖式簡單說明】 第1圖係繪示一記憶胞之剖面圖，其具有根據本發明 —實施例的相變化記憶導橋。 第2A-2C圖係繪示本發明一實施例之記憶胞陣列的部 分剖面圖。 第2D圖係為第2A-2C圖之記憶胞陣列的部分上視圖。 第3A-10C圖係繪示本發明一實施例之記憶胞陣列製 程順序。 【主要元件符號說明】 100 110 115 120 130 140 150 155 記憶胞 相變化導橋 相變化導橋的厚度 第一摻雜區 第二摻雜區 ρη接面 第一電極 絕緣構件 21 第二電極 絕緣構件厚度 主動區 介電層 記憶胞 字元線寬度 字元線隔離距離 記憶材料導橋 字元線 第二摻雜區 pn接面 第一電極 絕緣構件 絕緣構件厚度 位元線（第二電極） 位元線寬度 位元線隔離距離 介電層 介電材料 記憶胞面積 多層結構 第一摻雜層 第二摻雜層 底電極層330 條狀結構 第一溝槽 字元線 22 1376796 500 第一介電材料 600 第二溝槽 610 多層堆疊 620 第二摻雜區 630 第一電極 640 pn接面 660 側壁表面 700 第二介電材料 800 第三介電材料 810 上表面 820 絕緣構件 900 位元線 1000 相變化導橋
23

Claims (1)

1376796 中華民國發明專利申請第096130786號 無劃線之申請專利範圍替換本 中華民國100年11月28日送呈 十、申請專利範圍： 1. 一種記憶裝置，包括： 其具有一第一導電型， 一第一摻雜半導體元件 適用作為陰極或陽極之一； 一第二掺雜半導體元件，其具有一第二導電型且 該第二導電型係與該第一導電型相反，適用作為陰極或陽 極之另一者，該第二摻雜半導體元件係位於該第一摻雜半 導體元件之上、並且在該二摻雜半導體元件之間定義一 ρη 接面；
一第一電極位於該第二摻雜半導體元件之上； 一第二電極； 一絕緣構件位於該第一電極與該第二電極之間， 該絕緣構件在該第一與第二電極之間具有一厚度；以及
一記憶材料導橋橫跨該絕緣構件的該厚度’該導 橋具有一底表面，並以該底表面與該第一及第二電極定義 一連續的接觸平面，該底表面與該第一及第二電極於該接 觸平面處接觸，該記憶材料導橋在該第一與第二電極之 間、橫跨該絕緣構件處定義一水平方向的電極間電流路 徑’該電極間電流路控具有由該絕緣構件之厚度所定義之 一路徑長度，其中該記憶材料具有至少二固態相。 2. 如申請專利範圍第1項所述之裝置，其中該至少二固 態相係藉由一電流而可逆地誘發。 3. 如申請專利範圍第2項所述之裝置，其中該至少二固 態相包括一大致非晶相以及一大致結晶相。 24 1376796 4. ^如申請專利範圍第1項所述之H其中該絕緣構件 之厚度係小於用以形成該裝置之一微影製程之一最小微影 特徵尺寸。 5· ^申請專利範圍第】項所述之|置，其中該記憶材料 包括合金，該合金包括由鍺、銻與碲所形成之組合物。 如申明專利範圍第1項所述之裝置，其中該記憶材料 i括 ^金，其包括二種以上選自下列群組之合金：鍺、 録碑、石西、銦、鈦、錁、祕、錫、銅、！巴、錯、銀、疏 與金。 導電 .如申請專利範圍第1項所述之裝置，其中該第一 型包括N型導體且該第二導電型包括？型導體。 8一·“如申請專利範圍第丨項所述之裝置，其中該第一與第 :電極包括選自下列群組之一元素：鈦、鎢、鉬、鋁、鈕、 銅、鉑、銥、鑭、鎳、釕、及其合金。 置’其中該第一與第 置’其中該第一與第 9_'如申請專利範圍第1項所述之幾 二電極包括鈦與氮。 10带如申請專利範圍第1項所述之裝 二電極包括鈕與氮。 種記憶胞陣列，該陣列包括： —複數條字元線其包括摻雜之材料，其具有一第 25 :導電型’該複數條字元線具 弟—方向延伸，¾禎I仪A _ ^ 線寬度亚且平行於一 線勒作為陰極或陽極之 電型且該第二導電型係與該第2第二導 τ 。亥複數個弟二摻雜半導體元件 第二電極:=γ::γ對包括對應之第-與 ;陶件在該第-與第二電_4=;絕=件，該 係位於對應之第二摻雜半導體元件上；= 電極 件的节户Γ己憶材料導橋陣列橫跨對應電極對之該絕缘構 與該對應電極對之今第表面’亚以該底表面 面，對之°亥弟&苐二電極定義一連續的接觸平 Μ底表面與該第一及第二電極於 該記憶材料導柊，计尤斟庙4 & 牧’卞卸题接觸， 水平方6认+ π 、’在對應之该一與第二電極間定義— 仰这L的電極間電流路控’該電極間電流路徑長声係由 :緣構件之厚度所定義，其中該記憶材料具有 如申响專利範圍第n項所述之記憶胞陣列，其中誃 fe胞陣列中之該些記憶胞包括⑻—pn接面，⑼、極 對，以及（c) 一記憶材料導橋，使得該些記憶胞係以一六 又點（cross point)陣列排列。 夂 如申請專利範圍第12項所述之記憶胞陣列，更包括— 複數個導電位元線其包括在該複數個電極對中之第二電 26 1376796 有位元線寬度’並且平行-第二方向延伸， 該弟二方向係垂直於該第一方向。 申 14·如申請專利範圍第n馆 項所逑之記憶胞陣列，更包括· 離距離而=複數條位元線中之相鄰位元線係以-第-隔 離距離而==字元線中之相鄰字元線係以-第二隔 在該記憶胞陣列中之記憶胞係 Ϊ第積沿著該第-方向具有-第-側邊·； 字元線寬度與該第f:離該:-側邊之長度係等於該 於該位⑽寬度與料—隔ί距ί該第二側邊之長度係等 圍之記憶胞陣列，其中該第 長度係等於一特徵尺寸F 、之兩倍，且该第二側邊之 於4F2。 、 兩倍，使得該記憶胞面積係等 範ff以所述之記憶胞陣列，其令該至 田电流而可延地誘發。 7·如申凊專利範圍第】〗項 >'二固職純-大財料以―mfj，其中該至 項所述之記憶胞陣列，其中該絕 “小於用以形成該陣列之-微影製程：一最 27 J、微影特徵尺寸。 合物。 忒&1包括由鍺、銻與碲所形成之組 :材:所述之記憶胞陣列，其中該記 金：錯、銻、碲、、石西、銦1二Γ上選自下列群組之合 銀、硫與金。 太、鎵、鉍、錫、銅、鈀、鉛、 -導ϋ: rd i11項所述之記憶胞陣列，其中該第 孓導體且該第二導電型包括P型導體。 'Ϊ申項所述之記憶胞陣列，其中該第 紹Hi 下列群組之-元素：欽、鶴、顧、 1呂纽、銅、翻、銀、n釕 23.如申請專利範圍第 一與第二電極包括^氮/所述之記憶胞陣列，其中該第 24‘如申請專利範圍第η項 一與第二電極包括组與氮。、斤述之4胞陣列，其中該第 25. 一種胞陣列之方法，該方法包括： 導電型，%，元其包括摻㈣料其具有-第 μ 泉/、有予元線寬度並平行於一第一方向 1376796 而延伸； 形成一複數個第二摻雜區於對應之字元線之上並 在其間定義pn接面，該第二摻雜區具有一第二導電型，該 第二導電型係與該第一導電型相反； ^ 形成一複數個電極對，其中該電極對包括對應之· · 第一與第二電極以及在該第一與第二電極間之一絕緣構 件，該絕緣構件在該第一與第二電極間距有一厚度，該第 一電極係位於對應之該第二摻雜區之上；以及 形成一記憶材料導橋陣列橫跨該對應電極對之該 絕緣構件，該導橋具有對應之底表面並以該底表面與對應· 之該電極對之該第一與第二電極接觸，並且在對應之該第 一與第二電極間定義一電極間路徑，該電極間路徑之長度 係由該絕緣構件之厚度所定義，其中該記憶材料具有至少 二固態相。 26.如申請專利範圍第25項所述之方法，其中該記憶胞陣 -列中之該些記憶胞包括（a) — pn接面，（b) —電極對，以 及（c) 一記憶材料導橋，使得該些記憶胞係以一交叉點陣 列排列。 · 27. 如申請專利範圍第26項所述之方法，更包括形成複數 個導電位元線其包括在該複數個電極對中之第二電極，該 位元線具有位元線寬度，並且平行一第二方向延伸，該第 二方向係垂直於該第一方向。 28. 如申請專利範圍第27項所述之方法，更包括： 在該複數條位元線中之相鄰位元線係以一第一隔 29 1376796 離距離而分隔； 在該複數條字元線中之相鄰字元線係以一第二 離距離而分隔；以及 在該記憶胞陣列中之記憶胞係具有-記憶胞面 積，該記憶胞面積沿著該第一方向具有一第一側邊、沿著 ΐ第ίί向具有—第二側邊’該第—側邊之長度係等^該 子π線覓度與該第二隔離距離，且該第二側邊之長度係 於該位元線寬度與該第一隔離距離。 又’、· 29.如巾請專利第28項所述之方法，其中該第一側邊 於—碰尺寸F之兩倍，且該第二側邊之長度係 ；、徵尺寸F之兩倍，使得該記憶胞面積係等於4F2。 ^°中請專利範圍第25項所述之方法，其中該至少二固 匕、相係由一電流而可逆地誘發。
申請專利範圍帛25項所述之方法，其中該至少二 L相匕括一大致非晶相以及一大致結晶相 32,如申請 之厚度係小 特徵尺寸。 專利範圍第25項所述之方法，其中該絕緣構件 於用以形成遠陣列之一微影製程之一最小微影 Ϊ括=請專利範圍第25項所述之方法，其中該記憶材料 合金，該合金包括由鍺、銻與碲所形成之組合物。 34.如申請專利範圍帛25項所述之方法’其中該記憶材料 1376796 包括一合金’其包括二種以上選自下列群組之合金：鍺、 録碌、砸、銦、鈦、錁、祕、錫、銅、把、動、銀、硫 與金。 瓜 35·如申請專利範圍第25項所述之方法，其中該第一導電 型包括N型導體且該第二導電型包括p型導體。 36.如中請專利範圍第25項所述之方法，其中該第— -電極包括選自下列群組之―元素：鈦、鶴、钥、紹、^、 銅、翻、銥、鑭、鎳、釕、及其合金。 一 二電極包括^1^圍第25項所述之方法，其中該第一與第 圍第25項所述之方法’其中該第-與第 則以製造—記憶胞陣狀方法，該方法包括. 狀結構，構形成複數個條 義複數個第一、 ίΐίϊ千订一弟一方向延伸並在其間定 结構Γ ’ Μ該碰贿狀結射之該此停狀 m—ί元:包括一第一榜雜層，其包括 雜厚曼士 弟—摻雜層位於該字元線之上，該第二狹 '广7有一第二導電型，以及 二摻 底電極材料於該第二#雜層之上；^底電極層其包括 ，，一第一介電材料於該複數個 形成-複數個第二溝渠平行於-第4二 31 1376796 該第二方向係垂直於該第一方向，藉以將位於該第二溝渠 之下之該些字元線外露、並且定義複數個多層堆疊於該些 第二溝槽之間，該些多層堆疊具有對應之頂與側壁表面， • 其中該複數個多層堆疊中之多層堆疊包括(a) —第二摻雜 . 區其包括該第二摻雜層位於對應之該字元線上之一部分， 並且在其間定義一 pn接面，（b) —第一電極其包括底電極 材料於該對應之第二掺雜區之上； 形成一侧壁介電層於該多層堆疊之上並進行平面 化，以外露該多層堆疊之上表面，進而形成一複數個絕緣 φ 構件於該多層堆疊之側壁表面上，使得絕緣構件對係位於 相鄰之第一電極之間； 形成一複數條位元線平行該第二方向而延伸，該 複數條位元線中之位元線係位於該絕緣構件對之間； 圖案化一記憶材料層以形成複數個導橋，進而形 •成一記憶胞陣列，該導橋係延伸橫跨位於相鄰第一電極間 . 之該些絕緣構件對中之一絕緣構件，該導橋具有對應之底 表面並且以該底表面與對應之該第一電極與位元線接觸， 並在對應之該第一電極與位元線之間定義一電極間路徑， # 該路徑之長度係由對應之該絕緣構件之厚度所定義，其中 該記憶材料具有至少二固態相。 40. 如申請專利範圍第1項所述之裝置，其中記憶材料導 橋包含一個與該第一及第二電極分離之主動區域。 41. 如申請專利範圍第1項所述之裝置，其中記憶材料導 橋包含一個主動區域於該絕緣構件之上。 32 1376796 42.如申請專利範圍第1項所述之裝置，其中記憶材料導 橋包含一個與該第一及第二電極分離之主動區域，且該主 動區域位於該絕緣構件之上。
33
TW096130786A 2007-04-06 2007-08-20 Phase change memory bridge cell with diode isolation device TWI376796B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/697,492 US8610098B2 (en) 2007-04-06 2007-04-06 Phase change memory bridge cell with diode isolation device

Publications (2)

Publication Number Publication Date
TW200841465A TW200841465A (en) 2008-10-16
TWI376796B true TWI376796B (en) 2012-11-11

Family

ID=39826755

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096130786A TWI376796B (en) 2007-04-06 2007-08-20 Phase change memory bridge cell with diode isolation device

Country Status (3)

Country Link
US (1) US8610098B2 (zh)
CN (1) CN100593858C (zh)
TW (1) TWI376796B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8624217B2 (en) * 2010-06-25 2014-01-07 International Business Machines Corporation Planar phase-change memory cell with parallel electrical paths
US8575008B2 (en) 2010-08-31 2013-11-05 International Business Machines Corporation Post-fabrication self-aligned initialization of integrated devices
KR101823500B1 (ko) * 2011-07-11 2018-01-31 삼성전자주식회사 상변화 메모리 장치의 제조 방법
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
CN105742490B (zh) * 2016-03-11 2018-09-07 中国科学院上海微系统与信息技术研究所 一种提高相变存储器数据保持力的相变材料层结构
US11683998B2 (en) 2021-03-22 2023-06-20 International Business Machines Corporation Vertical phase change bridge memory cell

Family Cites Families (158)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
IL61678A (en) 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4719594A (en) 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4876220A (en) 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
JP2685770B2 (ja) 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
US5017508A (en) * 1989-06-29 1991-05-21 Ixys Corporation Method of annealing fully-fabricated, radiation damaged semiconductor devices
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
JP2825031B2 (ja) 1991-08-06 1998-11-18 日本電気株式会社 半導体メモリ装置
US5166096A (en) 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
US5958358A (en) 1992-07-08 1999-09-28 Yeda Research And Development Co., Ltd. Oriented polycrystalline thin films of transition metal chalcogenides
JP2884962B2 (ja) 1992-10-30 1999-04-19 日本電気株式会社 半導体メモリ
US5515488A (en) 1994-08-30 1996-05-07 Xerox Corporation Method and apparatus for concurrent graphical visualization of a database search and its search history
US5785828A (en) 1994-12-13 1998-07-28 Ricoh Company, Ltd. Sputtering target for producing optical recording medium
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5869843A (en) 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5837564A (en) 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5866928A (en) 1996-07-16 1999-02-02 Micron Technology, Inc. Single digit line with cell contact interconnect
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5985698A (en) 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US5902704A (en) 1997-07-02 1999-05-11 Lsi Logic Corporation Process for forming photoresist mask over integrated circuit structures with critical dimension control
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
US7023009B2 (en) 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6087269A (en) 1998-04-20 2000-07-11 Advanced Micro Devices, Inc. Method of making an interconnect using a tungsten hard mask
US6372651B1 (en) 1998-07-17 2002-04-16 Advanced Micro Devices, Inc. Method for trimming a photoresist pattern line for memory gate etching
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6177317B1 (en) 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6420216B1 (en) 2000-03-14 2002-07-16 International Business Machines Corporation Fuse processing using dielectric planarization pillars
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6563156B2 (en) * 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6567293B1 (en) 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6555860B2 (en) 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6271090B1 (en) 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
WO2002061840A1 (fr) 2001-01-30 2002-08-08 Hitachi, Ltd. Dispositif de circuit integre semi-conducteur et procede de production de ce dernier
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6730928B2 (en) 2001-05-09 2004-05-04 Science Applications International Corporation Phase change switches and circuits coupling to electromagnetic waves containing phase change switches
US6514788B2 (en) 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6511867B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6673700B2 (en) 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6643165B2 (en) 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6800563B2 (en) 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6992365B2 (en) * 2001-10-12 2006-01-31 Ovonyx, Inc. Reducing leakage currents in memories with phase-change material
US6545903B1 (en) 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6512241B1 (en) 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6867638B2 (en) 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
US6972430B2 (en) 2002-02-20 2005-12-06 Stmicroelectronics S.R.L. Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof
US7122281B2 (en) 2002-02-26 2006-10-17 Synopsys, Inc. Critical dimension control using full phase and trim masks
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US6620715B1 (en) 2002-03-29 2003-09-16 Cypress Semiconductor Corp. Method for forming sub-critical dimension structures in an integrated circuit
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6864503B2 (en) 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6850432B2 (en) 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
JP4133141B2 (ja) 2002-09-10 2008-08-13 株式会社エンプラス 電気部品用ソケット
JP4190238B2 (ja) 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US6992932B2 (en) 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
JP4928045B2 (ja) 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
US6791102B2 (en) 2002-12-13 2004-09-14 Intel Corporation Phase change memory
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US6815266B2 (en) 2002-12-30 2004-11-09 Bae Systems Information And Electronic Systems Integration, Inc. Method for manufacturing sidewall contacts for a chalcogenide memory device
EP1439583B1 (en) 2003-01-15 2013-04-10 STMicroelectronics Srl Sublithographic contact structure, in particular for a phase change memory cell, and fabrication process thereof
WO2004068498A1 (en) 2003-01-31 2004-08-12 Koninklijke Philips Electronics N.V. Mram architecture for low power consumption and high selectivity
KR100486306B1 (ko) * 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US7323734B2 (en) * 2003-02-25 2008-01-29 Samsung Electronics Co., Ltd. Phase changeable memory cells
US7067865B2 (en) 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US7893419B2 (en) 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
US6927410B2 (en) 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
DE10345455A1 (de) 2003-09-30 2005-05-04 Infineon Technologies Ag Verfahren zum Erzeugen einer Hartmaske und Hartmasken-Anordnung
JP2005150243A (ja) * 2003-11-12 2005-06-09 Toshiba Corp 相転移メモリ
US6808991B1 (en) 2003-11-19 2004-10-26 Macronix International Co., Ltd. Method for forming twin bit cell flash memory
US6937507B2 (en) 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
JP4124743B2 (ja) 2004-01-21 2008-07-23 株式会社ルネサステクノロジ 相変化メモリ
KR100564608B1 (ko) 2004-01-29 2006-03-28 삼성전자주식회사 상변화 메모리 소자
US6936840B2 (en) 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
JP4529493B2 (ja) 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
KR100598100B1 (ko) 2004-03-19 2006-07-07 삼성전자주식회사 상변환 기억 소자의 제조방법
DE102004014487A1 (de) 2004-03-24 2005-11-17 Infineon Technologies Ag Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
KR100647218B1 (ko) * 2004-06-04 2006-11-23 비욘드마이크로 주식회사 고집적 상변화 메모리 셀 어레이 및 이를 포함하는 상변화메모리 소자
US7365385B2 (en) 2004-08-30 2008-04-29 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7608503B2 (en) 2004-11-22 2009-10-27 Macronix International Co., Ltd. Side wall active pin memory and manufacturing method
KR100827653B1 (ko) 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US7220983B2 (en) 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
US7419771B2 (en) 2005-01-11 2008-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a finely patterned resist
US7214958B2 (en) 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7488967B2 (en) 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
US7166533B2 (en) 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7514288B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US7534647B2 (en) 2005-06-17 2009-05-19 Macronix International Co., Ltd. Damascene phase change RAM and manufacturing method
US7321130B2 (en) 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US7598512B2 (en) 2005-06-17 2009-10-06 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US7514367B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Method for manufacturing a narrow structure on an integrated circuit
US8237140B2 (en) 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US20070037101A1 (en) 2005-08-15 2007-02-15 Fujitsu Limited Manufacture method for micro structure
US20070111429A1 (en) 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory
US7397060B2 (en) 2005-11-14 2008-07-08 Macronix International Co., Ltd. Pipe shaped phase change memory
US7394088B2 (en) 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7450411B2 (en) 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7507986B2 (en) 2005-11-21 2009-03-24 Macronix International Co., Ltd. Thermal isolation for an active-sidewall phase change memory cell
US7829876B2 (en) 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7479649B2 (en) 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7599217B2 (en) 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7605079B2 (en) 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
US7642539B2 (en) 2005-12-13 2010-01-05 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation pad and manufacturing method
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US20070158632A1 (en) 2006-01-09 2007-07-12 Macronix International Co., Ltd. Method for Fabricating a Pillar-Shaped Phase Change Memory Element
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7595218B2 (en) 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7825396B2 (en) 2006-01-11 2010-11-02 Macronix International Co., Ltd. Self-align planerized bottom electrode phase change memory and manufacturing method
US7432206B2 (en) 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
US7456421B2 (en) 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
US7928421B2 (en) 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
US8129706B2 (en) 2006-05-05 2012-03-06 Macronix International Co., Ltd. Structures and methods of a bistable resistive random access memory
US7608848B2 (en) 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure

Also Published As

Publication number Publication date
US8610098B2 (en) 2013-12-17
TW200841465A (en) 2008-10-16
US20080247224A1 (en) 2008-10-09
CN101281923A (zh) 2008-10-08
CN100593858C (zh) 2010-03-10

Similar Documents

Publication Publication Date Title
CN100502083C (zh) 相变化存储器的垂直侧壁有效引脚结构及其制造方法
TWI323930B (en) Method for making a self-converged void and bottom electrode for memory cell
TWI335662B (en) Memory cell with memory material insulation and manufacturing method
TWI375323B (en) 4f2 self align fin bottom electrodes fet drive phase change memory
CN101866942B (zh) 环状电极及其制造方法
CN100524610C (zh) 用于在集成电路上制造窄结构的方法
US7385235B2 (en) Spacer chalcogenide memory device
TWI376798B (en) Memory element with reduced-current phase change element
CN101290948B (zh) 存储器结构及其制造方法以及存储单元阵列的制造方法
CN100481389C (zh) 可编程电阻随机存取存储器及其制造方法
TWI354327B (en) Method for manufacturing a narrow structure on an
US10115669B2 (en) High density nonvolatile memory cell unit array
CN101226771B (zh) 使用多存储器层的多层单元存储器结构及其制造方法
CN100524878C (zh) 具有空气绝热单元的可编程电阻材料存储阵列
TWI442518B (zh) 自動對準式柱狀記憶胞裝置及其製造方法
TWI313044B (en) Method for manufacturing a resistor random access memory with reduced active area and reduced contact areas
TW200820422A (en) Memory cell device with circumferentially-extending memory element
CN101043067A (zh) 用以制造柱状相变化存储元件的方法
TW200834912A (en) Memory cell device with coplanar electrode surface and method
TWI376796B (en) Phase change memory bridge cell with diode isolation device
CN101359677B (zh) 相变化存储桥
CN101165935A (zh) 制作存储单元元件的方法
TWI357635B (en) Resistor random access memory cell with reduced ac
JP2023171210A (ja) 半導体装置及びその製造方法
TWI321356B (en) Phase change memory cells with dual access devices