CN100590876C - 与非型多位非易失性存储器件及其制造方法 - Google Patents

与非型多位非易失性存储器件及其制造方法 Download PDF

Info

Publication number
CN100590876C
CN100590876C CN200610108013A CN200610108013A CN100590876C CN 100590876 C CN100590876 C CN 100590876C CN 200610108013 A CN200610108013 A CN 200610108013A CN 200610108013 A CN200610108013 A CN 200610108013A CN 100590876 C CN100590876 C CN 100590876C
Authority
CN
China
Prior art keywords
control gate
gate electrode
fin
insulating barrier
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610108013A
Other languages
English (en)
Other versions
CN1988160A (zh
Inventor
朴允童
金元柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1988160A publication Critical patent/CN1988160A/zh
Application granted granted Critical
Publication of CN100590876C publication Critical patent/CN100590876C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种NAND型多位非易失性存储器件。该存储器件包括：半导体衬底，其包括体和突出在所述体之上的至少一对鳍；第一绝缘层，其形成在所述成对的鳍之间在所述体上；多个控制栅极电极，其跨过所述第一绝缘层和所述鳍延伸并部分覆盖所述鳍的外壁的上部分；以及多个存储节点，其置于所述控制栅极电极与所述鳍之间并与所述半导体衬底绝缘。所述控制栅极电极顺序成对为两个的组，并且分别包括在相邻对中的相邻控制栅极电极之间的第一距离大于每对的所述控制栅极电极之间的第二距离。

Description

与非型多位非易失性存储器件及其制造方法
技术领域
本发明涉及非易失性存储器件，更特别地，涉及具有作为存储节点(node)的浮置节点(floating node)或陷阱型节点(trap type node)的非易失性存储器件及其制造方法。
背景技术
通常，闪存器件具有浮置节点例如多晶硅膜作为存储节点，而硅-氧化物-氮化物-氧化物-硅(SONOS)存储器件具有陷阱型节点例如硅氮化物膜作为存储节点。在非易失性存储器件中，由于形成精细图案的技术限制，存储器集成度和速度受到限制。因此，已经提出多种方法用于增加存储器容量、速度和集成度。
例如，授予David M.等人的美国专利No.6664582公开了一种鳍型场效应晶体管(Fin-FET)和鳍型存储单元。Fin-FET可以使用鳍结构的顶和侧表面作为沟道区。因此，Fin-FET与平面晶体管相比能扩大沟道面积，从而允许更高的电流流过。结果，Fin-FET与平面晶体管相比能提供更高性能。
然而，由于美国专利No.6664582中公开的Fin-FET利用绝缘体上硅(SOI)衬底制造，鳍会被从衬底的体(body)浮置。因此，不能利用体偏置(body-bias)控制晶体管的阈值电压。结果，难以控制互补金属氧化物半导体(CMOS)晶体管的阈值电压。另外，当栅极长度是1F时，由于常规鳍型存储单元利用至少2F X 2F的面积来提供2位操作，所以每位的面积是2F2/位，该面积较大。结果，鳍型存储单元的性能受到限制。
发明内容
本发明提供一种NAND型非易失性存储器件，其占据更少的每位面积(area per bit)并且能进行多位操作。
本发明还提供一种制造NAND型非易失性存储器件的方法。
根据本发明的一个方面，提供一种NAND型多位非易失性存储器件，包括：半导体衬底，其包括体和突出在所述体之上的至少一对鳍；第一绝缘层，其形成在所述成对的鳍之间在所述体上；多个控制栅极电极，其跨过所述第一绝缘层和所述鳍延伸并部分覆盖所述鳍的外壁的上部分，所述控制栅极电极与所述半导体衬底绝缘；以及多个存储节点，其置于所述控制栅极电极与所述鳍之间并与所述半导体衬底绝缘，其中所述控制栅极电极顺序成对为两个的组，并且分别包括在相邻对中的相邻控制栅极电极之间的第一距离大于每对的所述控制栅极电极之间的第二距离。
NAND型多位非易失性存储器件还可包括接触所述控制栅极电极的边缘附近的各自侧壁的多个接触塞。
接触每对的所述控制栅极电极的所述接触塞布置在相同侧，并且接触分别包括在相邻对中的相邻控制栅极电极的所述接触塞布置在相反侧。
根据本发明的另一方面，提供一种制造NAND型多位非易失性存储器件的方法，该方法包括：提供半导体衬底，其包括体和至少一对鳍，所述至少一对鳍突出在所述体之上并且第一绝缘层置于所述至少一对鳍之间；在所述成对的鳍的外侧在部分所述体上形成第二绝缘层并暴露所述成对的鳍的外壁的上部分；在所述成对的鳍的所述外壁的上部分上形成多个存储节点；形成跨过所述第一绝缘层、所述第二绝缘层和所述鳍延伸并覆盖所述存储节点的多个预备控制栅极电极，所述预备控制栅极电极通过第三绝缘层彼此间隔开；以及形成多对控制栅极电极，通过形成位于所述预备控制栅极电极的每个中并跨过所述成对的鳍延伸的槽，所述多对控制栅极电极分别形成在所述第三绝缘层的两侧壁上，其中所述控制栅极电极顺序成对为两个的组，并且分别包括在相邻对中的相邻控制栅极电极之间的第一距离大于每对的所述控制栅极电极之间的第二距离。
该方法还可包括形成接触所述控制栅极电极的边缘附近的各自侧壁的多个接触塞。
附图说明
通过参照附图详细描述其示例性实施例，本发明的上述和其它特征及优点将变得更加明显，附图中：
图1是根据本发明一实施例的非易失性存储器件的布局的示意图；
图2是图1所示的非易失性存储器件的单位单元的透视图；
图3是沿图2的线I-I′截取的剖视图；
图4是沿图2的线II-II′截取的剖视图；以及
图5至14是剖视图，示出制造根据本发明一实施例的非易失性存储器件的方法。
具体实施方式
现在将参照附图更完整地描述本发明，附图中示出本发明的示例性实施例。然而，本发明能够以许多不同的方式实施，不应理解为局限于这里提出的实施例；相反，提供这些实施例使得本公开更彻底而完整，并向本领域技术人员充分传达本发明的范围。为清晰起见，图中层的厚度和区域被放大。
结构
图1是根据本发明一实施例的非易失性存储器件的布局的示意图。例如，非易失性存储器件可以是具有浮置节点的闪存(flash memory)、或具有陷阱型节点的SONOS存储器。该非易失性存储器件具有NAND结构。图1示出NAND型非易失性存储器件的单元区域。
参照图1，多条位线BL1至BL8布置成列，多条字线WL1至WL10布置成行。行和列可以互换。图1所示的位线和字线的数目仅是示例，并不限制本发明。
位线BL1至BL8的第一端，即位线BL1至BL8的位于第10条字线WL10的外侧的部分，可以连接到公共源极线(未示出)。另外，形成接地选择晶体管的接地选择线(未示出)可以置于第10条字线WL10与公共源极线之间。形成串选择晶体管的串选择线(string selection line)(未示出)可以位于第1条字线WL1的外侧。由于公共源极、接地选择线和串选择线在本领域是公知的，所以将省略它们的详细描述。
第一和第二器件隔离绝缘层125和135交替位于位线BL1至BL8之间。例如，第一器件隔离绝缘层125位于第一和第二位线BL1和BL2之间，第二器件隔离绝缘层135位于第二和第三位线BL2和BL3之间。位线BL1至BL8可以按这样的方式成对，即位于每条第一器件隔离绝缘层125两侧的两条位线成对。例如，第一和第二位线BL1和BL2可以成为第一对，第三和第四条位线BL3和BL4可以成为第二对。类似地，其它字线WL5至WL0也可以成对。
第一对接触塞(contact plug)175a和175b分别形成在第一对字线WL1和WL2的边缘侧壁上。例如，第一对字线WL1和WL2的第一对接触塞形成在关于位线BL1至BL8的左侧。
类似地，其它对接触塞175a和175b也形成在第二至第五对字线WL3和WL4、WL5和WL6、以及WL9和WL10上。第一对字线WL1和WL2的第一对接触塞175a和175b形成在相同侧。与第一对字线WL1和WL2相邻的第二对字线WL3和WL4的第二对接触塞175a和175b形成在与第一对接触塞175a和175b相反的一侧。例如，第一对字线WL1和WL2的第一对接触塞175a和175b形成在左侧，而第二对字线WL3和WL4的第二对接触塞175a和175b形成在右侧。即，接触塞175a和175b可以成对并以锯齿型图案布置。
接触塞175a和175b的对的锯齿形布置大大有助于器件的集成。当接触塞175a和175b全部布置在相同侧时，字线对之间的距离必须增大从而防止接触塞175a和175b的对之间的短路。这降低了器件的集成度。因此，当接触塞175a和175b的对以锯齿形图案布置时，不必增大字线对之间的距离。
第二对位线BL3和BL4以及第一对字线WL1和WL2位于区域C中且可以形成NAND单元的单位单元100。现在将参照附图描述单位单元100。
图2是图1所示的非易失性存储器件的单位单元的透视图，图3是沿图2的线I-I′截取的剖视图，图4是沿图2的线II-II′截取的剖视图。
参照图2至4，一对鳍105a和105b形成第二对位线BL3和BL4，一对控制栅极电极155a和155b形成第一对字线WL1和WL2。控制栅极电极155a和155b延伸跨过鳍105a和105b以及第一和第二器件隔离绝缘层125和135。控制栅极电极155a和155b部分覆盖鳍105a和105b的外壁的上部分，并且与半导体衬底110绝缘。存储节点150a和150b位于鳍105a和105b的外壁的上部分与控制栅极电极155a和155b之间。
鳍105a和105b从半导体衬底110的体102向上突出并且彼此间隔开。例如，鳍105a和105b沿方向X1彼此间隔开且沿方向X2延伸。半导体衬底110可以由块硅(bulk silicon)或块硅锗形成。供选地，半导体衬底可以以具有第一层和第二外延层的多层结构形成，第一层由块硅或块硅锗形成，第二外延层由硅或硅锗形成。鳍105a和105b可以由与体102相同的材料形成，或者可以是形成在体102上的外延层。
第一器件隔离绝缘层125形成在鳍105a和105b之间。第二器件隔离绝缘层135形成在体102上从而接触鳍105a和105b的外壁。即，第二器件隔离绝缘层135可覆盖鳍105a和105b的外壁的下部但暴露它们的上部。第一和第二器件隔离绝缘层125和135隔离鳍105a和105b。例如，第一和第二器件隔离绝缘层125和135的每个可包括具有良好的绝缘和填充特性的硅氧化物层。
第一器件隔离绝缘层125、鳍105a和105b之一、以及控制栅极电极155a和155b之一沿方向X1堆叠在另一个上。即，控制栅极电极155a和155b可形成在具有SOI结构的半导体衬底110上。然而，该SOI结构与传统SOI结构不同在于鳍105a和105b沿方向X3连接到体102，而传统SOI结构的有源区从所述体浮置。因此，半导体衬底110的结构称为类SOI结构，稍后将对其进行描述。
栅极绝缘层140a和140b形成在鳍105a和105b的外壁和顶部上。栅极绝缘层140a和140b可以称为隧穿绝缘层，因为它们用作隧穿通道。例如，栅极绝缘层140a和140b可以由硅氧化物层、硅氮化物层、高K电介质层、或包括这些层的多层形成。
存储节点150a和150b置于部分栅极绝缘层140a和140b与部分控制栅极电极155a和155b之间。例如，由于鳍105a和105b的顶表面的面积远小于鳍105a和105b的侧表面的面积，所以存储节点150a和150b可以不沿鳍105a和105b的顶表面形成，而是在鳍105a和105b的外壁的上部分上。然而，在本发明的修改实施例中，存储节点150a和150b可以延伸至鳍105a和105b的顶表面上。
存储节点150a和150b的每个可包括多晶硅层、硅锗层、硅或金属点、纳米晶体或硅氮化物层。例如，包括多晶硅层或硅锗层的存储节点150a和150b可以用作浮置节点。包括硅或金属点、纳米晶体或硅氮化物层的存储节点150a和150b可以用作电荷陷阱节点。
用作电荷的导电通路的沟道(未示出)可形成在鳍105a和105b的外壁的上端部和鳍105a和105b的顶表面附近。沟道未形成在鳍105a和105b的内壁上，鳍105a和105b之间形成有第一器件隔离绝缘层125。考虑相对面积，电荷的主导电通路可形成在鳍105a和105b的外壁上。
通过调整鳍105a和105b的未被第二器件隔离绝缘层135覆盖的部分的高度，可以调整沟道的面积。因此，当使用上述鳍105a和105b时，工作电流，即非易失性存储器件的速度，可以增加。结果，非易失性存储器件的性能可以得到改善。
杂质区域170可以在控制栅极电极155a和155b的两侧形成在鳍105a和105b的表面附近。杂质区170可以是源极区和漏极区。杂质区170通过二极管结连接到半导体衬底110。当杂质区170被掺杂以n型杂质时，半导体器件110可以被掺杂以p型杂质。
控制栅极电极155a和155b沿方向X1延伸并且沿方向X2彼此间隔开。栅极间绝缘层160可以置于控制栅极电极155a和155b之间。栅极间绝缘层160可以突出在控制栅极电极155a和155b的顶表面之上。例如，控制栅极电极155a和155b的每个可以包括多晶硅层、金属层、金属硅化物层或包括多晶硅、金属和金属硅化物层的多层。栅极间绝缘层160可包括硅氧化物层。
单位单元100还可以包括阻挡绝缘层(blocking insulation layer)(未示出)，用于将控制栅极电极155a和155b从存储节点150a和150b绝缘。例如，阻挡绝缘层可以形成在存储节点150a和150b与控制栅极电极155a和155b之间以及第一器件隔离绝缘层125与控制栅极电极155a和155b之间。阻挡绝缘层可包括硅氧化物层。
在单位单元100的操作期间，形成在鳍105a和105b上的耗尽区的扩展可被限制。特别地，由于鳍105a和105b的宽度减小，耗尽区的扩展被进一步限制。耗尽区在方向X1上(鳍105a和105b的宽度方向)被更加限制，但是沿方向X3延伸。然而，当鳍105a和105b的宽度减小时，在方向X3上形成的耗尽区的影响被大大减小。
因此，尽管鳍105a和105b连接到体102，但是鳍105a和105b形成与SOI结构类似的类SOI结构。因此，通常由耗尽区的扩展产生的截止电流(off-current)和结泄漏电流可以被减小。但是，通过向体102施加电压，向鳍105a和105b施加体偏置的优点可以被保持。
参照图3和4，控制栅极电极155a和155b的每个的栅极长度W1可为0.25F，鳍105a和105b的每个的宽度W2可为0.25F，第一器件隔离绝缘层125的宽度W3可以为0.5F。包括在单位单元100中的第二器件隔离绝缘层135的总宽度2×W4可为2×0.5F(＝1F)。即，单位单元100沿方向X1的的宽度可为2F。
控制栅极电极155a和155b之间的距离，其对应于第二对字线WL3和WL4之间的距离，可以为0.5F。杂质区域的总宽度2×W6，其对应于分别包括在相邻对中的相邻字线之间的距离，例如第一对的第二字线WL2与第二对的第三字线WL3之间的距离，为2×0.5F(＝1F)。因此，分别包括在相邻对中的相邻字线之间的距离可为成对的字线之间的距离的两倍。包括鳍105a和105b的对和控制栅极电极155a和155b的对的单位单元100的面积可为2F×2F(＝4F2)。
在单级(single level)操作方法中，单位单元100使用鳍105a和105b的对作为第三和第四位线BL3和BL4，且还使用控制栅极电极155a和155b的对作为第一和第二字线WL1和WL2，由此处理2×2位数据(＝4位数据)。另外，在多级(multi-level)操作方法中，通过控制编程时间，控制栅极电极155a和155b的每条可处理2位数据。结果，单位单元100可处理2×2×2位数据(＝8位数据)。由于单位单元100能处理多位数据，单位单元100的每单位位的面积(area of the unit cell 100 per unit bit)为4F2/8(＝0.5F2/位)。因此，单位单元100的每单位位的面积可减小至现有技术单位单元的每单位位的面积(2F2/位)的四分之一。
制造方法
图5至14是剖视图，示出根据本发明一实施例制造非易失性存储器件的方法。
根据该实施例制造的非易失性存储器件对应于图2所示的单位单元100。在图2至14中，相似的附图标记表示相似的部件。
参照图5，第一硬掩模图案115形成在半导体衬底110上。半导体衬底110可以由块硅或块硅锗形成。供选地，半导体衬底可以形成为具有块硅或块硅锗形成的层、以及硅或硅锗形成的外延层的多层结构。可形成第一硬掩模图案115从而暴露将形成第一槽120的区域。例如，第一硬掩模图案115可以形成为直地延伸的线图案。尽管图5示出了两条直线，但是线图案可以包括多于两条的直线。
第一硬掩模图案115可以通过在半导体衬底110上形成第一硬掩模层(未示出)且构图该第一硬掩模层而形成。构图可以通过光刻和蚀刻进行。硬掩模层可以由相对于半导体衬底110具有蚀刻选择性的材料形成。例如，第一硬掩模层可包括氮化物层或氮氧化物层。
利用第一硬掩模图案115作为蚀刻掩模蚀刻半导体衬底110，从而形成第一槽120。可以根据鳍(图8的105a和105b)的高度选择第一槽120的深度。尽管图5中仅示出一个第一槽120，但是多个第一槽120可排成阵列。
参照图6，形成填充第一槽(图5的120)的第一器件隔离绝缘层125。例如，用于第一器件隔离绝缘层125的绝缘层(未示出)被沉积从而填充第一槽120。绝缘层可包括氧化物层。然后，该绝缘层通过回蚀或化学机械抛光(CMP)被蚀刻直到第一硬掩模图案(图5的115)被暴露，由此形成第一器件隔离绝缘层125。
接着，第一硬掩模图案115可被选择性去除，留下第一器件隔离绝缘层125填充半导体衬底110中的第一槽(图5的120)并突出在半导体衬底110的顶表面之上。
参照图7，第一绝缘间隔物130可形成在第一器件隔离绝缘层125的突出部的两个侧壁上。第一绝缘间隔物130覆盖半导体衬底110的将形成鳍(图8的105a和105b)的部分。
第一绝缘间隔物130可以通过沉积和蚀刻材料层来形成。例如，第一绝缘间隔层(未示出)形成在第一器件隔离绝缘层125上。然后，第一绝缘间隔层被各向异性蚀刻从而在第一器件隔离绝缘层125的凸出部分的侧壁127上形成第一绝缘间隔物130。即，第一绝缘间隔物130可以通过自对准方法形成在第一器件隔离绝缘层125的侧壁上。
第一绝缘间隔物130的宽度可以通过控制第一绝缘间隔层的厚度容易地调整。例如，第一绝缘间隔层可以包括氮化物层或氮氧化物层。
参照图8，半导体衬底110的暴露部分利用第一绝缘间隔物(图7的130)作为蚀刻掩模被蚀刻从而形成第二槽133。因此，毗邻第一器件隔离绝缘层125的侧壁的至少一对鳍105a和105b可以形成为突出在半导体衬底110的体102之上。即，半导体衬底110包括体102以及鳍105a和105b的对。
鳍105a和105b的宽度可以根据第一绝缘间隔物130的宽度决定。即，通过调整第一绝缘间隔物130的宽度，鳍105a和105b的宽度可被容易地调整。因此，可以形成每个具有亚微米级宽度的鳍105a和105b。鳍105a和105b的每个的侧表面与第一器件隔离绝缘层125接触并被其支承。因此，鳍105a和105b可以较高和薄而不会坍塌。这防止了制造期间鳍105a和105b的坍塌。
尽管图中仅示出了一对鳍105a和105b，但是多个器件隔离绝缘层125可以排成阵列并且鳍105a和105b的对可以形成在各个器件隔离绝缘层125的侧壁上。
参照图9，第二器件隔离绝缘层135可以进一步形成在第二槽(图8的133)中。第二器件隔离绝缘层135可包括硅氧化物层。例如，用于第二器件隔离绝缘层的绝缘层(未示出)形成在图8所示的结构上。然后，该绝缘层被蚀刻直到鳍105a和105b被暴露，由此形成第二器件隔离绝缘层135。
参照图10，第二器件隔离绝缘层135被选择性蚀刻从而暴露鳍105a和105b的上部分。例如，形成第二硬掩模图案(未示出)从而覆盖第一器件隔离绝缘层125，并且利用该第二硬掩模图案作为蚀刻掩模选择性蚀刻第二器件隔离绝缘层135。
参照图11，栅极绝缘层140a和140b形成在鳍105a和105b的暴露部分上。栅极绝缘层140a和140b形成在鳍105a和105b的上部分的外侧和顶部分上。例如，栅极绝缘层140a和140b可通过热氧化鳍105a和105b来形成。
然后，形成部分覆盖栅极绝缘层140a和140b的存储节点150a和150b。例如，存储节点150a和150b可形成为覆盖栅极绝缘层140a和140b的在鳍105a和105b的外侧的部分。例如，存储节点150a和150b可以通过沉积存储节点层(未示出)并通过各向异性干蚀刻法蚀刻该存储节点层而形成。存储节点150a和150b的每个可包括多晶硅层、硅锗层、硅或金属点、纳米晶体或硅氮化物层。
作为修改的示例，可以形成覆盖存储节点150a和150b的阻挡绝缘层(未示出)。例如，可以通过在其上形成了存储节点150a和150b的所得结构上沉积硅氧化物层来形成阻挡绝缘层。
然后，形成预备控制栅极电极155从而覆盖存储节点150a和150b。预备控制栅极电极155跨过鳍105a和105b以及第一和第二器件隔离绝缘层125和135延伸。预备控制栅极电极155在鳍105a和105b延伸的方向上彼此间隔开。例如，预备控制栅极电极层(未示出)形成在其上形成了存储节点150a和150b的所得结构上。然后，第三硬掩模图案157被形成，预备控制栅极电极层利用该第三硬掩模图案157作为掩模图案被蚀刻，由此形成预备控制栅极电极155。
参照图12，栅极间绝缘层160形成在预备控制栅极电极155之间从而突出在预备控制栅极电极155之上。例如，用于栅极间绝缘层160的绝缘层(未示出)形成在图11所示的结构上，该绝缘层被蚀刻直到第三硬掩模图案(图11的157)被暴露，由此形成栅极间绝缘层160。然后，可以去除第三硬掩模图案157。栅极间绝缘层160可包括硅氧化物层。
参照图13，第二绝缘间隔物165形成在栅极间绝缘层160的突出部分的两侧壁上。例如，第二绝缘间隔层(未示出)形成在图12所示的结构上，并且该第二绝缘间隔层通过各向异性蚀刻法被蚀刻，由此形成第二绝缘间隔物165。第二绝缘间隔物165每个可包括硅氮化物层。
参照图14，利用第二绝缘间隔物(图13的165)作为蚀刻掩模，通过蚀刻预备控制栅极电极155，在预备控制栅极电极155的每个上形成第三槽。因此，可以形成布置在栅极间绝缘层160的各侧壁上的控制栅极电极155a和155b的对。第二绝缘间隔物165允许第三槽区域被暴露并限制控制栅极电极155a和155b的宽度。控制栅极电极155a和155b被栅极间绝缘层160支承。因此，每个具有微米级线宽度的控制栅极电极155a和155b被防止坍塌。然后，第二绝缘间隔物165被去除。然而，作为修改的示例，第二绝缘间隔物165可以原位保留。
利用本领域公知的技术，杂质区(图4的170)可形成在控制栅极电极155a和155b之间鳍105a和105b的表面附近。例如，栅极间绝缘层160之下的杂质区在形成栅极间绝缘层160之前形成。形成在控制栅极电极155a和155b外侧的杂质区可以在形成控制栅极电极155a和155b之后形成。
然后，接触塞(未示出)可形成在控制栅极电极155a和155b的接近边缘的侧壁上。接触塞对应于形成在字线WL1和WL2的边缘附近的接触塞175a和175b(见图1)。接触塞175a和175b成对，且接触塞175a和175b的对形成锯齿形图案。
图14所示的栅极电极155a以及鳍105a和105b的宽度与图3和4中所描述的那些相同。即，控制栅极电极155a和155b之间的距离(图3的W5)，其对应于成对的字线(图1的WL3和WL4)之间的距离，可以为0.5F。因此，分别包括在相邻的对中的相邻字线之间的距离可以是成对的字线之间的距离的两倍。
尽管参照其示例性实施例特别显示和描述了本发明，但是本领域技术人员能够理解，在不脱离本发明的权利要求所定义的精神和范围的情况下可以进行形式和细节上的各种改变。

Claims (15)

1.一种NAND型多位非易失性存储器件，包括：
半导体衬底，其包括体和突出在所述体之上的至少一对鳍；
第一绝缘层，其形成在所述成对的鳍之间在所述体上；
多个控制栅极电极，其跨过所述第一绝缘层和所述成对的鳍延伸并部分覆盖所述成对的鳍的外壁的上部分，所述控制栅极电极与所述半导体衬底绝缘；
多个存储节点，其置于所述控制栅极电极与所述鳍之间并与所述半导体衬底绝缘；以及
形成在所述体的在所述成对的鳍的外侧的部分上并暴露所述成对的鳍的外壁的所述上部分的第二绝缘层，
其中所述控制栅极电极顺序成对为两个的组，并且分别包括在相邻对中的相邻控制栅极电极之间的第一分隔距离大于每对的所述控制栅极电极之间的第二分隔距离。
2.如权利要求1所述的NAND型多位非易失性存储器件，还包括接触所述控制栅极电极的边缘附近的各自侧壁多个接触塞。
3.如权利要求2所述的NAND型多位非易失性存储器件，其中接触每对的所述控制栅极电极的所述接触塞布置在相同侧，并且接触分别包括在相邻对中的相邻控制栅极电极的所述接触塞布置在相反侧。
4.如权利要求1所述的NAND型多位非易失性存储器件，其中所述第一分隔距离是所述第二分隔距离的两倍。
5.如权利要求4所述的NAND型多位非易失性存储器件，其中所述成对的鳍中两个鳍之间的第三分隔距离等于所述第二分隔距离。
6.如权利要求1所述的NAND型多位非易失性存储器件，还包括位于所述成对的控制栅极电极之间的第三绝缘层。
7.如权利要求1所述的NAND型多位非易失性存储器件，其中所述存储节点包括多晶硅层、硅锗层、硅或金属点、纳米晶体或硅氮化物层。
8.一种制造NAND型多位非易失性存储器件的方法，该方法包括：
提供半导体衬底，其包括体和至少一对鳍，所述至少一对鳍突出在所述体之上并且第一绝缘层置于所述至少一对鳍之间；
在所述体的在所述成对的鳍的外侧的部分上形成第二绝缘层并暴露所述成对的鳍的外壁的上部分；
在所述成对的鳍的所述外壁的上部分上形成多个存储节点；
形成跨过所述第一绝缘层、所述第二绝缘层和所述鳍延伸并覆盖所述存储节点的多个预备控制栅极电极，所述预备控制栅极电极通过第三绝缘层彼此间隔开；以及
通过形成位于所述预备控制栅极电极的每个中并跨过所述成对的鳍延伸的槽，在所述第三绝缘层的两侧壁上分别形成多对控制栅极电极，
其中所述控制栅极电极顺序成对为两个的组，并且分别包括在相邻对中的相邻控制栅极电极之间的第一分隔距离大于每对的所述控制栅极电极之间的第二分隔距离。
9.如权利要求8所述的方法，还包括形成接触所述控制栅极电极的边缘附近的各自侧壁的多个接触塞。
10.如权利要求9所述的方法，其中接触每对的所述控制栅极电极的所述接触塞布置在相同侧，并且接触分别包括在相邻对中的相邻控制栅极电极的所述接触塞布置在相反侧。
11.如权利要求8所述的方法，其中所述第一分隔距离是所述第二分隔距离的两倍。
12.如权利要求11所述的方法，其中所述成对的鳍中两个鳍之间的第三分隔距离等于所述第二分隔距离。
13.如权利要求8所述的方法，其中所述存储节点包括多晶硅层、硅锗层、硅或金属点、纳米晶体或硅氮化物层。
14.如权利要求8所述的方法，其中所述形成所述槽包括：
在所述第三绝缘层的两侧壁上形成间隔物绝缘层，所述间隔物绝缘层在所述预备栅极电极上延伸并暴露所述槽区域；以及
利用所述间隔物绝缘层作为蚀刻掩模蚀刻所述预备栅极电极。
15.如权利要求14所述的方法，其中所述间隔物绝缘层包括硅氮化物层并且所述第三绝缘层包括硅氧化物层。
CN200610108013A 2005-12-20 2006-07-24 与非型多位非易失性存储器件及其制造方法 Expired - Fee Related CN100590876C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR126261/05 2005-12-20
KR1020050126261A KR100668350B1 (ko) 2005-12-20 2005-12-20 낸드 구조의 멀티-비트 비휘발성 메모리 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN1988160A CN1988160A (zh) 2007-06-27
CN100590876C true CN100590876C (zh) 2010-02-17

Family

ID=37867889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610108013A Expired - Fee Related CN100590876C (zh) 2005-12-20 2006-07-24 与非型多位非易失性存储器件及其制造方法

Country Status (5)

Country Link
US (1) US7842995B2 (zh)
EP (1) EP1801857A3 (zh)
JP (1) JP2007173800A (zh)
KR (1) KR100668350B1 (zh)
CN (1) CN100590876C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956457A (zh) * 2011-08-22 2013-03-06 中国科学院微电子研究所 半导体器件结构及其制作方法、及半导体鳍制作方法

Families Citing this family (174)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100598049B1 (ko) * 2004-10-28 2006-07-07 삼성전자주식회사 멀티 비트 비휘발성 메모리 셀을 포함하는 반도체 소자 및그 제조 방법
KR101225641B1 (ko) * 2006-12-27 2013-01-24 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR100886643B1 (ko) 2007-07-02 2009-03-04 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
JP2009016615A (ja) * 2007-07-05 2009-01-22 Toshiba Corp 半導体記憶装置
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
CN102315224B (zh) 2010-07-07 2014-01-15 中国科学院微电子研究所 使用FinFET的非易失性存储器件及其制造方法
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US12033884B2 (en) 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US12100611B2 (en) 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8581348B2 (en) * 2011-12-13 2013-11-12 GlobalFoundries, Inc. Semiconductor device with transistor local interconnects
KR101287364B1 (ko) 2012-01-30 2013-07-19 서울대학교산학협력단 단순화된 비휘발성 메모리 셀 스트링 및 이를 이용한 낸드 플래시 메모리 어레이
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
KR101994079B1 (ko) * 2012-10-10 2019-09-30 삼성전자 주식회사 반도체 장치 및 그 제조 방법
CN103839892B (zh) * 2012-11-26 2016-08-10 李迪 一种半导体结构及其制造方法
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
CN103985752A (zh) * 2013-02-08 2014-08-13 中国科学院微电子研究所 半导体设置及其制造方法
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US9064968B2 (en) * 2013-08-19 2015-06-23 Phison Electronics Corp. Non-volatile memory device and operation and fabricating methods thereof
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
CN104900521B (zh) * 2014-03-04 2018-08-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
DE112016004265T5 (de) 2015-09-21 2018-06-07 Monolithic 3D Inc. 3d halbleitervorrichtung und -struktur
US9953994B2 (en) * 2015-11-07 2018-04-24 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US10403734B2 (en) 2017-07-21 2019-09-03 Globalfoundries Inc. Semiconductor device with reduced gate height budget
US10910488B2 (en) * 2018-06-26 2021-02-02 Intel Corporation Quantum dot devices with fins and partially wrapped gates
KR102640196B1 (ko) * 2018-10-12 2024-02-22 엘지디스플레이 주식회사 유기발광 표시장치
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
JP2021082656A (ja) * 2019-11-15 2021-05-27 ルネサスエレクトロニクス株式会社 半導体装置
US11362100B2 (en) * 2020-03-24 2022-06-14 Silicon Storage Technology, Inc. FinFET split gate non-volatile memory cells with enhanced floating gate to floating gate capacitive coupling

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
JP4325972B2 (ja) * 2001-01-30 2009-09-02 セイコーエプソン株式会社 不揮発性半導体記憶装置を含む半導体集積回路装置の製造方法
US6627927B2 (en) * 2002-01-30 2003-09-30 Ching-Yuan Wu Dual-bit flash memory cells for forming high-density memory arrays
US6664582B2 (en) * 2002-04-12 2003-12-16 International Business Machines Corporation Fin memory cell and method of fabrication
US6909151B2 (en) * 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
JP2005243709A (ja) * 2004-02-24 2005-09-08 Toshiba Corp 半導体装置およびその製造方法
US7629640B2 (en) * 2004-05-03 2009-12-08 The Regents Of The University Of California Two bit/four bit SONOS flash memory cell
US7371638B2 (en) * 2004-05-24 2008-05-13 Samsung Electronics Co., Ltd. Nonvolatile memory cells having high control gate coupling ratios using grooved floating gates and methods of forming same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102956457A (zh) * 2011-08-22 2013-03-06 中国科学院微电子研究所 半导体器件结构及其制作方法、及半导体鳍制作方法
US9070719B2 (en) 2011-08-22 2015-06-30 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device structure, method for manufacturing the same, and method for manufacturing Fin
CN102956457B (zh) * 2011-08-22 2015-08-12 中国科学院微电子研究所 半导体器件结构及其制作方法、及半导体鳍制作方法

Also Published As

Publication number Publication date
EP1801857A2 (en) 2007-06-27
EP1801857A3 (en) 2009-02-11
JP2007173800A (ja) 2007-07-05
US20070141781A1 (en) 2007-06-21
CN1988160A (zh) 2007-06-27
US7842995B2 (en) 2010-11-30
KR100668350B1 (ko) 2007-01-12

Similar Documents

Publication Publication Date Title
CN100590876C (zh) 与非型多位非易失性存储器件及其制造方法
KR100707200B1 (ko) 핀-타입 채널 영역을 갖는 비휘발성 메모리 소자 및 그제조 방법
US7662687B2 (en) Semiconductor memory having charge trapping memory cells and fabrication method thereof
KR100640620B1 (ko) 트윈비트 셀 구조의 ｎｏｒ형 플래쉬 메모리 소자 및 그제조 방법
TWI693698B (zh) 基於兩個電晶體finfet的分離閘非揮發性浮閘快閃記憶體及製造方法
US7602010B2 (en) Multi-bit multi-level non-volatile memory device and methods of operating and fabricating the same
US6906379B2 (en) Semiconductor memory array of floating gate memory cells with buried floating gate
US8404542B2 (en) Semiconductor device having transistor with vertical gate electrode and method of fabricating the same
KR20170036877A (ko) 3차원 반도체 메모리 장치
US20050242391A1 (en) Two bit/four bit SONOS flash memory cell
KR20080039786A (ko) 소스 측이 소거된 부동 게이트 메모리 셀의 반도체 메모리배열을 형성하는 자기 정렬 방법 및 그에 의해 제작된메모리 배열
CN101369584A (zh) 非易失性存储装置及其制造方法
JP4080485B2 (ja) ビット線構造およびその製造方法
JP4195058B2 (ja) ビット線構造およびその製造方法
US6998306B2 (en) Semiconductor memory device having a multiple tunnel junction pattern and method of fabricating the same
KR20080048313A (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR20070049731A (ko) 플래시 메모리 및 그 제조방법
CN101086994A (zh) 具有相对于鳍以一角度延伸的控制栅极的非易失存储器
KR20230031334A (ko) 워드 라인 게이트 위에 배치된 소거 게이트를 갖는 스플릿 게이트, 2-비트 비휘발성 메모리 셀, 및 그 제조 방법
KR101362219B1 (ko) 바디를 공유하는 메모리 셀 스트링 스택 및 이를 이용한 메모리 어레이
KR101012128B1 (ko) 스태거 국부 배선 구조를 갖는 메모리 셀 어레이
KR101002246B1 (ko) 핀분리층이 내재된 수직 채널의 노아 플래시 메모리 어레이
JP2006054243A (ja) 半導体記憶装置及びその製造方法
US9882033B2 (en) Method of manufacturing a non-volatile memory cell and array having a trapping charge layer in a trench
TW202437878A (zh) 非揮發性記憶體元件及其製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100217

Termination date: 20140724

EXPY Termination of patent right or utility model