CN100589230C - 薄膜形成方法及半导体处理设备 - Google Patents

薄膜形成方法及半导体处理设备 Download PDF

Info

Publication number
CN100589230C
CN100589230C CN200610093135A CN200610093135A CN100589230C CN 100589230 C CN100589230 C CN 100589230C CN 200610093135 A CN200610093135 A CN 200610093135A CN 200610093135 A CN200610093135 A CN 200610093135A CN 100589230 C CN100589230 C CN 100589230C
Authority
CN
China
Prior art keywords
reative cell
temperature
film
gas
natural oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610093135A
Other languages
English (en)
Other versions
CN1885496A (zh
Inventor
加藤寿
久保万身
上西雅彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1885496A publication Critical patent/CN1885496A/zh
Application granted granted Critical
Publication of CN100589230C publication Critical patent/CN100589230C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及一种半导体处理用成膜方法，其特征在于：首先，在反应室内装载具有形成有自然氧化膜的被处理面的被处理基板，在该工序中，将上述反应室内的温度设定为低于上述自然氧化膜转变成稳定状态的阈值温度的装载温度。然后，利用蚀刻除去上述被处理面上的上述自然氧化膜，在该工序中，向上述反应室内输入含氯但不含氟的蚀刻气体，设定上述反应室内的蚀刻压力，并将温度设定为低于上述阈值温度的蚀刻温度。然后，清洗上述反应室内部，接着，在上述反应室内，利用CVD在上述被处理面上形成薄膜，在该工序中，向上述反应室内输入成膜气体，并将上述反应室内的温度设定为蚀刻温度。

Description

薄膜形成方法及半导体处理设备
技术领域
本发明涉及用于在半导体晶片等被处理基板上形成薄膜的半导体处理用成膜方法以及装置。在本发明中，半导体处理是指通过在晶片或者LCD(液晶显示器)、FPD(平板显示器)用的玻璃基板等被处理基板上，按照预定布图形成半导体层、绝缘层、导电层等，以便在该被处理基板上制造包括半导体器件、与半导体器件相连的布线、电极等结构部件所实施的各种处理。
背景技术
在半导体器件的制造工艺中，利用CVD(化学汽相沉积)等处理，实施在被处理基板上形成各种薄膜的处理，例如实施在半导体晶片上形成各种薄膜的处理。由于在这种成膜处理中，有时会使半导体晶片、多晶硅膜等被处理面(衬底层表面)的表面上存在自然氧化膜，因此需要在成膜之前除去该自然氧化膜。
人们已经提出过各种除去自然氧化膜的方法。例如，在日本特开平5-217968号公报中(专利文献1)，就揭示有如下所述的处理方法。即，将半导体晶片移入反应室内，引入氢氟酸气体，除去自然氧化膜；然后，引入氟化氯气体，照射紫外线来实施蚀刻；接着，再引入氢气，照射紫外线，除去氯化物。
但是，在专利文献1所述方法中，由于引入反应室内的氟化氢气体而有可能造成对石英等反应室结构材料的腐蚀。此外，因为该腐蚀会导致水、氧气等的产生，所以，因为水、氧气等会而生成氧化膜，因此，有可能难以完全除去自然氧化膜。
作为既能防止对石英等反应室结构材料的腐蚀、又能除去自然氧化膜的方法有：例如在反应室外对半导体晶片进行湿洗的方法。然而，即使利用该湿洗除去了形成在半导体晶片上的自然氧化膜，在反应室内搬运半导体晶片期间，还是有可能形成自然氧化膜。此外，被裹挟入反应室内的氧气、水分、有机物等也有可能造成自然氧化膜的生成。
发明内容
本发明的目的在于提供一种能够可靠地除去被处理基板上的自然氧化膜来实施成膜的半导体处理用成膜方法以及装置。
本发明第一方面涉及一种半导体处理用成膜方法，其特征在于，包括：
向反应室内装载具有形成有自然氧化膜的被处理面的被处理基板的工序，在此，将上述反应室内设定为比上述自然氧化膜转变成稳定状态的阈值温度低的装载温度；
接着，利用蚀刻除去上述被处理面上的上述自然氧化膜的工序，在此，向上述反应室内供给含氯但不含氟的蚀刻气体，并将上述反应室内设定为蚀刻压力以及低于上述阈值温度的蚀刻温度；
接着，清洗上述反应室内的工序；和
接着，在上述反应室内，利用CVD在上述被处理面上形成薄膜的工序，在此，向上述反应室内供给成膜气体，并将上述反应室内设定为成膜温度。
本发明第二方面涉及一种半导体处理用成膜装置，其特征在于，包括：
收容被处理基板的反应室；
相对上述反应室内装载/卸载上述被处理基板的机构；
加热上述反应室内的加热器；
排出上述反应室内的气体的排气系统；
向上述反应室内供给用于在上述被处理基板上形成薄膜的成膜气体的成膜气体供给系统；
向上述反应室内供给含氯但不含氟的蚀刻气体的蚀刻气体供给系统；以及
控制上述装置动作的控制部，其中，上述控制部实施下述工序，即，
向反应室内装载具有形成有自然氧化膜的被处理面的被处理基板的工序，在此，将上述反应室内设定为比上述自然氧化膜转变成稳定状态的阈值温度低的装载温度；
接着，利用蚀刻除去上述被处理面上的上述自然氧化膜的工序，在此，向上述反应室内供给上述蚀刻气体，并将上述反应室内设定为蚀刻压力以及低于上述阈值温度的蚀刻温度；
接着，清洗上述反应室内的工序；和
接着，在上述反应室内，利用CVD在上述被处理面上形成薄膜的工序，在此，向上述反应室内供给成膜气体，并将上述反应室内设定为成膜温度。
本发明第三方面涉及一种含有用于在处理器上运行的程序指令的计算机可读取介质，其特征在于：
在利用处理器运行上述程序指令时，上述程序指令使半导体处理用成膜装置实施下述工序，即，
向反应室内装载具有形成有自然氧化膜的被处理面的被处理基板的工序，在此，将上述反应室内设定为比上述自然氧化膜转变成稳定状态的阈值温度低的装载温度；
接着，利用蚀刻除去上述被处理面上的上述自然氧化膜的工序，在此，向上述反应室内供给含氯但不含氟的蚀刻气体，并将上述反应室内设定为蚀刻压力以及低于上述阈值温度的蚀刻温度；
接着，清洗上述反应室内的工序；和
接着，在上述反应室内，利用CVD在上述被处理面上形成薄膜的工序，在此，向上述反应室内供给成膜气体，并将上述反应室内设定为成膜温度。
下面将具体说明本发明的具体实施方式及其优点，其中部分内容明显可由文字说明得知，其它则可由本发明实施方式得知。本发明的具体实施方式及其优点可通过此后的实施例及其结合得到说明。
附图说明
附带的合并于说明书并属于说明书一部分的附图用于说明本发明的具体实施方式，与上述简要说明以及下述具体实施方式的说明一起用于解释本发明的原理。
图1为本发明第一实施方式的立式热处理装置示意图。
图2为图1所示装置的控制部的结构示意图。
图3为本发明第一实施方式的成膜处理工艺示意图。
图4为本发明第二实施方式的立式热处理装置示意图。
具体实施方式
下面，参照附图说明本发明具体实施方式。其中，在下述说明中，对具有基本相同的功能和结构的结构要件标注相同的符号，并仅在有必要的情况下对其再次说明。
(第一实施方式)
图1为本发明第一实施方式的立式热处理装置示意图。该装置的代表装置为用于形成多晶硅膜的批量式立式热处理装置1。如图1所示，热处理装置1具有长度方向朝垂直方向大致呈圆筒状的反应管(反应室)2。反应管2由耐热性和耐腐蚀性优异的材料制成，例如，以选自石英、碳化硅(SiC)中的材料为主成分(50％)制成。
在反应管2的上端设置有向其上端侧管径逐渐缩小的大致呈圆锥状的顶部3。在顶部3的中央设置有用于排出反应管2内的气体的排气口4。排气口4经具有气密性的排气管5而与排气部GE相连。排气部GE设置有阀门、真空排气泵(图1未图示，图2中以符号127表示)等压力调节机构，利用排气部GE不仅可以排出反应管2内的环境气体，而且还能够将压力(真空度)设定为预定值。
在反应管2的下方设置有盖体6。盖体6由耐热性和耐腐蚀性优异的材料制成，例如，以选自石英、碳化硅(SiC)中的材料为主成分(50％)制成。盖体6可以利用后述晶片架升降机(图1未图示，图2中以符号128表示)而上下移动。当利用晶片架升降机使盖体6上升时，反应管2的下方侧(炉口部分)被关闭；而当利用晶片架升降机使盖体6下降时，反应管2的下方侧(炉口部分)被打开。
在盖体6的上部设置有保温筒7。保温筒7具有由阻抗发热体所构成的平面状加热器8，用于防止因从反应管2的炉口部分散发热量而导致反应管2内的温度降低。利用筒状的支撑体9将该加热器8支撑在盖体6上面的预定高度。
在保温筒7的上方设置有旋转台10。旋转台10起到载置并能够使收容被处理基板(例如半导体晶片W)的晶片架11旋转的载置台的功能。具体而言，在旋转台10的下部设置有旋转支柱12。旋转支柱12贯穿加热器8的中央部分，并与使旋转台10旋转的旋转机构13相连。
旋转机构13主要由旋转引入部15构成，所述旋转引入部包括马达(未图示)以及在气密状态下从盖体6的下表面侧贯穿引入至上表面侧的旋转轴14。旋转轴14与旋转台10的旋转支柱12相连，以旋转支柱12为介质，将马达的旋转力传递给旋转台10。因此，当利用旋转机构13的马达驱动旋转轴14时，旋转轴14的旋转力传递给旋转支柱12，驱动旋转台10旋转。
晶片架11沿着垂直方向按照预定间隔可收容多片半导体晶片W，例如100片半导体晶片W。晶片架11以耐热性和耐腐蚀性好的材料制成，例如以选自石英、碳化硅(SiC)中的材料为主成分(50％以上)制成。这样，由于晶片架11载置于旋转台10上，所以，当旋转台10旋转时，晶片架11也随之旋转，继而使收容在晶片架11内的半导体晶片W也旋转。
在反应管2的周围，设置有围绕着反应管2的例如由阻抗发热体形成的加热器16。利用该加热器16，将反应管2内部升温(加热)到预定温度，结果，就将半导体晶片W加热到预定温度。
在反应管2的下端附近的侧面，插通有用于向反应管2内通入处理气体(例如成膜气体、蚀刻气体)的处理气体引入管17。利用后述的质量流量控制装置(MFC)(图1中未图示，图2中以符号125表示)而将处理气体引入管17与处理气体供给源GS1相连。
为了能够利用CVD在半导体晶片W上形成多晶硅膜，在成膜气体中含有硅烷系气体。而为了除去自然氧化膜，在蚀刻气体中含有含氯但不含氟的气体。在本实施方式中，成膜气体包括含有硅烷系气体之一的单硅烷(SiH4)和稀释气之一的氮气的混合气体。此外，蚀刻气体包括含有氯气(Cl2)和稀释气之一的氮气的混合气体。
其中，尽管图1中只表示出一条处理气体引入管17，但实际上，在本实施方式中，可根据处理工序的种类或者引入反应管2内的气体的种类而插接多根处理气体引入管17。具体而言，在反应管2的下端附近的侧面，插接有用于向反应管2内引入成膜气体的成膜气体引入管以及用于向反应管2内引入蚀刻气体的蚀刻气体引入管。
此外，在反应管2的下端附近的侧面，插接有清洗气体供给管18。利用后述的质量流量控制装置(MFC)(图1中未图示，图2中以符号125表示)而将清洗气体供给管18与清洗气体供给源GS2相连。
此外，热处理装置1具有用于控制装置各部分的控制部100。图2为控制部100的组成示意图。如图2所示，控制部100连接着操作面板121、温度传感器(组)122、压力计(组)123、加热器控制部124、MFC125、阀门控制部126、真空泵127、晶片架升降机128等。
操作面板121具有显示画面和操作按钮，向控制部100传达操作者的操作指示，并在显示画面上显示出来自控制部100的各种信息。温度传感器(组)122用于测量反应管2内以及排气管5内的各部分的温度，并将该测量值报知给控制部100。压力计(组)123用于测量反应管2内以及排气管5内的各部分的压力，并将该测量值报知给控制部100。
加热器控制部124用于分别控制加热器8和加热器16。加热器控制部124响应来自控制部100的指令，向加热器8、加热器16通电，对它们进行加热。加热器控制部124还分别测量加热器8和加热器16的耗电量，并报知给控制部100。
MFC125配置有处理气体引入管17、清洗气体供给管18等各种配管。MFC125将各配管中流动的气体的流量控制在来自控制部100的指示的量。MFC125还测量实际气体流量，并报知给控制部100。
阀门控制部126配置在各配管中，用于将配置在各配管的阀门的开度控制在来自控制部100的指示的值。真空泵127连接着排气管5，将反应管2内的气体排出。
晶片架升降机128通过提升盖体6，将载置于旋转台10上的晶片架11(半导体晶片W)装载在反应管2内。此外，晶片架升降机128还通过降落盖体6，而将载置在旋转台10上的晶片架11(半导体晶片W)从反应管2内卸载。
控制部100包括工艺存储部111、ROM112、RAM113、I/O端口114、CPU115。它们通过通路116而互相连接，利用通路116在各部分之间传递信息。
工艺存储部111存储有装配工艺和多个处理工艺。在热处理装置1的制造之初，仅收纳有装配工艺。装配工艺在生成与各热处理装置相应的热模式等时进行实施。处理工艺是所准备的每个用户实际实施热处理(处理)的工艺方案。处理工艺规定了从将半导体晶片W移向反应管2并装载开始，到将处理完毕的半导体晶片W卸载为止的各部分的温度变化、反应管2内的压力变化、开始以及停止供给处理气体的时刻和供给量等。
ROM112包括EEPROM、闪存储器、硬盘存储器等，是用于存储CPU115的动作程序等的记录介质。RAM113起到CPU115的工作区等作用。
I/O端口114连接着操作面板121、温度传感器122、压力计123、加热器控制部124、MFC125、阀门控制部126、真空泵127、晶片架升降机128等，控制数据、信号的输入输出。
CPU(中央处理器)115构成控制部100的中枢。CPU115运行存储在ROM112中的控制程序，根据来自操作面板121的指令，按照存储在工艺存储部111中的工艺(处理工艺)控制热处理装置1的动作。即，CPU115驱动温度传感器(组)122、压力计(组)123、MFC125等测量反应管2内以及排气管5内的各部分的温度、压力、流量等。并且，CPU115根据这些测量数据向加热器控制部124、MFC125、阀门控制部126、真空泵127等输出控制信号等，根据处理工艺控制上述各部分。
下面，说明使用结构如上所述的热处理装置1，形成多晶硅膜的方法。在本实施方式中，首先，装载设定在低温下的反应管2内形成有自然氧化膜的半导体晶片(单晶硅晶片)W。然后，通过向反应管2内供给蚀刻气体进行蚀刻，来除去半导体晶片W上的自然氧化膜。接着，向反应管2内供给成膜气体，利用CVD，在半导体晶片W上形成多晶硅膜。图3为本发明第一实施方式的成膜方法的工艺示意图。
其中，在下述说明中，构成热处理装置1的各部分的动作由控制部100(CPU115)控制。各处理中的反应管2内的温度、压力、气体流量等，如上所述，通过用控制部100(CPU115)控制加热器控制部124(加热器8、加热器16)、MFC125(处理气体引入管17、清洗气体供给管18)、阀门控制部126、真空泵127等达到符合后述工艺的条件。
首先，利用加热器16将反应管2内加热到预定的装载温度，例如300℃。此外，从清洗气体供给管18向反应管2内定量供给氮气(N2)。然后，将收容有半导体晶片(硅晶片)W的晶片架11载置于盖体6之上，用晶片架升降机128提升盖体6。这样，不仅能在反应管2内装载搭载有半导体晶片W的晶片架11，而且还能密封反应管2(装载工序)。
装载温度设定在充分低于硅表面的自然氧化膜因热量影响而改性并开始趋于稳定的温度(500℃)之下。为此，装载温度优选设定在室温～300℃的范围内。
然后，从清洗气体供给管18向反应管2内定量供给氮气。与此同时，利用加热器16将反应管2的内部加热到预定的蚀刻温度，例如400℃。此外，排出反应管2内的气体，将反应管2内的压力减压到预定的蚀刻压力，例如1330Pa(10Torr)。而且该减压和加热操作持续进行，直到反应管2的内部稳定在预定的压力和温度下(稳定化工序)。
此外，控制旋转机构13的马达，使旋转台10旋转，使晶片架11旋转。通过使晶片架11旋转，而能够使收容在晶片架11内的半导体晶片W旋转，从而对半导体晶片W均匀加热。
若反应管2内部稳定在预定压力和温度下，则停止从清洗气体供给管18供给氮气。然后，从对应的处理气体引入管17向反应管2内引入包括含有氯气(Cl2)和氮气的混合气体的蚀刻气体。在本实施方式中，按照预定量供给氯气和氮气，例如，如图3(d)所示，氯气的供给量为0.25升/分钟；而如图3(c)所示，氮气的供给量为3升/分钟。在该条件下，对半导体晶片W的表面进行蚀刻，除去自然氧化膜(蚀刻工序)。
蚀刻温度设定在比硅表面的自然氧化膜因热量影响而改性并开始趋于稳定的温度(500℃)还低的温度下。此外，在本实施方式中，蚀刻温度设定在能够活化蚀刻气体中的氯的温度。因此，蚀刻温度优选设定在350～500℃的范围内。但是，在如后所述的使用反应管2外的激发机构活化蚀刻气体中的氯的情况下，蚀刻温度可设定在低于350℃的温度下。
此外，为了达到良好的蚀刻特性，蚀刻工序中的其它条件如下所述进行设定。即，反应管2内的压力优选设定在133Pa～26.6kPa(1Torr～200Torr)的范围内。氯气的流量优选设定在0.05升/分钟～1升/分钟的范围内。氮气的流量优选设定在0.6升/分钟～3升/分钟的范围内。氯气和氮气的流量比优选设定在1∶1～1∶12的范围内。
引入反应管2内的蚀刻气体因反应管2内的热量而引发热分解反应，从而产生氯自由基。此外，由于该热量也活化了氯分子。利用该活化的氯，可以蚀刻半导体晶片W的表面，除去自然氧化膜。此时，反应管2内的温度设定为低于自然氧化膜被改性并开始趋于稳定的温度(500℃)。因此，自然氧化膜即处于不稳定、易通过蚀刻除去的状态。即，可在自然氧化膜变成完全氧化膜之前，从半导体晶片W上除去自然氧化膜。
自然氧化膜在硅表面上的情况下，活化的氯通过该薄薄的自然氧化膜，对硅表面实施蚀刻。此外，在半导体晶片W的表面外露的情况下，活化的氯对该外露的表面实施蚀刻。若半导体晶片W的表面被蚀刻，就会从半导体晶片W的表面除去形成于被蚀刻的表面上的自然氧化膜。这样，就能连自然氧化膜一起将半导体晶片W表面均匀蚀刻。
此外，由于在除去自然氧化膜时使用的是活化的氯，因此，石英、碳化硅等几乎没有被蚀刻掉。所以，在蚀刻工序中，反应管2内部的材料不会受损。此外，由于不会因蚀刻产生水、氧气，因此不会导致在除去了原有自然氧化膜的半导体晶片W上再次形成自然氧化膜。此外，还能防止因水而使反应管2内的材料生锈的情况发生。
在除去半导体晶片W的表面的自然氧化膜之后，停止从处理气体引入管17供给蚀刻气体。然后，在排出反应管2内的气体的同时，如图3(c)所示，从清洗气体供给管18向反应管2内定量供给氮气，反应管2内的气体排出到排气管5(清洗工序)。其中，为了确保反应管2内的气体的排出，优选为反复多次循环进行反应管2内的气体排出和氮气的供给的清洗操作。
然后，从清洗气体供给管18向反应管2内供给预定量的氮气。与此同时，利用加热器16将反应管2内部加热到预定的成膜温度，例如加热到600℃。并排出反应管2内的气体，将反应管2内的压力减压到预定压力，例如减压到26.6Pa(0.2Torr)。而且，该减压和加热操作持续进行，直到反应管2稳定在预定的压力和温度下(稳定化工序)。
此外，控制旋转机构13的马达，使旋转台10旋转，使晶片架11旋转。通过使晶片架11旋转，而使收容在晶片架11上的半导体晶片W旋转，以便对半导体晶片W进行均匀加热。
若反应管2内稳定在预定压力和温度下，则停止从清洗气体供给管18供给氮气。然后，如图3(c)、(e)所示，从对应的处理气体引入管17向反应管2内引入包括含有甲硅烷(SiH4)和氮气的混合气体的成膜气体。
引入反应管2内的成膜气体因反应管2内的热量而引发热分解反应。由该分解组分生成硅分子、原子，在半导体晶片W的表面形成多晶硅膜(成膜工序)。这样，由于在同一根反应管2内，在实施蚀刻工序后实施成膜工序，所以，能够在没有附着自然氧化膜的半导体晶片W上形成多晶硅膜。
若半导体晶片W的表面形成了预定厚度的多晶硅膜，则停止从处理气体引入管17供给成膜气体。然后，排出反应管2内的气体，同时，如图3(c)所示，从清洗气体供给管18向反应管2内供给预定量的氮气，反应管2内的气体排出到排气管5(清洗工序)。其中，为确保反应管2内的气体的排出，优选为反复多次循环进行反应管2内的气体的排出和氮气的供给的清洗操作。
然后，从清洗气体供给管18向反应管2内供给预定量的氮气，如图3(b)所示，恢复反应管2内的压力到常压。最后，利用晶片架升降机128，通过降低盖体6，将晶片架11与形成有多晶硅膜的半导体晶片W一起卸载(卸载工序)。
(第二实施方式)
图4为本发明第二实施方式的立式热处理装置示意图。该装置1X除了在处理气体引入管17设置有激发机构31之外，其它方面具有与上述热处理装置1同样的结构。利用该成膜装置1X，当来自处理气体供给源的GS1的蚀刻气体通过激发机构31时，将活化蚀刻气体中的氯。在此情况下，即使蚀刻工序中反应管2内的温度低于上述情况，也能够向半导体晶片W供给活化的氯。因此，有可能在更低的处理温度下在蚀刻工序中使用。激发机构31是能够利用等离子体、紫外线或者催化剂活化氯的机构。
在上述实施方式中，蚀刻气体以氯气(Cl2)和氮气的混合气体为例。就这点而言，蚀刻气体也可使用其它气体(含氯但不含氟的气体)，例如也可使用氯化氢气和氮气的混合气体。
在上述实施方式中，成膜气体以甲硅烷(SiH4)和氮气的混合气体为例。就这点而言，成膜气体也可使用其它气体，例如二氯硅烷(DCS)、乙硅烷(Si2H6)、丙硅烷(Si3H8)、六氯乙硅烷(Si2Cl6:HCD)、六甲基二硅烷基胺(HMDS)、四氯硅烷(SiCl4:TCS)、二甲硅烷基胺(DSA)、三甲硅烷基胺(TSA)、双(四丁基氨基硅烷)(BTBAS)。
在上述实施方式中，举例说明了自然氧化膜存在于半导体晶片W(典型例为单晶硅晶片)上的情况。就这点而言，在自然氧化膜存在于例如硅(单晶硅或多晶硅)的半导体膜、钨(W)等金属膜上的情况下，也能适用于本发明。另外，被处理基板不仅限于半导体晶片W，还可适用于例如LCD用玻璃基板等。
例如，在除去形成于多晶硅膜上的自然氧化膜的情况下，可按照与上述实施方式相同的操作步骤供给活化的氯(氯自由基)。所供给的氯透过形成于多晶硅膜上的薄薄的自然氧化膜，对与该自然氧化膜相接的多晶硅膜的表面进行蚀刻。这是由于，活化的氯不仅能透过薄薄的自然氧化膜，而且与多晶硅的选择比高，能有选择地蚀刻多晶硅膜的表面。利用蚀刻，能除去与自然氧化膜相接的多晶硅膜的表面，结果也就除去了形成于多晶硅膜上的自然氧化膜。结论就是本发明能除去形成于多晶硅膜上的自然氧化膜。另外，对于形成于硅膜、金属膜上的自然氧化膜亦是如此。
在上述实施方式中，蚀刻气体、成膜气体含有作为稀释气体的氮气。由于含有稀释气体导致易于设定处理时间，因此优选含有稀释气体。但是，蚀刻气体、成膜气体也可不含稀释气体。稀释气体优选为氮气、氦气(He)、氖气(Ne)、氩气(Ar)等不活泼气体。
在上述实施方式中，可以每一种处理工序设置一根处理气体引入管17。另外，也可以在反应管2的下端附近的侧面插接多根处理气体引入管17，由多根管道引入同一种气体。在此情况下，可由多根处理气体引入管17向反应管2内供给处理气体，从而能够向反应管2内均匀引入处理气体。
在上述实施方式中，热处理装置使用的是单管结构的批量式热处理装置。本发明也可使用例如反应管包括内管和外管的双层管结构的批量型立式热处理装置。另外，本发明也可使用多片式热处理装置。
热处理装置的控制部100不限于专用系统，也可采用普通的计算机系统实现。例如，可采用将用于实施上述处理的程序从存储有该程序的存储介质(软盘、CD-ROM等)中安装到常用计算机中，构成实施上述处理的控制部100。
提供该程序可采用任意方式。程序除了可如上所述地采用预定的存储介质提供之外，也可以利用通信回路、通信网络、通信系统等提供。在此情况下，也可通过例如通信网络的公告版(BBS)公开该程序，以网络为介质，叠加在载波上，提供该程序。然后，只要启动该所提供的程序，在操作系统(OS)的控制下，与运行其它应用程序一样运行该程序，就能实施上述处理。
本领域技术人员可据此发现其它特点和变换形式。因此，本发明范围并不限于具体实施方式和实施例所述，而是只要在不偏离与权利要求及其等效变换所述的本发明主旨或范围，就可以做出各种变换。

Claims (13)

1.一种半导体处理用成膜方法，其特征在于，包括：
向反应室内装载具有形成有自然氧化膜的被处理面的被处理基板的工序，在此，将所述反应室内设定为比所述自然氧化膜转变成稳定状态的阈值温度低的装载温度；
接着，将所述被处理基板旋转，利用蚀刻除去所述被处理面上的所述自然氧化膜的工序，在此，向所述反应室内供给含氯但不含氟的蚀刻气体，并将所述反应室内设定为蚀刻压力以及低于所述阈值温度的蚀刻温度，所述蚀刻气体中的氯在活化的状态下使用，以除去所述自然氧化膜；
接着，清洗所述反应室内的工序；和
接着，在所述反应室内，利用CVD在所述被处理面上形成薄膜的工序，在此，向所述反应室内供给成膜气体，并将所述反应室内设定为成膜温度。
2.如权利要求1所述的方法，其特征在于：
设定所述蚀刻温度高于所述装载温度，使得所述蚀刻气体中的氯活化。
3.如权利要求1所述的方法，其特征在于：
利用设置在所述反应室外的激发机构将氯活化，并将所述蚀刻气体供给到所述反应室内。
4.如权利要求3所述的方法，其特征在于：
所述激发机构利用选自等离子体、紫外线以及催化剂中的方式将氯活化。
5.如权利要求1所述的方法，其特征在于：
所述被处理面是半导体晶片的表面或者金属膜的表面。
6.如权利要求5所述的方法，其特征在于：
所述阈值温度为500℃。
7.如权利要求5所述的方法，其特征在于：
所述蚀刻压力在133Pa～26.6kPa(1～200Torr)的范围内。
8.如权利要求5所述的方法，其特征在于：
所述薄膜由硅膜构成。
9.如权利要求8所述的方法，其特征在于：
所述装载温度低于所述蚀刻温度，所述蚀刻温度低于所述成膜温度。
10.如权利要求5所述的方法，其特征在于：
所述反应室的内表面以选自石英、碳化硅中的材料为主要成分。
11.一种半导体处理用成膜装置，其特征在于，包括：
收容被处理基板的反应室；
相对所述反应室内装载/卸载所述被处理基板的机构；
加热所述反应室使其内部的温度上升的加热器；
排出所述反应室内的气体的排气系统；
向所述反应室内供给用于在所述被处理基板上形成薄膜的成膜气体的成膜气体供给系统；
向所述反应室内供给含氯但不含氟的蚀刻气体的蚀刻气体供给系统；
将所述被处理基板旋转的旋转机构；以及
控制所述半导体处理用成膜装置动作的控制部，其中，所述控制部控制所述半导体处理用成膜装置实施下述动作，即，
向反应室内装载具有形成有自然氧化膜的被处理面的被处理基板，在此，将所述反应室内设定为比所述自然氧化膜转变成稳定状态的阈值温度低的装载温度；
接着，将所述被处理基板旋转，利用蚀刻除去所述被处理面上的所述自然氧化膜，在此，向所述反应室内供给所述蚀刻气体，并将所述反应室内设定为蚀刻压力以及低于所述阈值温度的蚀刻温度，所述蚀刻气体中的氯在活化的状态下使用；
接着，清洗所述反应室内；和
接着，在所述反应室内，利用CVD在所述被处理面上形成薄膜，在此，向所述反应室内供给成膜气体，并将所述反应室内设定为成膜温度。
12.如权利要求11所述的半导体处理用成膜装置，其特征在于：
还包括设置在所述反应室外，用于活化所述蚀刻气体中的氯的激发机构。
13.如权利要求11所述的半导体处理用成膜装置，其特征在于：
所述反应室的内表面以选自石英、碳化硅中的材料为主要成分。
CN200610093135A 2005-06-22 2006-06-22 薄膜形成方法及半导体处理设备 Expired - Fee Related CN100589230C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005182384A JP4640800B2 (ja) 2005-06-22 2005-06-22 被処理体の処理方法、処理装置、薄膜形成方法、薄膜形成装置及びプログラム
JP2005182384 2005-06-22

Publications (2)

Publication Number Publication Date
CN1885496A CN1885496A (zh) 2006-12-27
CN100589230C true CN100589230C (zh) 2010-02-10

Family

ID=37565777

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610093135A Expired - Fee Related CN100589230C (zh) 2005-06-22 2006-06-22 薄膜形成方法及半导体处理设备

Country Status (5)

Country Link
US (1) US7637268B2 (zh)
JP (1) JP4640800B2 (zh)
KR (1) KR100970789B1 (zh)
CN (1) CN100589230C (zh)
TW (1) TWI383437B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123866A (ja) 2008-11-21 2010-06-03 Sharp Corp 半導体装置及びその製造方法
JP5158068B2 (ja) 2009-02-20 2013-03-06 東京エレクトロン株式会社 縦型熱処理装置及び熱処理方法
US8536491B2 (en) * 2009-03-24 2013-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Rotatable and tunable heaters for semiconductor furnace
JP5544343B2 (ja) * 2010-10-29 2014-07-09 東京エレクトロン株式会社 成膜装置
JP5987312B2 (ja) * 2011-12-16 2016-09-07 日本電気硝子株式会社 成膜装置及び膜付ガラスフィルムの製造方法
JP6594768B2 (ja) * 2015-12-25 2019-10-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6560991B2 (ja) * 2016-01-29 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6546872B2 (ja) * 2016-04-07 2019-07-17 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6925243B2 (ja) * 2017-11-13 2021-08-25 東京エレクトロン株式会社 クリーニング方法及び成膜方法
CN110265331A (zh) * 2019-06-19 2019-09-20 上海华力集成电路制造有限公司 一种回温装置及使用方法
JP7278164B2 (ja) 2019-07-11 2023-05-19 東京エレクトロン株式会社 ルテニウム膜の形成方法及び基板処理システム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6450426U (zh) 1987-09-24 1989-03-29
US5407867A (en) * 1988-05-12 1995-04-18 Mitsubishki Denki Kabushiki Kaisha Method of forming a thin film on surface of semiconductor substrate
JPH01319944A (ja) * 1988-06-21 1989-12-26 Mitsubishi Electric Corp 半導体基板表面に薄膜を形成する方法およびその装置
JPH0294631A (ja) * 1988-09-30 1990-04-05 Mitsubishi Electric Corp 薄膜形成方法及び薄膜形成装置
JPH05129263A (ja) * 1991-11-01 1993-05-25 Kawasaki Steel Corp 半導体基板の処理方法
JPH05217968A (ja) 1992-02-03 1993-08-27 Kawasaki Steel Corp 半導体基板の表面処理方法
JPH09330987A (ja) * 1996-06-07 1997-12-22 Sony Corp 半導体装置の製造方法
JPH11274088A (ja) * 1998-03-23 1999-10-08 Shin Etsu Handotai Co Ltd 珪素薄膜の製造方法
JP2001176860A (ja) * 1999-12-20 2001-06-29 Sony Corp 半導体装置の製造方法及び半導体製造装置
DE60120278T8 (de) * 2000-06-21 2007-09-06 Tokyo Electron Ltd. Wärmebehandlungsanlage und Verfahren zu ihrer Reinigung
US6825126B2 (en) * 2002-04-25 2004-11-30 Hitachi Kokusai Electric Inc. Manufacturing method of semiconductor device and substrate processing apparatus
KR20040025077A (ko) * 2002-09-18 2004-03-24 삼성전자주식회사 다결정 실리콘 증착 방법
US20210296120A1 (en) 2003-04-17 2021-09-23 Kenneth L. Foster Method of filling high aspect ratio, small dimension gaps and formulations useful therein

Also Published As

Publication number Publication date
JP2007005481A (ja) 2007-01-11
TWI383437B (zh) 2013-01-21
CN1885496A (zh) 2006-12-27
KR20060134821A (ko) 2006-12-28
JP4640800B2 (ja) 2011-03-02
TW200707550A (en) 2007-02-16
KR100970789B1 (ko) 2010-07-16
US7637268B2 (en) 2009-12-29
US20060288935A1 (en) 2006-12-28

Similar Documents

Publication Publication Date Title
CN100589230C (zh) 薄膜形成方法及半导体处理设备
CN1800444B (zh) 成膜装置及其使用方法
US7938080B2 (en) Method for using film formation apparatus
KR100957879B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한 매체
JP5250600B2 (ja) 成膜方法および成膜装置
TWI396946B (zh) 薄膜沉積系統之清潔方法、薄膜沉積系統及其程式
CN101158032B (zh) 成膜装置及其使用方法
CN101144181B (zh) 半导体处理用的成膜装置及其使用方法
US20090124083A1 (en) Film formation apparatus and method for using same
US7691445B2 (en) Film formation apparatus and method of using the same
KR101139078B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로판독 가능한 매체
CN101311336B (zh) 薄膜形成装置及其使用方法
US20140187053A1 (en) Method of cleaning thin film forming apparatus, thin film forming method, thin film forming apparatus and non-transitory recording medium
US7470637B2 (en) Film formation apparatus and method of using the same
US20120247511A1 (en) Method for cleaning thin film forming apparatus, thin film forming method, and thin film forming apparatus
JP2008283148A (ja) 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
JP2013179321A (ja) 成膜方法および成膜装置
CN100533656C (zh) 成膜装置及其使用方法
TWI738053B (zh) 清潔方法、半導體裝置之製造方法、基板處理裝置及記錄媒體

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100210