CN100583426C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN100583426C
CN100583426C CN200710167819A CN200710167819A CN100583426C CN 100583426 C CN100583426 C CN 100583426C CN 200710167819 A CN200710167819 A CN 200710167819A CN 200710167819 A CN200710167819 A CN 200710167819A CN 100583426 C CN100583426 C CN 100583426C
Authority
CN
China
Prior art keywords
interconnection
electric fuse
metal cap
semiconductor device
cap film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710167819A
Other languages
English (en)
Other versions
CN101170097A (zh
Inventor
川原尚由
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101170097A publication Critical patent/CN101170097A/zh
Application granted granted Critical
Publication of CN100583426C publication Critical patent/CN100583426C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种半导体器件及其制造方法。当金属罩薄膜设置于电熔丝上时，降低了电熔丝的断开能力。半导体器件1包括互连10、电熔丝20和金属罩薄膜30。互连10和电熔丝20都由Cu构成。互连10和电熔丝20设置于互连层40中的同一层内。金属罩薄膜30仅设置于互连10上，而不设置于电熔丝20上。

Description

半导体器件及其制造方法
本申请基于日本专利申请No.2006-291187，其全文内容通过引用并入于此。
技术领域
本发明涉及一种半导体器件及其制造方法。
背景技术
图7是示出了现有的半导体器件的透视图。半导体器件100包括互连101、假互连102和电熔丝103。电熔丝103形成为互连101的一部分。互连101、假互连102和电熔丝103由铜(Cu)构成。而且，在互连101、假互连102和电熔丝103上形成金属罩薄膜104。
除此之外，国际申请的日本未审专利公布No.2005-522055、日本特开No.H09-69607(1995)和日本特开No.2005-79156公开了与本发明相关的现有技术。
由于通过以这种方式提供金属罩薄膜104提高了互连101中的电迁移(EM)的电阻(EM电阻)，所以提高了互连101的可靠性。但是，这给电熔丝103的操作带来了不利。特别是，在电熔丝103上所存在的金属罩薄膜104增加了EM电阻，导致电熔丝103难以切割。
发明内容
根据本发明的一个方面，提供一种半导体器件，包括：互连，由铜构成并且设置于互连层中；电熔丝，由铜构成并且设置于所述的互连层中，所述电熔丝和所述互连设置于所述互连层中的同一层内；以及金属罩薄膜，仅设置于所述互连上，而不设置于所述电熔丝上。
根据本发明的另一个方面，提供一种用于制造半导体器件的方法，包括：在互连层中形成互连；在还包括所述互连的所述互连层中形成电熔丝；以及仅在除了所述电熔丝上以外的所述互连上形成金属罩薄膜。
在本发明中，金属罩薄膜仅设置于互连上而不设置于电熔丝上。换句话说，在电熔丝上没有金属罩薄膜。这允许获得呈现出较强可靠性的互连，而没有降低电熔丝的断开(breaking)能力。
根据本发明，可以实现半导体器件和用于制造其的方法，这允许获得呈现出较强可靠性的互连，而没有恶化电熔丝的断开能力。
附图说明
结合附图，从以下对一些优选实施例的描述中可以明了本发明的上面和其它目的、优点和特征，其中：
图1是示出了根据本发明的半导体器件的一个实施例的截面图；
图2是示出了图1的半导体器件的其它部分的截面图；
图3是示出了电熔丝的截面图；
图4是用于描述本实施例的有利效果的图表；
图5A和5B是用于描述本发明的有利效果的平面视图；
图6A和6B是用于描述本发明的有利效果的TEM图像；
图7是示出了现有的半导体器件的透视图。
具体实施方式
现在，参考示意性实施例描述本发明。本领域技术人员将会认识到，使用本发明的教导可以实现许多可替换的实施例，并且本发明不限于用于解释目的而示出的各实施例。
参考附图来描述根据本发明的半导体器件和用于制造半导体器件的方法的优选的示意性实施方式。在所有附图中，将相同的附图标记分配给本发明的说明书中引用各图时所示出的相同的元件，并且不再重复对它们的详细描述。
图1是示出了根据本发明的半导体器件的一个实施例的截面图。半导体器件1包括互连10、电熔丝20和金属罩薄膜30。互连10和电熔丝20都由铜(Cu)构成。互连10和电熔丝20设置于互连层40内的同一层上。互连层40设置于半导体衬底例如硅衬底(未示出)上。
在电熔丝20附近的区域内的数据比率(第一比率)小于设置于互连10的区域内的数据比率(第二比率)。优选的是，第一数据比率等于或小于5％，第二数据比率等于或大于10％。这里，数据比率是占据在平行于该衬底的表面内的某个区域中的一个导体或者多个导体的面积的比率。更具体地讲，由某个区域中的一个导体或者多个导体所占的面积除以该某个区域的整个面积并乘以100，从而得到数据比率(％)。
而且，在设置于包括互连10和电熔丝20的层中并和电熔丝20最接近的一导体与所述电熔丝20之间的距离大于另一导体与所述互连10之间的距离，所述另一导体是也设置于包括该互连10和该电熔丝20的层中并和所述互连10最接近的导体。除了互连10和电熔丝20以外，上述导体包括下面所讨论的假互连50。
金属罩薄膜30仅设置于互连10上，而不设置于电熔丝20上。更具体地讲，互连10的上表面覆盖了金属罩薄膜30，另一方面，电熔丝20的上表面没有覆盖金属罩薄膜30。金属罩薄膜30优选的是含钴(Co)或镍(Ni)的薄膜。用于含Co的薄膜的材料一般包括钴钨磷(CoWP)、钴钨(CoW)、钴磷(CoP)、钴钨硼(CoWB)和钴硼(CoB)。而且，用于含Ni的薄膜的材料一般包括镍钨磷(NiWP)、镍钨(NiW)、镍磷(NiP)、镍钨硼(NiWB)和镍硼(NiB)。在这些材料中，特别优选用CoWP薄膜构成金属罩薄膜30。
图2是示出了半导体器件1的另一截面的截面图，其与图1所示的截面不同。如图2所示，尽管所设置的互连10的占有率取决于位置，然而由Cu构成的假互连50设置于其占有率相对较低的互连10a的附近。金属罩薄膜30也设置于假互连50上。
图3是示出了电熔丝20的透视图。电熔丝20的两端都通过通孔栓塞62连接到端子60上。这允许在电熔丝20和端子60之间产生电耦合。跨接各端子60施加电压，用于在使电熔丝20断开时使电流流过电熔丝20。端子60设置于互连层40的上层，该上层位于高于电熔丝20的层中。金属罩薄膜30也设置于端子60之上。
随后，提出用于制造半导体器件1的方法的一个实例，作为根据本发明的半导体器件的一个实施例。用于制造半导体器件的方法包括：在互连层40内形成互连10；在互连层40层中的同样包括互连10的层内形成电熔丝20；以及，仅在互连10上而不在电熔丝20上形成金属罩薄膜30。互连10和电熔丝20由相同的材料同时形成。更具体地讲，同时执行形成互连10的工艺和形成电熔丝20的工艺。
例如，在包括暴露于其上的互连10和电熔丝20的层(具有互连10和电熔丝20的层)的表面上进行电镀工艺来形成金属罩薄膜30。优选地进行化学镀工艺(electroless plating process)形成金属罩薄膜30。
以下描述本发明的有利效果。在本实施例中，金属罩薄膜30仅设置于互连10上而不设置于电熔丝20上。更具体地讲，电熔丝20的上表面没有金属罩薄膜30。这可以获得呈现出较高可靠性的互连10，而没有恶化电熔丝20的断开能力。
在电熔丝20附近区域内的数据比率(第一比率)小于设置于互连10的区域内的数据比率(第二比率)。
这使得易于仅在互连10上而不在电熔丝20上形成金属罩薄膜30。更具体地讲，当对包括暴露的互连10和暴露的电熔丝20的层的表面进行电镀工艺时，金属罩薄膜30可以仅在互连10上生长，同时避免金属罩薄膜30在电熔丝20上生长。如果第一数据比率等于或小于5％，第二数据比率等于或大于10％，则这种有利效果会相当明显。
参考图4、图5A和5b和图6A和6B描述这种技术特征。图4是示出了数据比率与金属罩薄膜30的薄膜厚度的关系的研究结果的图表。横坐标表示数据比率(％)，纵坐标表示通过化学镀层工艺而形成的金属罩薄膜30的薄膜厚度(nm)。在这种情况下，采用CoWP薄膜作为金属罩薄膜30。而且，如图5A和5B所示，采用具有线条和间隔的图案的导体。除此之外，该图表中2.5μm的长度等于图5A中的导体阵列的间距。
在采用具有这种图案的导体的情况下，可以通过将每个导体的宽度除以阵列间距然后将被除以后的宽度乘以100来计算数据比率。对于图5A，0.12μm的导体宽度和2.5μm的阵列中的间距提供了约5％的数据比率。对于图5B，0.12μm的导体宽度和0.5μm的阵列间距提供了约50％的数据比率。与图5A和5B对应的透射电子显微镜(TEM)图像分别在图6A和6B中示出。
从图4所示的结果可以看出，当数据比率等于或小于5％时，CoWP薄膜的镀层的厚度为0nm。另一方面，可以理解，当数据比率不小于10％时，CoWP薄膜生长成恒定的薄膜厚度。因此，通过选择第一数据比率等于或小于5％，第二数据比率等于或大于10％，能够容易地在互连10而不在电熔丝20上形成金属罩薄膜30。除此之外，由于在化学镀层工艺过程中所产生的电子能级不够，所以CoWP薄膜不会在数据比率较低的区域中生长。
而且，如图2所示，假互连50设置于互连10a附近，所述互连10a设置于互连10的占有率相对较低的区域中。这使得能够提供更高的该区域的数据比率，因而可以在化学镀层工艺过程中将金属罩薄膜30沉淀在互连10a上。
端子60设置于位置比电熔丝20高的上层。这样，在线宽相对较大的上层中形成端子60，并且在线宽相对较小的下层中形成电熔丝20，从而实现对端子60和电熔丝20的最合适尺寸的灵活设计。更具体地讲，端子60可以设计成具有相对较大的面积，电熔丝20可以设计成较薄。较薄的电熔丝20提供更容易的断开。
而且，上述列出的国际申请的日本未审专利公布No.2005-522,055公开了通过光刻工艺在激光束熔丝上除去CoWP薄膜。但是，当在光刻工艺中通过蚀刻除去CoWP薄膜时，出现了损坏Cu互连的问题。而且，也会引起另一个问题，即通过增加除去CoWP薄膜的步骤而增加制造工艺步骤。另一方面，在本实施例中，当形成金属罩薄膜30时，避免在电熔丝20上沉淀金属罩薄膜30。因此，本发明避免了对除去电熔丝20上的金属罩薄膜30的步骤的需要，从而可以避免与现有技术相关的上述问题。
此外，获得不在电熔丝上设置金属罩薄膜的结构的另一种方法可以包括：在具有互连的层中形成电熔丝，该层本身没有覆盖罩薄膜。但是，该层通常在互连层中的上层上形成，或者换句话说，在具有较大线宽的层上形成。因此，很难在该层上形成较窄的电熔丝，最终导致难以被断开的电熔丝。
根据本发明的半导体器件和用于制造该半导体器件的方法意图是不限于上述实施例，可以利用对其的各种变形。在上述实施例中，Cu示例性地作为互连和电熔丝的材料。可选择的是，该材料可以是其它互连材料，例如铝(Al)。
而且，上述实施例示出了，通过选择合适的数据比率来将金属罩薄膜选择性地仅沉淀在互连上。可替换的是，例如，可以在使用掩模覆盖电熔丝的同时进行化学镀层，从而仅在互连上沉淀金属罩薄膜。
显而易见，本发明不限于上述实施例，并且在不脱离本发明的范围和精神的情况下可以做出修改和变化。

Claims (13)

1.一种半导体器件，包括：
互连，由铜构成并且设置于互连层中；
电熔丝，由铜构成并且设置于所述互连层中，所述电熔丝和所述互连设置于所述互连层中的同一层内；以及
金属罩薄膜，仅设置于所述互连上，而不设置于所述电熔丝上。
2.如权利要求1所述的半导体器件，
其中，在设置所述电熔丝的区域中，由所述电熔丝所占据的面积等于或者低于设置所述电熔丝的所述区域的整个面积的5％；以及
其中，在设置所述互连的区域中，由所述互连所占据的面积等于或者高于设置所述互连的所述区域的整个面积的10％。
3.如权利要求1所述的半导体器件，
其中在第一导体和所述电熔丝之间的距离大于在第二导体和所述互连之间的距离，所述第一导体设置于包括所述互连的层中并且最接近所述电熔丝，所述第二导体设置于包括所述互连的层中并且最接近所述互连。
4.如权利要求1所述的半导体器件，还包括假互连，设置于所述互连的附近。
5.如权利要求1所述的半导体器件，还包括端子，其电连接到所述电熔丝的末端，
其中所述端子设置于比所述电熔丝位置更高的层中。
6.如权利要求5所述半导体器件，
其中所述金属罩薄膜设置于所述端子上。
7.如权利要求1所述的半导体器件，
其中所述金属罩薄膜含有钴(Co)或镍(Ni)。
8.如权利要求1所述的半导体器件，
其中所述金属罩薄膜是钴钨磷(CoWP)薄膜。
9.一种用于制造半导体器件的方法，包括：
在互连层中形成互连；
在所述互连层中形成电熔丝；以及
在所述互连上形成金属罩薄膜，
其中，所述电熔丝和所述互连设置在所述互连层中的同一层中；并且
其中，在所述电熔丝上不形成所述金属罩薄膜。
10.如权利要求9所述的用于制造半导体器件的方法，
其中所述互连和所述电熔丝以相同的材料同时形成。
11.如权利要求9所述的用于制造半导体器件的方法，
其中所述形成所述金属罩薄膜的步骤包括在所述互连层的表面上进行电镀方法，所述互连和所述电熔丝暴露于所述表面上。
12.如权利要求9所述的用于制造半导体器件的方法，
其中所述形成所述金属罩薄膜的步骤包括在所述互连层的表面上进行化学镀方法，所述互连和所述电熔丝暴露于所述表面上。
13.如权利要求9所述的用于制造半导体器件的方法，
其中，在设置所述电熔丝的区域中，由所述电熔丝所占据的面积等于或者低于设置所述电熔丝的所述区域的整个面积的5％；以及
其中，在设置所述互连的区域中，由所述互连所占据的面积等于或者高于设置所述互连的所述区域的整个面积的10％。
CN200710167819A 2006-10-26 2007-10-26 半导体器件及其制造方法 Expired - Fee Related CN100583426C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006291187 2006-10-26
JP2006291187A JP5060100B2 (ja) 2006-10-26 2006-10-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101170097A CN101170097A (zh) 2008-04-30
CN100583426C true CN100583426C (zh) 2010-01-20

Family

ID=39329132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710167819A Expired - Fee Related CN100583426C (zh) 2006-10-26 2007-10-26 半导体器件及其制造方法

Country Status (3)

Country Link
US (2) US7986025B2 (zh)
JP (1) JP5060100B2 (zh)
CN (1) CN100583426C (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7737528B2 (en) * 2008-06-03 2010-06-15 International Business Machines Corporation Structure and method of forming electrically blown metal fuses for integrated circuits
EP2433303A4 (en) * 2009-05-22 2014-09-17 Ibm STRUCTURE AND METHOD FOR FORMING ELECTRICALLY BLOWN METAL FUSES FOR INTEGRATED CIRCUITS
CN102468265A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 连接插塞及其制作方法
US8841208B2 (en) 2012-07-18 2014-09-23 International Business Machines Corporation Method of forming vertical electronic fuse interconnect structures including a conductive cap
TW201422916A (zh) * 2012-12-14 2014-06-16 Hon Hai Prec Ind Co Ltd 導風罩及散熱裝置
US9337143B2 (en) 2014-01-27 2016-05-10 Globalfoundries Inc. E-fuse structure with methods of fusing the same and monitoring material leakage

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0969607A (ja) * 1995-09-01 1997-03-11 Sony Corp 半導体装置およびその製造方法
JP4390297B2 (ja) * 1998-06-19 2009-12-24 株式会社ルネサステクノロジ 半導体装置
JP3275875B2 (ja) * 1999-04-16 2002-04-22 日本電気株式会社 半導体装置
JP2001085526A (ja) * 1999-09-10 2001-03-30 Hitachi Ltd 半導体装置の製造方法および半導体装置
US6730982B2 (en) * 2001-03-30 2004-05-04 Infineon Technologies Ag FBEOL process for Cu metallizations free from Al-wirebond pads
AU2002250505A1 (en) 2002-04-02 2003-10-20 Infineon Technologies Ag Beol process for cu metallizations free from al-wirebond pads
JP4400087B2 (ja) * 2003-05-02 2010-01-20 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2005079156A (ja) 2003-08-28 2005-03-24 Ebara Corp 配線形成方法
JP2005209903A (ja) * 2004-01-23 2005-08-04 Fujitsu Ltd 半導体装置及びその製造方法
JP4284242B2 (ja) * 2004-06-29 2009-06-24 パナソニック株式会社 半導体装置およびその製造方法
US7556989B2 (en) * 2005-03-22 2009-07-07 Samsung Electronics Co., Ltd. Semiconductor device having fuse pattern and methods of fabricating the same
KR100695872B1 (ko) * 2005-06-22 2007-03-19 삼성전자주식회사 반도체 장치의 퓨즈 및 그 형성 방법

Also Published As

Publication number Publication date
US20110256710A1 (en) 2011-10-20
JP2008108956A (ja) 2008-05-08
CN101170097A (zh) 2008-04-30
US20080099889A1 (en) 2008-05-01
JP5060100B2 (ja) 2012-10-31
US7986025B2 (en) 2011-07-26

Similar Documents

Publication Publication Date Title
CN100583426C (zh) 半导体器件及其制造方法
CN100490147C (zh) 电子器件接线方法和结构
US6764585B2 (en) Electronic device manufacturing method
US20100022083A1 (en) Carbon nanotube interconnect structures
US7488677B2 (en) Interconnect structures with encasing cap and methods of making thereof
US20090298282A1 (en) Methods of Forming Interlayer Dielectrics Having Air Gaps
US9237651B2 (en) Padless via
CN101305453B (zh) 细间距互连及制造方法
CN108074911A (zh) 跳孔结构
KR101110804B1 (ko) 배선 구조체의 형성 방법
KR20060102450A (ko) 도전성 배선재료, 배선기판의 제조방법 및 배선기판
CN104869747A (zh) 印刷布线板和印刷布线板的制造方法
TWI743119B (zh) 裝配平台
US20090133917A1 (en) Multilayered Circuit Board for Connection to Bumps
US7436040B2 (en) Method and apparatus for diverting void diffusion in integrated circuit conductors
CN101339936A (zh) 具有掩埋图案的基板及其制造方法
CN101770957B (zh) 线路基板工艺
KR100462759B1 (ko) 확산 장벽층을 갖는 금속 배선 및 그 제조 방법
US9627320B2 (en) Nanowires coated on traces in electronic devices
CN101414595A (zh) 封装基板及其制法
JP2004152956A (ja) 半導体装置およびその製造方法
JP2008053753A (ja) 半導体装置の製造方法
JP2002299836A (ja) 電界堆積ポリイミドを用いたポリイミド多層配線回路基板
JP2012033527A (ja) 配線構造及び配線構造の形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100120

Termination date: 20131026