CN100580607C - 模拟半导体集成电路的调整方法 - Google Patents

模拟半导体集成电路的调整方法 Download PDF

Info

Publication number
CN100580607C
CN100580607C CN200610002457A CN200610002457A CN100580607C CN 100580607 C CN100580607 C CN 100580607C CN 200610002457 A CN200610002457 A CN 200610002457A CN 200610002457 A CN200610002457 A CN 200610002457A CN 100580607 C CN100580607 C CN 100580607C
Authority
CN
China
Prior art keywords
cut
fuse
semiconductor integrated
voltage
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610002457A
Other languages
English (en)
Other versions
CN1866151A (zh
Inventor
髭本信雅
田边晋司
太矢隆士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1866151A publication Critical patent/CN1866151A/zh
Application granted granted Critical
Publication of CN100580607C publication Critical patent/CN100580607C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

提供具备开式漏极方式的输出部和与之相对应的偏置调整电路的模拟LSI和其调整方法。在模拟电路(12)的输出侧的内部节点(N)上，连接有作为开式漏极方式的输出部的PMOS(19)的栅极，同时连接有能够按照熔丝(32i)的切断数调整偏置电流的偏置调整电路(30)。预先利用改变阈值电压试制的多个模拟LSI(10j)，找出在输入端子(11)上流过一定电流Ic时的电压Vj，和为了在该模拟LSI(10j)的输出部上流过最合适的偏置电流的熔丝切断数的关系。在作为调整对象的模拟LSI(10)的输入端子(11)上流过一定电流Ic，然后测定电压Vx，求出与该电压Vx相对应的熔丝切断数，并切断偏置调整电路(30)内的熔丝(32i)。

Description

模拟半导体集成电路的调整方法
技术领域
本发明涉及模拟(analog)半导体集成电路(以下，称为“模拟LSI”)，特别是涉及输出部的偏置调整电路和其调整方法。
背景技术
图2，是以往的模拟LSI的输出部的电路图。
该输出部，由晶体管1、连接在该晶体管1的漏极和电源电位VDD之间的负载电阻2，和连接在漏极和栅极之间的偏置电阻3构成。将按照输入信号在内部生成的模拟(analog)信号SIG提供给晶体管1的栅极，将源极连接在接地电位GND上，将漏极连接在输出端子4上。该输出部以如下的方式构成，即通过用偏置电阻3将栅极和漏极连接在一起，将栅极的电位保持在和漏极的电位大致相同的电位，并成为自偏置电路。
在该输出部，当晶体管1的阈值电压Vt较低时，漏极电流流动较多，从而由负载电阻2引起的电压降低变大，由此，栅极·源极之间电压降低，从而漏极电流减少，稳定在想要的漏极电流。另外，当晶体管1的阈值电压Vt较高时，由于漏极电流变小，因此由负载电阻2引起的电压降低变小，由此，栅极·源极之间电压变大，从而漏极电流增加，并稳定在想要的漏极电流。这样，即便因制造程序的变动而使晶体管1的阈值Vt产生差别，图2那样的自偏置方式的输出部，也可以将该晶体管1的漏极电流大致设定在想要的值，因此作为模拟LSI的输出部被广泛采用。
专利文献1：特开平5-19879号公报
但是，在所述输出部的自偏置方式中，晶体管1的源极·漏极之间电压只比电源电压降低由负载电阻2引起的电压降低的量。因此，当电源电压较低时，存在不能得到足够的源极·漏极之间电压，并且不能发出较大的输出信号的问题。
发明内容
本发明的目的在于提供为了输出较大的信号，代替自偏置方式而具备开式漏极方式的输出部和该偏置调整电路的模拟LSI，和其调整方法。
本发明的模拟LSI，其特征在于，具备：按照提供给输入端子的信号向内部节点输出模拟信号的模拟电路；由将栅极连接在所述内部节点上、将源极连接在接地线上、将漏极连接在输出端子上的MOS晶体管构成的输出部；以及可以通过加减熔丝的切断数来调整提供给所述内部节点的偏置电压的偏置调整电路。
另外，本发明的模拟LSI的调整方法，其特征在于，依次进行如下的处理：前处理，利用分别改变阈值电压来试制的或者通过模拟(simnlafion)生成的多个模拟(anaolog)半导体集成电路，将向所述输入端子注入规定的电流时在该输入端子上出现的电压和为了在该模拟半导体集成电路上得到最合适的偏置电流的所述熔丝的切断数的关系，作为输入端子电压对熔丝切断数信息而预先确定；测定处理，测定向作为调整对象的模拟半导体集成电路的输入端子注入规定的电流时在该输入端子上出现的电压；切断数确定处理，参照所述输入端子电压对熔丝切断数信息，确定与由所述测定处理测出的电压相对应的熔丝切断数；以及熔丝切断处理，将所述偏置调整电路内的熔丝，只切断用所述切断数确定处理确定的数。
在本发明中，由于具有可以通过加减熔丝的切断数来调整提供给内部节点的偏置电压的偏置调整电路，因此具有可以用开式漏极方式的输出部，在最合适的状态下输出较大的信号的效果。
附图说明
图1是展示本发明的实施例1的模拟LSI和其调整方法的说明图。
图2是以往的模拟LSI的输出部的电路图。
图3是展示用试制LSI的试验得到的电压Vj、电流Ij0、和熔丝切断数的关系的一例的图。
图4是展示本发明的实施例2的模拟LSI的调整方法的说明图。
标号说明
10    模拟LSI         11    输入端子
12    模拟电路        13    保护电路
14    电源端子        15    电源线
16    接地端子        17    接地线
19    PMOS            21    输出端子
30    偏置调整电路    31    晶体管
32    熔丝            33    电阻
具体实施方式
用如下的步骤调整模拟LSI，其中模拟LSI具备：按照提供给输入端子的输入信号向内部节点输出模拟信号的模拟电路，由设在所述输入端子和电源线以及接地线之间、分别按逆向进行了二极管连接的晶体管构成的保护电路，由将栅极连接在所述内部节点上、将源极连接在所述接地线上、将漏极连接在输出端子上的MOS晶体管构成的输出部，和通过加减熔丝的切断数可以调整提供给所述内部节点的偏置电压的偏置调整电路。
首先，作为前处理，利用分别改变阈值电压来试制的或者通过模拟生成的多个模拟半导体集成电路，将向输入端子注入规定的电流时在该输入端子上出现的电压和为了在该模拟LSI上得到最适合的偏置电流的熔丝的切断数的关系，作为输入端子电压对熔丝切断数信息来规定。
其次，测定当向作为调整对象的模拟LSI的输入端子注入规定的电流时在该输入端子上出现的电压。进而，参照输入端子电压对熔丝切断数信息，确定与测出的电压相对应的熔丝切断数。然后，将偏置调整电路内的熔丝只切断确定的数。
(实施例1)
图1，是展示本发明的实施例1的模拟LSI和其调整方法的说明图。
该模拟LSI10，具有被给予输入信号IN的输入端子11。在输入端子11上连接有模拟电路12，同时将该模拟电路12连接在用于在受到从外部侵入的静电冲击时保护它的、由N沟道MOS晶体管(以下，称为“NMOS”)13a和P沟道MOS晶体管(以下，称为“PMOS”)13b构成的保护电路13上。即，NMOS13a，是将漏极连接在输入端子11上，将栅极和源极连接在从被给予电源电位VDD的电源端子14延伸的电源线15上，从而相对于通常的输入信号IN就像是逆向连接的二极管。另外，PMOS13b，是将漏极连接在输入端子11上，将栅极和源极连接在从被给予接地电位GND的接地端子16延伸的接地线17上，从而相对于通常的输入信号IN就像是逆向连接的二极管。
模拟电路12的输出端经由电容器18连接在节点N1上，在该节点N1上，连接有作为开式漏极型的输出部的PMOS19的栅极。将PMOS19的源极连接在接地线17上，并将漏极经由PMOS20连接在输出端子21上。另外，在PMOS20的漏极·栅极之间连接有偏置电阻22，并将栅极经由电容器23连接在接地线17上。
进而，该模拟LSI10，具有用于调整提供给输出部的PMOS19的偏置电流的偏置调整电路30。偏置调整电路30包括：连接在电源线15和节点N2之间的开关用的多个晶体管31i(但是，i＝1～m)，以及用于将这些晶体管31i分别设定为导通或截止的熔丝32i以及电阻33i。熔丝32i的一端连接在电源线15上，该熔丝32i的另一端连接在电阻33i的一端和晶体管31i的栅极上，该电阻33i的另一端连接在接地线17上。并且，节点N2经由电阻24连接在节点N1上。
因而，当切断熔丝32i时，晶体管31i的栅极成为接地电位GND，该晶体管31i是导通状态，从而偏置电压从节点N2经由电阻24提供给节点N1，与该偏置电压相对应的偏置电流便流向输出部的PMOS19。再者，各晶体管31i的尺寸，全都设定为相同。另外，熔丝32i，由于照射激光束来切断，故集中配置在熔丝区域内，以不给其他的元件造成影响。
其次，说明该模拟LSI10的输出部的偏置电流的调整方法。
首先，在实际的制品的制造之前，预先改变制造程序的设定条件来试制具有不同的阈值电压的多个模拟LSI10j(其中，j＝1～n)。
接着，在试制的模拟LSI10j的输入端子11和接地端子16之间，连接产生一定电流Ic的电流源I，同时连接电压表VM，测定流过该一定电流Ic时的输入端子11的电压Vj。进而，在同样的模拟LSI10j的电源端子14和接地端子16之间连接规定的直流电源DC以提供电源电位VDD，同时将输出端子21经由规定的负载电阻R和电流表AM连接在电源电位VDD上。然后，在偏置调整电路30的熔丝32i都是未切断的状态下，测定流入输出端子21的电流Ij0。之后，将熔丝32i一个一个地按顺序切断，然后测定各个状态下的电流Ij1、Ij2、...、Ijm，找出得到想要的电流时的熔丝32i的切断数。
对试制的所有的模拟LSI10j实施以上的试验，并根据其结果，确定流过一定电流时的输入端子11的电压Vj、熔丝32未切断时的流入输出端子19的电流Ij0、和能够得到最合适的输出电流I的熔丝切断数的对应关系。
图3，是展示用试制LSI的试验得到的电压Vj、电流Ij0、和熔丝切断数的关系的一例的图。根据该试验结果，将电压Vj和熔丝切断数的对应关系设定为，例如，当电压Vj小于330mV时，将熔丝的切断数设为0，当大于等于330mV小于360mV时，将切断数设为1，当大于等于360mV小于380mV时，将切断数设为2，当大于等于380mV小于400mV时，将切断数设为3，当大于等于400mV时，将切断数设为4。
其次，对于实际的制品，用如下的步骤进行输出部的偏置电流的调整。
使测量器的探针接触完成的晶片状态的模拟LSI10的输入端子11和接地端子16，在流过一定电流Ic的同时测定在该输入端子11上出现的电压Vx。这时，模拟LSI10的熔丝32i，全都是未切断状态。
根据由图3的试验结果确定的电压Vj和熔丝切断数的对应关系，求出与测出的电压Vx相对应的熔丝切断数。然后，将该模拟LSI10的偏置调整电路30的熔丝32i只切断求得的数。由此，该模拟LSI10的输出部的偏置调整结束。之后，进行各功能的测试，判定作为该模拟LSI10的制品的合格与否。
如以上那样，该实施例1的模拟LSI10，由于具有可以用熔丝32i的切断数调整输出部的偏置电流的偏置调整电路30，因此具有即便是开式漏极方式的输出部，也可以使其用最合适的偏置电流动作，即便在电源电压较低的情况下，也可以输出较大的输出信号的优点。
另外，该实施例1的模拟LSI10的调整方法，是当在输入端子11上流过一定电流Ic时，测定在该输入端子11上出现的电压Vx，根据该电压Vx，按照由试制LSI的试验预先确定的熔丝切断数，切断偏置调整电路30的熔丝32i。由于在输入端子11上出现的电压Vx，与阈值电压相对应，因此可以根据预先用试制品测出的数据得知与该阈值电压相对应的最合适的熔丝切断数。因而，具有可以用短时间调整偏置电流的优点。
再者，本发明，不限于上述实施例1，可以进行各种变形。作为该变形例，例如，有如下的变形。
(1)偏置调整电路30，虽然以切断熔丝32i时晶体管31i导通，从而偏置电流增加的方式构成，但也可以用当切断熔丝32i时晶体管31i截止，从而偏置电流减少的方式构成。
(2)图3的电压Vj、电流Ij0、和熔丝切断数的关系，只要是用模拟能得到正确的数据，也可以不用试制品而使用模拟结果。另外，也可以从几个试制品的试验结果，通过内插以及外插补充数据。
(3)也可以除去PMOS20、电阻22以及电容器23，然后将PMOS19的漏极直接连接在输出端子21上。
(实施例2)
图4，是展示本发明的实施例2的模拟LSI的调整方法的说明图。
在此，从直流电源DC向完成的晶片状态的模拟LSI10的电源端子14和接地端子16之间提供规定的电源电位VDD，同时将输出端子21，经由规定的负载电阻R和电流表AM连接在电源电位VDD上。然后，测定流入输出端子21的电流Ix。
参照图3，搜索最接近测出的电流Ix的电流Ij0，并求出与该电流Ij0相对应的熔丝切断数。然后，将该模拟LSI10的偏置调整电路30的熔丝32i只切断求得的数。由此，该模拟LSI10的输出部的偏置调整结束。之后，进行各功能的测试，判定作为该模拟LSI10的制品的合格与否。
如以上那样，该实施例2的模拟LSI10的调整方法，着眼于在偏置调整电路30的熔丝32i是未切断的状态下流入输出端子21的电流Ix的大小与阈值电压相对应这一点，并根据预先由试制LSI的电流Ij0确定的熔丝切断数来切断偏置调整电路30的熔丝32i。由此，具有可以用短时间调整偏置电流的优点。
另外，用该实施例2的模拟LSI10的调整方法，没必要参照图3的电压Vj。因而，便没必要在试制的模拟LSI10的输入端子11上注入一定电流Ic，然后测定这时的输入端子11的电压Vj，可以将用于准备的数据制成操作简单化。

Claims (2)

1.一种模拟半导体集成电路的调整方法，所述模拟半导体集成电路具备：按照提供给输入端子的信号向内部节点输出模拟信号的模拟电路，由设在所述输入端子与电源线之间、以及所述输入端子与接地线之间、分别按逆向进行二极管连接的晶体管构成的保护电路，由将栅极连接在所述内部节点上、将源极连接在所述接地线上、将漏极连接在输出端子上的MOS晶体管构成的输出部，以及可以通过加减熔丝的切断数来调整提供给所述内部节点的偏置电压的偏置调整电路，
所述模拟半导体集成电路的调整方法的特征在于，依次进行如下的处理：
前处理，利用分别改变阈值电压来试制的或者通过模拟生成的多个模拟半导体集成电路，将向所述输入端子注入规定的电流时在该输入端子上出现的电压和为了在该模拟半导体集成电路上得到最合适的偏置电流的所述熔丝的切断数的关系，作为输入端子电压对熔丝切断数信息而预先确定；
测定处理，测定向作为调整对象的模拟半导体集成电路的输入端子注入规定的电流时在该输入端子上出现的电压；
切断数确定处理，参照所述输入端子电压对熔丝切断数信息，确定与由所述测定处理测出的电压相对应的熔丝切断数；以及
熔丝切断处理，将所述偏置调整电路内的熔丝，只切断用所述切断数确定处理确定的数。
2.一种模拟半导体集成电路的调整方法，所述模拟半导体集成电路具备：按照提供给输入端子的信号向内部节点输出模拟信号的模拟电路，由将栅极连接在所述内部节点上、将源极连接在接地线上、将漏极连接在输出端子上的MOS晶体管构成的输出部，和可以通过加减熔丝的切断数来调整提供给所述内部节点的偏置电压的偏置调整电路，
所述模拟半导体集成电路的调整方法的特征在于，依次进行如下的处理：
前处理，利用分别改变阈值电压来试制的或者通过模拟生成的多个模拟半导体集成电路，将所述偏置调整电路的熔丝未切断时流入所述输出端子的电流和为了在该模拟半导体集成电路上得到最合适的偏置电流的所述熔丝的切断数的关系，作为输出端子电流对熔丝切断数信息而预先确定；
测定处理，测定流入作为调整对象的模拟半导体集成电路的输出端子的电流；
切断数确定处理，参照所述输出端子电流对熔丝切断数信息，确定与由所述测定处理测出的电流相对应的熔丝切断数；以及
熔丝切断处理，将所述偏置调整电路内的熔丝，只切断由所述切断数确定处理确定的数。
CN200610002457A 2005-05-17 2006-01-26 模拟半导体集成电路的调整方法 Expired - Fee Related CN100580607C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005143856A JP4849390B2 (ja) 2005-05-17 2005-05-17 アナログ半導体集積回路の調整方法
JP2005143856 2005-05-17

Publications (2)

Publication Number Publication Date
CN1866151A CN1866151A (zh) 2006-11-22
CN100580607C true CN100580607C (zh) 2010-01-13

Family

ID=37425196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610002457A Expired - Fee Related CN100580607C (zh) 2005-05-17 2006-01-26 模拟半导体集成电路的调整方法

Country Status (4)

Country Link
US (1) US7532449B2 (zh)
JP (1) JP4849390B2 (zh)
KR (1) KR20060119733A (zh)
CN (1) CN100580607C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021190896A (ja) * 2020-06-01 2021-12-13 株式会社村田製作所 制御回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949276A (en) * 1996-11-25 1999-09-07 United Microelectronics Corp. Adjustable bias voltage generating apparatus
CN1469544A (zh) * 2002-06-25 2004-01-21 松下电器产业株式会社 偏置控制电路及信号处理装置
KR20040105056A (ko) * 2003-06-04 2004-12-14 삼성전자주식회사 반도체 장치의 바이어스 전류 조절방법 및 회로

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6441315A (en) * 1987-08-07 1989-02-13 Nec Corp Switching device for high frequency field effect transistor
JPH0519879A (ja) * 1991-07-09 1993-01-29 Mitsubishi Electric Corp 電流制限回路
JP2998329B2 (ja) * 1991-09-17 2000-01-11 日本電気株式会社 半導体集積回路
JP2809020B2 (ja) * 1992-12-07 1998-10-08 日本電気株式会社 入出力保護回路
JP3654484B2 (ja) * 1997-12-01 2005-06-02 川崎マイクロエレクトロニクス株式会社 出力バッファ回路
JP3186716B2 (ja) * 1998-10-29 2001-07-11 日本電気株式会社 半導体装置およびその出力インピーダンス測定及びトリミング方法
JP2000155617A (ja) * 1998-11-19 2000-06-06 Mitsubishi Electric Corp 内部電圧発生回路
JP2002280520A (ja) * 2001-03-22 2002-09-27 Sony Corp 半導体集積回路装置
JP2002353333A (ja) * 2001-05-28 2002-12-06 Nec Microsystems Ltd 半導体装置
JP4910259B2 (ja) * 2001-07-25 2012-04-04 日本テキサス・インスツルメンツ株式会社 半導体集積回路
JP4289448B2 (ja) * 2002-05-10 2009-07-01 三菱電機株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949276A (en) * 1996-11-25 1999-09-07 United Microelectronics Corp. Adjustable bias voltage generating apparatus
CN1469544A (zh) * 2002-06-25 2004-01-21 松下电器产业株式会社 偏置控制电路及信号处理装置
KR20040105056A (ko) * 2003-06-04 2004-12-14 삼성전자주식회사 반도체 장치의 바이어스 전류 조절방법 및 회로

Also Published As

Publication number Publication date
JP4849390B2 (ja) 2012-01-11
KR20060119733A (ko) 2006-11-24
JP2006324305A (ja) 2006-11-30
US7532449B2 (en) 2009-05-12
CN1866151A (zh) 2006-11-22
US20060261898A1 (en) 2006-11-23

Similar Documents

Publication Publication Date Title
CN102117793B (zh) 电熔丝巨集
Vierhaus et al. CMOS bridges and resistive transistor faults: IDDQ versus delay effects
US7024646B2 (en) Electrostatic discharge simulation
CN102376341B (zh) 感测放大器校准电路及方法
US7342406B2 (en) Methods and apparatus for inline variability measurement of integrated circuit components
Chen et al. Stress-induced MOSFET mismatch for analog circuits
US7183791B2 (en) Reliability circuit for applying an AC stress signal or DC measurement to a transistor device
CN116718901B (zh) 一种反熔丝fpga高速测试电路
CN100580607C (zh) 模拟半导体集成电路的调整方法
KR100334335B1 (ko) 반도체 집적회로 및 그 제조방법
US7772875B2 (en) Input/output circuit for evaluating delay
JPH07218578A (ja) ＣＭＯＳ又はＢｉＣＭＯＳ集積回路の欠陥テスト方法及び回路
JPH10256486A (ja) 半導体入力回路
JP3980560B2 (ja) テスト可能なカスコード回路およびそれをテストする方法
US8248098B2 (en) Apparatus and method for measuring characteristics of semiconductor device
JP2008140113A (ja) ボルテージレギュレータ
Lu et al. A circuit level fault model for resistive shorts of MOS gate oxide
KR0179929B1 (ko) 칩 리페어 장치
JP2005516443A (ja) 電圧制限半導体パスゲート回路
Gielen et al. Methodology towards sub-ppm testing of analog and mixed-signal ICs for cyber-physical systems
CN111125790B (zh) 一种sram puf集成电路
KR20040090936A (ko) 반도체 장치
CN100429663C (zh) 用于测试电路的方法
JP3644168B2 (ja) 半導体集積回路
Eckerbert et al. Cycle-true leakage current modeling for CMOS gates

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100113

Termination date: 20130126

CF01 Termination of patent right due to non-payment of annual fee