KR0179929B1 - 칩 리페어 장치 - Google Patents
칩 리페어 장치 Download PDFInfo
- Publication number
- KR0179929B1 KR0179929B1 KR1019960027895A KR19960027895A KR0179929B1 KR 0179929 B1 KR0179929 B1 KR 0179929B1 KR 1019960027895 A KR1019960027895 A KR 1019960027895A KR 19960027895 A KR19960027895 A KR 19960027895A KR 0179929 B1 KR0179929 B1 KR 0179929B1
- Authority
- KR
- South Korea
- Prior art keywords
- repair
- nmos transistor
- nmos transistors
- column
- chip
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
본 발명은 분석할 칩의 리페어 여부와 리페어 방법을 쉽게 알아볼 수 있도록 하는 칩 리페어 장치에 관한 것으로, 리페어방법 즉, 열(row)을 리페어하였는지 횡(column)을 리페어하였는지 아니면 열과 횡을 다같이 리페어하였는지를 알 수 없는 문제점이 있었으나, 본 발명에서는 이러한 문제점을 감안하여 리페어방법의 경우에 따라 즉, 열, 횡, 또는 열과 횡의 리페어 경우에 따라 엔모스 트랜지스터와 휴즈의 개수를 더 추가하여 이 휴즈의 단락상태에 따라 변하는 전압차를 검출함으로써 리페어 상태와 방법까지도 확인할 수 있도록 하는데 목적이 있는 것으로, 이와 같은 목적은 입력버퍼(100)의 입력단에 엔모스 트랜지스터(M1)의 게이트와 드레인이 공통으로 연결되고, 이의 소오스는 다음단의 엔모스 트랜지스터(M2)의 게이트와 드레인이 공통으로 연결되며, 이러한 엔모스 트랜지스터(M1∼M8)가 다수개 직렬로 연결됨과 아울러 마지막단의 엔모스 트랜지스터(M8)의 소오스에 리페어 방법의 경우에 따라 소정갯수의 엔모스 트랜지스터(M9∼M11)가 직렬로 연결되어 접지(VSS)와 연결되며, 그 엔모스 트랜지스터(M9∼M11)와 병렬로 소정갯수의 휴즈(F1∼F3) 가 연결되도록 구성함으로써 달성된다.
Description
본 발명은 칩의 리페어(Repair)장치에 관한 것으로, 특히 분석할 칩의 리페어 여부와 리페어 방법을 쉽게 알아볼 수 있도록 하는 칩의 리페어 장치에 관한 것이다.
종래의 칩 리페어 장치는 제1도에 도시한 바와같이, 입력버퍼(100)의 입력단에 엔모스 트랜지스터(M1)의 게이트와 드레인이 공통으로 연결되고, 이의 소오스는 다음단의 엔모스 트랜지스터(M2)의 게이트와 드레인이 공통으로 연결되며, 이러한 엔모스 트랜지스터(M1∼M8)가 다수개 직렬로 연결됨과 아울러 마지막단의 엔모스 트랜지스터(M8)의 소오스가 휴즈(F1)를 통해 접지(VSS)와 연결되도록 구성된다.
이의 동작과 문제점을 상세히 설명한다.
칩의 리페어를 행하지 않은 경우에는 휴즈(F1)가 마지막 단의 엔모스 트랜지스터(M8)의 소오스와 접지(VSS)를 연결해주며, 입력버퍼(100)의 입력단에 일정한 전압(모든 엔모스 트랜지스터(M1∼M8)의 임계전압의 합보다 큰 전압)을 인가하면 모든 엔모스 트랜지스터(M1∼M8)가 턴-온되어 상기 엔모스 트랜지스터(M1∼M8)의 드레인쪽에서 소오스쪽으로 전류(I)가 흐른다.
이와 유사하게 입력버퍼(100)의 입력단에 일정한 양의 전류를 인가하면 각 엔모스 트랜지스터(M1∼M8)의 전압 드롭에 의해 입력단의 엔모스 트랜지스터(M1)의 드레인과 접지(VSS)사이에는 큰 전압차가 발생한다.
이 전압차이에 의해 칩의 리페어가 되지 않았다는 것을 알수 있다.
반면에 칩의 리페어를 행한 경우에는 휴즈(F1)가 끊어져 있게된다.
이때, 입력버퍼(100)의 입력단에 일정한 전압을 가해도 턴-온되는 엔모스 트랜지스터(M1∼M8)가 없기 때문에 전류(I)가 흐르지 않게 된다.
이와 유사하게 입력버퍼(100)의 입력단에 일정한 양의 전류를 인가하여도 휴즈(F1)는 끊겨 있어 입력단의 엔모스 트랜지스터(M1)에는 전압차가 발생하지 않게되어 칩의 리페어가 되었다는 것을 알 수 있게 된다.
그런데, 리페어가 된 경우 입력단에 전압을 가하고 전류를 흘려주어도 아무런 반응이 없기 때문에 리페어방법 즉, 열(row)을 리페어하였는지 횡(column)을 리페어하였는지 아니면 열과 횡을 다 같이 리페어하였는지를 알 수 없는 문제점이 있었다.
따라서 본 발명은 종래의 문제점을 감안하여 리페어방법의 경우에 따라 즉, 열, 횡, 또는 열과 횡의 리페어 경우에 따라 엔모스 트랜지스터와 휴즈의 개수를 더 추가하여 이 휴즈의 단락상태에 따라 변하는 전압차를 검출함으로써 리페어 상태를 확인할 수 있도록 하는데 목적이 있다.
제1도는 종래의 칩 리페어 장치를 나타낸 도.
제2도는 본 발명 칩 리페어 장치를 나타낸 도.
제3도는 제2도에 의거하여 입력전압에 대한 기준전류의 결정을 나타낸 그래프.
제4도는 제2도에 의거하여 입력전류에 대한 기준전압의 결정을 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명
200 : 입력버퍼 210 : 리페어 결정부
본 발명 칩 리페어 장치는 제2도에 도시한 바와같이, 입력버퍼(100)의 입력단에 엔모스 트랜지스터(M1)의 게이트와 드레인이 공통으로 연결되고, 이의 소오스는 다음단의 엔모스 트랜지스터(M2)의 게이트와 드레인이 공통으로 연결되며, 이러한 엔모스 트랜지스터(M1∼M8)가 다수개 직렬로 연결됨과 아울러 마지막단의 엔모스 트랜지스터(M8)의 소오스에 리페어 방법의 경우에 따라 소정갯수의 엔모스 트랜지스터(M9∼M11)가 직렬로 연결되어 접지(VSS)와 연결되며, 그 엔모스 트랜지스터(M9∼M11)와 병렬로 소정갯수의 휴즈(F1∼F3)가 연결되도록 구성한다.
이와같이 구성한 본 발명의 작용 및 효과를 제2도 내지 제4도를 참조하여 상세히 설명한다.
먼저, 리페어를 하지 않은 경우에 대해서 살펴보면, 리페어 결정부(210)의 휴즈(F1,F2,F3)가 모두 연결되어 있어 제3도에 도시한 바와같이 입력전압(Vt)에 대해 입력단의 트랜지스터(M1)에 In만큼의 전류가 흐르고, 제4도에 도시한 바와같이 입력전류(It)에 대해 Vn만큼의 전압차가 발생한다.
그러나 열(row)을 리페어하는 경우에, 휴즈(F1)를 끊고, 휴즈(F2,F3)를 그대로 두어 입력전압(Vt)을 가하면 엔모스 트랜지스터(M9)가 턴-온되어 전체저항이 증가함에 따라 제3도에 도시한 바와같이 전류는 리페어하지 않은 경우 즉, In보다 감소한 전류(Ir)가 흐르게 된다.
이때, 제4도에 도시한 바와같이 입력전류(It)를 인가하게 되면, 리페어를 하지 않은 경우의 전압차(Vn)보다 엔모스 트랜지스터(M9)의 임계전압만큼 증가한 Vr의 전압차가 발생한다.
그리고 횡(column)을 리페어하는 경우에, 휴즈(F1,F2)를 끊고, 휴즈(F3)를 그대로 두어 입력전압(Vt)을 가하면 엔모스 트랜지스터(M9,M10)가 턴-온되어 전체저항이 증가함에 따라 제3도에 도시한 바와 같이 전류는 얄을 리페어한 경우의 전류(Ir)보다 감소한 전류(Ic)가 흐르게 된다.
이때, 제4도에 도시한 바와같이 입력전류(It)를 인가하게 되면, 열을 리페어한 경우의 전압차(Vr)보다 엔모스 트랜지스터(M10)의 임계전압만큼 증가한 Vc의 전압차가 발생한다.
한편, 열과 행을 같이 리페어하는 경우에는 모든 휴즈(F1,F2,F3)를 끊고 입력전압(Vt)을 가하면 엔모스 트랜지스터(M9,M10,M11)가 턴-온되어 전체저항이 증가함에 따라 제3도에 도시한 바와같이 전류는 횡을 리페어한 경우 즉, Ic보다 감소한 전류(Irc)가 흐르게 된다.
이때, 제4도에 도시한 바와같이 입력전류(It)를 인가하게 되면, 횡을 리페어한 경우의 전압차(Vc)보다 엔모스 트랜지스터(M11)의 임계전압만큼 증가한 Vrc의 전압차가 발생한다.
또한, 공정상이나 다른 요소들에 의해 측정값이 변하더라도 리페어를 판별하기 위한 기준전압(Vn,Vr,Vc,Vrc) 및 기준전류(In,Ir,Ic,Irc)의 값들이 큰 차이를 갖도록 입력전압(Vt)와 입력전류(It) 값을 선택하여 쉽게 리페어 여부 및 방법을 확인할 수 있다.
이를 간략히 표1에 나타낸다.
입력단에 발생하는 전압차이를 검출함으로써 현재 칩의 리페어 여부뿐만 아니라 리페어 방법 즉, 열, 횡, 열과 행에 관한 리페어 방법까지도 쉽게 알수 있으므로 칩 상태의 분석이 용이한 효과가 있게 된다.
Claims (1)
- 입력버퍼(100)의 입력단에 엔모스 트랜지스터(M1)의 게이트와 드레인이 공통으로 연결되고, 이의 소오스는 다음단의 엔모스 트랜지스터(M2)의 게이트와 드레인이 공통으로 연결되며, 이러한 엔모스 트랜지스터(M1∼M8)가 다수개 직렬로 연결됨과 아울러 마지막단의 엔모스 트랜지스터(M8)의 소오스에 리페어 방법의 경우에 따라 소정갯수의 엔모스 트랜지스터(M9∼M11)가 직렬로 연결되어 접지(VSS)와 연결되며, 그 엔모스 트랜지스터(M9∼M11)와 병렬로 소정갯수의 휴즈(F1∼F3)가 연결되도록 구성하여 된 것을 특징으로 하는 칩 리페어 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960027895A KR0179929B1 (ko) | 1996-07-11 | 1996-07-11 | 칩 리페어 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960027895A KR0179929B1 (ko) | 1996-07-11 | 1996-07-11 | 칩 리페어 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980012287A KR980012287A (ko) | 1998-04-30 |
| KR0179929B1 true KR0179929B1 (ko) | 1999-04-15 |
Family
ID=19465953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960027895A KR0179929B1 (ko) | 1996-07-11 | 1996-07-11 | 칩 리페어 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0179929B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100498599B1 (ko) * | 2000-12-30 | 2005-07-01 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 리던던시 사용여부 판별 장치 |
-
1996
- 1996-07-11 KR KR1019960027895A patent/KR0179929B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980012287A (ko) | 1998-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0161947B1 (en) | Integrated circuit having a fuse circuit | |
| EP0323643B1 (en) | Semiconductor integrated circuit with a circuit limiting an input voltage to a predetermined voltage | |
| JPH1014099A (ja) | 過電流検出回路 | |
| JPH0428088A (ja) | 半導体集積回路チップ | |
| CA1188426A (en) | Identification of repaired integrated circuits | |
| US20160079982A1 (en) | Puf circuit based on ztc point of mosfet | |
| CN103187097A (zh) | 电熔丝巨集 | |
| US6794909B1 (en) | Output circuit of semiconductor device having adjustable driving capability | |
| KR100890849B1 (ko) | 기준전압회로 및 전자기기 | |
| US20050218923A1 (en) | Semiconductor wafer and semiconductor device manufacturing method using the same | |
| EP2717470A2 (en) | Low/high voltage selector | |
| US20090174392A1 (en) | Circuit arrangement and corresponding method for voltage reference and/or for current reference | |
| KR0179929B1 (ko) | 칩 리페어 장치 | |
| KR100195680B1 (ko) | 비정상 전류를 이용하는 고장 블럭 검출 시스템 | |
| KR100616215B1 (ko) | 안티퓨즈를 이용한 리페어 회로 | |
| JP2003023085A (ja) | 半導体集積回路 | |
| US7394637B2 (en) | Sense amplifier with leakage compensation for electrical fuses | |
| US7504846B2 (en) | Testable cascode circuit and method for testing the same using a group of switching elements | |
| KR100389173B1 (ko) | 임계값 전위의 변경이 가능한 인버터 | |
| CN100580607C (zh) | 模拟半导体集成电路的调整方法 | |
| KR0184142B1 (ko) | 전압 레벨 검출 회로 | |
| KR100480906B1 (ko) | 반도체 메모리 소자의 리페어 회로 | |
| US20240110967A1 (en) | Evaluation circuit, semiconductor device, and evaluation method | |
| KR0113171Y1 (ko) | 실험칩의 선별회로 | |
| JP2009257908A (ja) | 半導体集積回路のスクリーニング検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |