CN100578790C - Bcd半导体器件及其制造方法 - Google Patents

Abstract

BCD半导体器件及其制造方法属于半导体功率器件技术领域。器件包括高压nLIGBT、第一类高压nLDMOS，第二类高压nLDMOS，第三类高压nLDMOS和低压NMOS、PMOS、NPN。半导体器件直接做在单晶衬底上。高压nLIGBT、nLDMOS和低压NPN直接做在单晶p型衬底上，低压NMOS做在p型阱中，低压PMOS做在n型阱中。制作过程不采用外延工艺。在单晶衬底上实现nLIGBT、nLDMOS、低压NMOS、低压PMOS和低压NPN的单片集成。由于没有采用外延工艺，芯片具有较低的制造成本。本发明的nLIGBT器件、nLDMOS器件具有输入阻抗高，输出阻抗低等特点，其构成的高压功率集成电路可以用于消费电子、显示驱动等多种产品中。

Description

BCD半导体器件及其制造方法

技术领域

本发明属于半导体功率器件技术领域。

背景技术

高压功率集成电路的发展离不开高压和低压半导体器件。高压功率集成电路常利用Bipolar晶体管的高模拟精度、CMOS的高集成度以及DMOS(Double-diffused MOSFET)的高功率或电压特性，将Bipolar模拟电路、CMOS逻辑电路、CMOS模拟电路和DMOS高压功率器件单片集成。横向高压DMOS(LateralDouble-diffused MOSFET，LDMOS)器件由于漏极、栅极、源极都在芯片表面，易于通过内部连接与低压信号电路集成，被广泛应用于高压功率集成电路中。但是传统制造方法需要采用外延工艺，成本较高。

发明内容

本发明的目的是提供一种新型的BCD半导体器件，同时给出制造的方法，弥补现有技术的不足。

本发明的目的是这样达到的：一种BCD半导体器件，其特征在于：器件包括高压nLIGBT(n-channel Lateral Insulated Gate Bipolar Transistor)1，第一类高压nLDMOS(n-channel Lateral Double-diffused MOSFET)2，第二类高压nLDMOS 3，第三类高压nLDMOS 4和低压NMOS 5、低压PMOS 6和低压NPN 7，半导体器件直接做在单晶衬底上。nLIGBT 1、第一类高压nLDMOS 2、第二类高压nLDMOS 3、第三类高压nLDMOS 4和低压NPN 7直接做在单晶p型衬底10上，低压NMOS 5做在p型阱37中，低压PMOS 6做在n型阱25中。

所述高压nLIGBT器件1直接做在p型衬底10中，其p型降场层32位于场氧化层51下、被n型漂移区阱21包围；p⁺阳极区72处于阳极金属902下、被n型漂移区阱21包围；所述n⁺阴极区81和p⁺阱接触区71并排处于阴极金属901下、被p型体区31包围；多晶硅栅61部分处于栅氧化层41上、部分处于场氧化层51上；多晶硅场板62处于场氧化层51上、与阳极金属902相连。

所述第一类高压nLDMOS器件2直接做在p型衬底10中，其p型降场层34位于场氧化层51下、被n型漂移区阱22包围；n⁺漏区83处于漏极金属904下、被n型漂移区阱22包围；n⁺源区82和p⁺阱接触区73并排处于源极金属903下、被p型体区33包围；多晶硅栅63部分处于栅氧化层42上、部分处于场氧化层51上；多晶硅场板64处于场氧化层51上、与漏极金属904相连。

所述第二类高压nLDMOS器件3直接做在p型衬底10中，其n⁺漏区85处于漏极金属906下、被n型漂移区阱23包围；n⁺源区84和p⁺阱接触区74并排处于源极金属905下、被p型体区35包围；多晶硅栅65部分处于栅氧化层43上、部分处于场氧化层51上。

所述第三类高压nLDMOS 4直接做在p型衬底10中，其n⁺漏区87处于漏极金属908下、被n型漂移区阱24包围；n⁺源区86和p⁺阱接触区75并排处于源极金属907下、被p型体区36包围；多晶硅栅66处于栅氧化层44上。

所述低压NMOS 5做在p型阱37中，其n⁺漏区89处于漏极金属910下、被p型阱37包围；n⁺源区88和p⁺阱接触区76并排处于源极金属909下、被p型阱37包围；多晶硅栅67处于栅氧化层45上、金属前介质11下；多晶硅栅67、源极金属909和漏极金属910通过金属前介质11相互隔离。

所述低压PMOS 6做在n型阱25中，其p⁺漏区78处于漏极金属912下、被n型阱25包围，所述p⁺源区77和n⁺阱接触区810并排处于源极金属911下、被n型阱25包围，所述多晶硅栅68处于栅氧化层46上、金属前介质11下，所述多晶硅栅68、源极金属911和漏极金属912通过金属前介质11相互隔离。

所述低压NPN 7直接做在p型衬底10中，其集电区n阱26置于p型衬底10中，所述基区p阱38被集电区n阱26包围，所述基极p⁺接触区79位于基极金属914下、被基区p阱38包围，所述发射极n⁺区812位于发射极金属915下、被基区p阱38包围，所述集电极n⁺区811位于集电极金属913下、被集电区n阱26包围，所述集电极金属913、基极金属914和发射极金属915通过金属前介质11相互隔离。

BCD半导体器件的制造方法的步骤是：

第一步，在p型衬底10中，注入n型杂质扩散形成n型阱21～26，p型衬底电阻率10～200欧姆·厘米，n型杂质注入剂量1E12cm^-2～1E13cm^-2；

第二步，注入p型杂质形成p型阱31～38，p型杂质注入剂量5E11cm^-2～8E12cm^-2；

第三步，硅局部氧化LOCOS(LOCal Oxidation of Silicon)工艺形成场氧化层51；

第四步，形成nLIGBT 1、第一类高压nLDMOS 2、第二类高压nLDMOS 3、第三类高压nLDMOS 4、低压NMOS 5和低压PMOS 6的栅氧化层41～46，栅氧化层厚度7nm～100nm；

第五步，形成nLIGBT 1的多晶硅栅61、第一类高压nLDMOS 2的多晶硅栅63、第二类高压nLDMOS 3的多晶硅栅65，第三类高压nLDMOS 4的多晶硅栅66，低压NMOS 5的多晶硅栅67和低压PMOS 6的多晶硅栅68，多晶硅栅方块电阻值为10～40欧姆/方块；

第六步，先后注入n型(或p型)杂质和p型(或n型)杂质形成nLIGBT的n⁺阴极区81、nLIGBT的p⁺阱接触区71、nLIGBT的p⁺阳极区72、第一类高压nLDMOS 2n⁺源区82、第一类高压nLDMOS 2的p⁺阱接触区73、第一类高压nLDMOS2的n⁺漏区83、第二类高压nLDMOS 3的n⁺源区84、第二类高压nLDMOS 3的p⁺阱接触区74、第二类高压nLDMOS 3的n⁺漏区85、第三类高压nLDMOS 4的n⁺源区86、第三类高压nLDMOS 4的p⁺阱接触区75、第三类高压nLDMOS 4的n⁺漏区87、低压NMOS 5的n⁺源区88、低压NMOS 5的p⁺阱接触区76、低压NMOS 5的n⁺漏区89、低压PMOS 6的p⁺源区77、低压PMOS 6的n⁺阱接触区810、低压PMOS6的p⁺漏区78、NPN 7的集电极n⁺区811，NPN 7的基极p⁺接触区79，NPN 7的发射极n⁺区812，n型杂质和p型杂质注入剂量1E15cm^-2～1E16cm^-2；

第七步，淀积形成金属前介质11；

第八步，金属化形成901～915。

所述在p型衬底10中注入n型杂质扩散形成n型阱21～26，其不同器件的n阱可分步形成，也可同时形成；所述在注入p型杂质形成p型阱31～38，不同器件的p阱可分步形成，也可同时形成。

本发明的优点是：本发明在单晶衬底上实现nLIGBT、nLDMOS、低压NMOS、低压PMOS和低压NPN的单片集成。得到了性能优良的高压、高速、低导通损耗的功率器件，由于没有采用外延工艺，芯片具有较低的制造成本。本发明的nLIGBT器件、nLDMOS器件具有输入阻抗高，输出阻抗低等特点，其构成的高压功率集成电路可以用于消费电子、显示驱动等多种产品中。

附图说明

附图是本BCD半导体器件的结构示意图。图中，10是p型衬底，11是金属前介质，21～26是n型阱，31～38是p型阱，41～46是栅氧化层，51是场氧化层，61～68是多晶硅的硅栅和场板，71～79是p⁺的各区，81～89是n⁺的各区，810～812是低压器件的各极n⁺区，901～915是金属各极。

具体实施方式

参见附图可知，本发明给出了一组BCD半导体器件，这些器件直接做在单晶衬底上。

高压nLIGBT器件1直接做在p型衬底10中，21为nLIGBT的n型漂移区阱、31为nLIGBT的p型体区、32为nLIGBT的p型降场层、81为nLIGBT的n⁺阴极区、71为nLIGBT的p⁺阱接触区、72为nLIGBT的p⁺阳极区、51为nLTGBT的场氧化层、41为nLIGBT的栅氧化层、11为nLIGBT的金属前介质、61为nLIGBT的多晶硅栅、62为nLIGBT的多晶硅场板、901为nLIGBT的阴极金属，902为nLIGBT的阳极金属。所述p型降场层32位于场氧化层51下、被n型漂移区阱21包围，所述p⁺阳极区72处于阳极金属902下、被n型漂移区阱21包围，所述n⁺阴极区81和p⁺阱接触区71并排处于阴极金属901下、被p型体区31包围，所述多晶硅栅61部分处于栅氧化层41上、部分处于场氧化层51上，所述多晶硅场板62处于场氧化层51上、与阳极金属902相连。

第一类高压nLDMOS 2直接做在p型衬底10中，22为nLDMOS的n型漂移区阱、33为nLDMOS的p型体区、34为nLDMOS的p型降场层、82为nLDMOS的n⁺源区、73为nLDMOS的p⁺阱接触区、83为nLDMOS的n⁺漏区、51为nLDMOS的场氧化层、42为nLDMOS的栅氧化层、11为nLDMOS的金属前介质、63为nLDMOS的多晶硅栅、64为nLDMOS的多晶硅场板、903为nLDMOS的源极金属，904为nLDMOS的漏极金属。所述p型降场层34位于场氧化层51下、被n型漂移区阱22包围，所述n⁺漏区83处于漏极金属904下、被n型漂移区阱22包围，所述n⁺源区82和p⁺阱接触区73并排处于源极金属903下、被p型体区33包围，所述多晶硅栅63部分处于栅氧化层42上、部分处于场氧化层51上，所述多晶硅场板64处于场氧化层51上、与漏极金属904相连。

第二类高压nLDMOS 3直接做在p型衬底10中，23为nLDMOS的n型漂移区阱、35为nLDMOS的p型体区、84为nLDMOS的n⁺源区、74为nLDMOS的p⁺阱接触区、85为nLDMOS的n⁺漏区、51为nLDMOS的场氧化层、43为nLDMOS的栅氧化层、11为nLDMOS的金属前介质、65为nLDMOS的多晶硅栅、905为nLDMOS的源极金属，906为nLDMOS的漏极金属。所述n⁺漏区85处于漏极金属906下、被n型漂移区阱23包围，所述n⁺源区84和p⁺阱接触区74并排处于源极金属905下、被p型体区35包围，所述多晶硅栅65部分处于栅氧化层43上、部分处于场氧化层51上。

第三类高压nLDMOS 4直接做在p型衬底10中，24为nLDMOS的n型漂移区阱、36为nLDMOS的p型体区、86为nLDMOS的n⁺源区、75为nLDMOS的p⁺阱接触区、87为nLDMOS的n⁺漏区、44为nLDMOS的栅氧化层、11为nLDMOS的金属前介质、66为nLDMOS的多晶硅栅、907为nLDMOS的源极金属，908为nLDMOS的漏极金属。所述n⁺漏区87处于漏极金属908下、被n型漂移区阱24包围，所述n⁺源区86和p⁺阱接触区75并排处于源极金属907下、被p型体区36包围，所述多晶硅栅66处于栅氧化层44上。

低压NMOS 5做在p型阱37中、88为NMOS的n⁺源区、76为NMOS的p⁺阱接触区、89为NMOS的n⁺漏区、45为NMOS的栅氧化层、11为NMOS的金属前介质、67为NMOS的多晶硅栅、909为NMOS的源极金属，910为NMOS的漏极金属。所述n⁺漏区89处于漏极金属910下、被p型阱37包围，所述n⁺源区88和p⁺阱接触区76并排处于源极金属909下、被p型阱37包围，所述多晶硅栅67处于栅氧化层45上、金属前介质11下，所述多晶硅栅67、源极金属909和漏极金属910通过金属前介质11相互隔离。

低压PMOS 6做在n型阱25中，77为PMOS的p⁺源区、810为PMOS的n⁺阱接触区、78为PMOS的p⁺漏区、46为PMOS的栅氧化层、11为PMOS的金属前介质、68为PMOS的多晶硅栅、911为PMOS的源极金属，912为PMOS的漏极金属。所述p⁺漏区78处于漏极金属912下、被n型阱25包围，所述p⁺源区77和n⁺阱接触区810并排处于源极金属911下、被n型阱25包围，所述多晶硅栅68处于栅氧化层46上、金属前介质11下，所述多晶硅栅68、源极金属911和漏极金属912通过金属前介质11相互隔离。

低压NPN 7直接做在p型衬底10中，26为NPN的集电区n阱，38为NPN的基区p阱，811为NPN的集电极n⁺区，79为NPN的基极p⁺接触区，812为发射极n⁺区，11为NPN的金属前介质，913为NPN的集电极金属，914为NPN的基极金属，915为NPN的发射极金属。所述集电区n阱26置于p型衬底10中，所述基区p阱38被集电区n阱26包围，所述基极p⁺接触区79位于基极金属914下、被基区p阱38包围，所述发射极n⁺区812位于发射极金属915下、被基区p阱38包围，所述集电极n⁺区811位于集电极金属913下、被集电区n阱26包围，所述集电极金属913、基极金属914和发射极金属915通过金属前介质11相互隔离。

本发明给出了BCD半导体器件的制造方法，其具体实施如下：

第一步，在p型衬底10中，注入n型杂质扩散形成n型阱21～26。p型衬底电阻率10～200欧姆·厘米，n型杂质注入剂量1E12cm^-2～1E13cm^-2。不同器件的n阱可分步形成，也可同时形成。

第二步，注入p型杂质形成p型阱31～38，p型杂质注入剂量5E11cm^-2～8E12cm^-2。不同器件的p阱可分步形成，也可同时形成。

第三步，硅局部氧化LOCOS(LOCal Oxidation of Silicon)工艺形成场氧化层51。

第四步，形成nLIGBT 1、第一类高压nLDMOS 2、第二类高压nLDMOS 3、第三类高压nLDMOS 4、低压NMOS 5和低压PMOS 6的栅氧化层41～46，栅氧化层厚度7nm～100nm。

第五步，形成nLIGBT 1的多晶硅栅61、第一类高压nLDMOS 2的多晶硅栅63、第二类高压nLDMOS 3的多晶硅栅65，第三类高压nLDMOS 4的多晶硅栅66，低压NMOS 5的多晶硅栅67和低压PMOS 6的多晶硅栅68，多晶硅栅方块电阻值为10～40欧姆/方块。

第六步，先后注入n型(或p型)杂质和p型(或n型)杂质形成nLIGBT的n⁺阴极区81、nLIGBT的p⁺阱接触区71、nLIGBT的p⁺阳极区72、第一类高压nLDMOS 2n⁺源区82、第一类高压nLDMOS 2的p⁺阱接触区73、第一类高压nLDMOS2的n⁺漏区83、第二类高压nLDMOS 3的n⁺源区84、第二类高压nLDMOS 3的p⁺阱接触区74、第二类高压nLDMOS 3的n⁺漏区85、第三类高压nLDMOS 4的n⁺源区86、第三类高压nLDMOS 4的p⁺阱接触区75、第三类高压nLDMOS 4的n⁺漏区87、低压NMOS 5的n⁺源区88、低压NMOS 5的p⁺阱接触区76、低压NMOS 5的n⁺漏区89、低压PMOS 6的p⁺源区77、低压PMOS 6的n⁺阱接触区810、低压PMOS6的p⁺漏区78、NPN 7的集电极n⁺区811，NPN 7的基极p⁺接触区79，NPN 7的发射极n⁺区812，n型杂质和p型杂质注入剂量1E15cm^-2～1E16cm^-2。

第七步，淀积形成金属前介质11。

第八步，金属化形成901～915。

本发明在p型衬底上直接制造BCD半导体器件，没有采用外延工艺和埋层，将nLIGBT 1，第一类高压nLDMOS 2、第二类高压nLDMOS 3、第三类高压nLDMOS4、低压NMOS 5、低压PMOS 6和低压NPN 7单片集成，简化了工艺步骤，降低了制造成本。本例中，p型衬底10电阻率10～200欧姆·厘米、n型阱21～26结深4微米～12微米、p型阱31～38结深0.3微米～6微米、栅氧化层41～46厚度7nm～100nm。在单晶衬底上实现nLIGBT器件、nLDMOS器件、低压NMOS、低压PMOS和低压NPN的单片集成。包括：100V～1200V的nLIGBT 1，100V～1200V的第一类高压nLDMOS 2，20V～200V的第二类高压nLDMOS 3，20V～100V的第三类高压nLDMOS 4，满足高压功率集成电路对高压功率器件的要求，构成的高压功率集成电路可以用于消费电子、显示驱动等多种产品中。

Claims (7)

1、一种BCD半导体器件，其特征在于：器件包括高压nLIGBT(1)、第一类高压nLDMOS(2)，第二类高压nLDMOS(3)，第三类高压nLDMOS(4)和低压NMOS(5)、低压PMOS(6)和低压NPN(7)，半导体器件直接做在单晶衬底上，nLIGBT(1)、第一类高压nLDMOS(2)、第二类高压nLDMOS(3)、第三类高压nLDMOS(4)和低压NPN(7)直接做在单晶p型衬底(10)上，低压NMOS(5)做在p型阱(37)中，低压PMOS(6)做在n型阱(25)中；

所述第一类高压nLDMOS(2)直接做在p型衬底(10)中，其p型降场层(34)位于场氧化层(51)下、被第一n型漂移区阱(22)包围；第一n+漏区(83)处于第一漏极金属(904)下、被第一n型漂移区阱(22)包围；第一n+源区(82)和第一p+阱接触区(73)并排处于第一源极金属(903)下、被第一p型体区(33)包围；第一多晶硅栅(63)部分处于第一栅氧化层(42)上、部分处于场氧化层(51)上；多晶硅场板(64)处于场氧化层(51)上、与第一漏极金属(904)相连；

所述第二类高压nLDMOS(3)直接做在p型衬底(10)中，其第二n+漏区(85)处于第二漏极金属(906)下、被第二n型漂移区阱(23)包围；第二n+源区(84)和第二p+阱接触区(74)并排处于第二源极金属(905)下、被第二p型体区(35)包围；第二多晶硅栅(65)部分处于第二栅氧化层(43)上、部分处于场氧化层(51)上；

所述第三类高压nLDMOS(4)直接做在p型衬底(10)中，其第三n+漏区(87)处于第三漏极金属(908)下、被第三n型漂移区阱(24)包围；第三n+源区(86)和第三p+阱接触区(75)并排处于第三源极金属(907)下、被第三p型体区(36)包围；第三多晶硅栅(66)处于第三栅氧化层(44)上。

2、如权利要求1所述的BCD半导体器件，其特征在于：所述高压nLIGBT(1)器件直接做在p型衬底(10)中，其p型降场层(32)位于场氧化层(51)下、被n型漂移区阱(21)包围；p+阳极区(72)处于阳极金属(902)下、被n型漂移区阱(21)包围；所述n+阴极区(81)和p+阱接触区(71)并排处于阴极金属(901)下、被p型体区(31)包围；多晶硅栅(61)部分处于栅氧化层(41)上、部分处于场氧化层(51)上；多晶硅场板(62)处于场氧化层(51)上、与阳极金属(902)相连。

3、如权利要求1所述的BCD半导体器件，其特征在于：所述低压NMOS(5)做在p型阱(37)中，其n+漏区(89)处于漏极金属(910)下、被p型阱(37)包围；n+源区(88)和p+阱接触区(76)并排处于源极金属(909)下、被p型阱(37)包围；多晶硅栅(67)处于栅氧化层(45)上、金属前介质(11)下；多晶硅栅(67)、源极金属(909)和漏极金属(910)通过金属前介质(11)相互隔离。

4、如权利要求1所述的BCD半导体器件，其特征在于：所述低压PMOS(6)做在n型阱(25)中，其p+漏区(78)处于漏极金属(912)下、被n型阱(25)包围，所述p+源区(77)和n+阱接触区(810)并排处于源极金属(911)下、被n型阱(25)包围，所述多晶硅栅(68)处于栅氧化层(46)上、金属前介质(11)下，所述多晶硅栅(68)、源极金属(911)和漏极金属(912)通过金属前介质(11)相互隔离。

5、如权利要求1所述的BCD半导体器件，其特征在于：所述低压NPN(7)直接做在p型衬底(10)中，其集电区n阱(26)置于p型衬底(10)中，所述基区p阱(38)被集电区n阱(26)包围，所述基极p+接触区(79)位于基极金属(914)下、被基区p阱(38)包围，所述发射极n+区(812)位于发射极金属(915)下、被基区p阱(38)包围，所述集电极n+区(811)位于集电极金属(913)下、被集电区n阱(26)包围，所述集电极金属(913)、基极金属(914)和发射极金属(915)通过金属前介质(11)相互隔离。

6、一种BCD半导体器件的制造方法，其特征在于：步骤是：

第一步，在p型衬底(10)中，注入n型杂质扩散形成n型阱(21～26)，p型衬底电阻率10～200欧姆·厘米，n型杂质注入剂量1E12cm-2～1E13cm-2；

第二步，注入p型杂质形成p型阱(31～38)，p型杂质注入剂量5E11cm-2～8E12cm-2；

第三步，硅局部氧化LOCOS(LOCal Oxidation of Silicon)工艺形成场氧化层(51)；

第四步，形成nLIGBT(1)、第一类高压nLDMOS(2)、第二类高压nLDMOS(3)、第三类高压nLDMOS(4)、低压NMOS(5)和低压PMOS(6)的栅氧化层(41～46)，栅氧化层厚度7nm～100nm；

第五步，形成nLIGBT(1)的多晶硅栅(61)、第一类高压nLDMOS(2)的多晶硅栅(63)、第二类高压nLDMOS(3)的多晶硅栅(65)，第三类高压nLDMOS(4)的多晶硅栅(66)，低压NMOS(5)的多晶硅栅(67)和低压PMOS(6)的多晶硅栅(68)，多晶硅栅方块电阻值为10～40欧姆/方块；

第六步，先后注入n型杂质和p型杂质或先后注入p型和n型杂质形成nLIGBT的n+阴极区(81)、nLIGBT的p+阱接触区(71)、nLIGBT的p+阳极区(72)、第一类高压nLDMOS(2)n+源区(82)、第一类高压nLDMOS(2)的p+阱接触区(73)、第一类高压nLDMOS(2)的n+漏区(83)、第二类高压nLDMOS(3)的n+源区(84)、第二类高压nLDMOS(3)的p+阱接触区(74)、第二类高压nLDMOS(3)的n+漏区(85)、第三类高压nLDMOS(4)的n+源区(86)、第三类高压nLDMOS(4)的p+阱接触区(75)、第三类高压nLDMOS(4)的n+漏区(87)、低压NMOS(5)的n+源区(88)、低压NMOS(5)的p+阱接触区(76)、低压NMOS(5)的n+漏区(89)、低压PMOS(6)的p+源区(77)、低压PMOS(6)的n+阱接触区(810)、低压PMOS(6)的p+漏区(78)、NPN(7)的集电极n+区(811)，NPN(7)的基极p+接触区(79)，NPN(7)的发射极n+区(812)，n型杂质和p型杂质注入剂量1E15cm-2～1E16cm-2；

第七步，淀积形成金属前介质(11)；

第八步，金属化形成(901～915)。

7、如权利要求6所述的BCD半导体器件的制造方法，其特征在于：所述在p型衬底(10)中注入n型杂质扩散形成n型阱(21～26)，其不同器件的n阱可分步形成，也可同时形成；所述在注入p型杂质形成p型阱(31～38)，不同器件的p阱可分步形成，也可同时形成。

Images