CN201918390U - 一种提高电流密度的p型绝缘体上硅横向器件 - Google Patents

Abstract

一种提高电流密度的P型绝缘体上硅横向器件，包括：N型半导体衬底，在半导体衬底上设有埋氧层，在埋氧层上设有N外延层，在N外延层上面设有N型漂移区与N阱区，在N阱区表面设有P型源区和N型接触区，在P型漂移区上设有P型缓冲区，N型漏区，在N外延的表面还设有栅氧化层，在N阱的表面有P型源区、N型接触区，P型漂移区表面的N型漏区以外的区域设有场氧化层，其特征在于所述P型绝缘体上硅横向器件的P型缓冲区为环状缓冲区且该环状缓冲区向内扩散形成P型缓冲扩散区。制作该器件具体步骤如下：在SOI上生长N型外延；制备N阱与P漂移区；制备环形P型缓冲区；制备场氧和栅氧；制备多晶栅；制备源、漏区；通孔；制备金属层。

Description

一种提高电流密度的P型绝缘体上硅横向器件

技术领域：

本实用新型涉及功率半导体器件领域，更具体的说，是关于一种适用于高压大电流应用的提高电流密度的P型绝缘体上硅横向器件。

背景技术：

随着人们对现代化生活需求的日益增强，功率集成电路产品的性能越来越受到关注，其中功率集成电路处理高电压、大电流的能力越来越成为最为主要的性能指标之一。决定功率集成电路处理高电压、大电流能力大小的因素除了功率集成电路本身电路结构、设计以及电路所采用的制造工艺之外，相同面积的单个器件能通过的电流能力是衡量功率集成电路性能和成本的关键。

由于功率半导体器件是电力电子系统进行能量控制和转换的基本电子元件，电力电子技术的不断发展为半导体功率器件开拓了广泛的应用领域，而半导体功率器件的导通电阻和击穿电压等特性则决定了电力电子系统的效率、功耗等基本性能。

近来绝缘体上硅制造技术日益成熟，与通过传统的体型衬底硅晶圆生产的芯片相比，基于绝缘体上硅的芯片结构中绝缘层把活动硅膜层与体型衬底硅基板分隔开来，因此大面积的PN结将被介电隔离取代。各种阱可以向下延伸至氧化埋层，有效减少了漏电流和结电容。其结果必然是大幅度提高了芯片的运行速度，拓宽了器件工作的温度范围。随着绝缘体上硅的横向双扩散金属氧化物半导体晶体管的出现，它以普通横向双扩散金属氧化物半导体晶体管无法比拟的优点(功耗低、抗干扰能力强、集成密度高、速度快、消除闩锁效应)而得到学术界和工业界的广泛垂青。

绝缘栅双极型晶体管综合了双极型晶体管和绝缘栅场效应管器件的优点，驱动功率小而饱和压降低。非常适合应用于直流电压为600V及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。

目前，功率半导体单个器件一般都采用圆形或跑道型的对称结构。在某些需要处理大电流的场合，不得不通过增大器件面积来达到目的。而这一做法的缺点就是降低了芯片的集成度，从而芯片的成本将随之提高。如何在不增大器件面积的前提下，有效提高单个器件的电流处理能力越来越受到功率集成电路设计者们的关注。这也成为功率器件设计上的一个难题。

实用新型内容：

本实用新型提供一种能够有效提高电流密度的P型绝缘体上硅横向器件。

本实用新型就是针对这一问题，通过改变P型缓冲区14的注入窗口的位置而得到一种使得器件电流密度大幅提高的新型绝缘体上硅横向绝缘栅双极型晶体管。

本实用新型采用如下技术方案：

一种提高电流密度的N型绝缘体上硅横向器件，N型半导体衬底，在半导体衬底上面设置有埋氧化层，在埋氧化层上设有N外延层，在N外延层和上面设有P型漂移区与N型阱区，在N阱区表面设有P型源区和N型接触区，在P型漂移区上设有P型缓冲区，P型缓冲层上方设有N型漏区，在N外延层的表面还设有栅氧化层，且栅氧化层自N外延层6延伸至P型漂移区，在N外延层表面的P型源区、N型接触区和栅氧化层以外的区域及P型漂移区表面的P型漏区以外的区域设有场氧化层，在栅氧化层的表面设有多晶硅栅且多晶硅栅延伸至场氧化层的表面，在场氧化层、N型接触区、P型源区、多晶硅栅及P型漏区的表面设有氧化层，在P型源区、N型接触区、多晶硅栅和N型漏区上分别连接有金属层。所述的提高电流密度的高压P型绝缘体上硅横向器件的P型缓冲区为P型环状缓冲区且所述P型环状缓冲区向内扩散形成P型缓冲扩散区。

与现有技术相比，本实用新型具有如下优点：

(1)本实用新型中所述的提高电流密度的P型绝缘体上硅横向器件通过一个环形的离子注入窗口注入P型杂质形成P型缓冲区14然后经过热扩散的过程扩散出P型缓冲扩散区16，使得P型缓冲区扩散层16厚度比P型缓冲区14薄0.3-0.5微米，且P型缓冲扩散区16的浓度是P型缓冲区14浓度的1/5-1/2。从而将N型漏区10向器件注入空穴的位置从原来的N型漏区10两侧部分转移到N型漏区10的正下方，降低了注入的空穴载流子在P型缓冲区14中复合的概率，最终达到提高器件电流的目的，如图3对比该器件与传统P型绝缘体上硅横向器件IV曲线所示，器件的电流密度大大提高了。可以看出本实用新型器件的电流比一般器件的电流提高15％以上。

(2)由于本实用新型中器件的主要结构没有改变，仅仅改变了P型缓冲区14的注入窗口，因而并没有改变器件的击穿电压，如图4对比该器件与传统P型绝缘体上硅横向器件关态雪崩电压曲线所示，器件的击穿电压几乎没有改变。

(3)本实用新型中器件结构的实现只需要将原来的P缓冲区14注入的掩模板进行修正即可，与原有工艺兼容，不会增加掩模板的数量，节约了制作成本。

(4)本实用新型在没有增加器件面积的条件下提高了器件的电流密度，相比相同电流密度的器件而言，其芯片使用面积将会大大降低。

附图说明：

图1是常规的P型绝缘体上硅横向器件的结构示意图。

图2是本实用新型的提高电流密度的P型绝缘体上硅横向器件的结构示意图。

图3是本实用新型器件和一般结构器件的电流密度比较图。

图4是本实用新型结构器件和一般结构器件的关态击穿电压比较图。

图5是本实用新型结构的工艺步骤第一步，即在再SOI层上长出N外延。

图6是本实用新型结构的工艺步骤第二步，即在外延上推出P漂移区与N阱。

图7是本实用新型结构的工艺步骤第三步，即注入环形的P型缓冲区，并扩散出P型缓冲扩散区。

图8是本实用新型结构的工艺步骤第五步，即在生长出场氧与栅氧后，淀积并刻蚀多晶硅栅。

图9是本实用新型结构的工艺步骤第六步，即生成有源区。

图10是本实用新型器件注入工艺改善图，即采用环形离子注入，由于是剖面图，看起来是对称的注入窗口。

具体实施方式：

参照图2，一种提高电流密度的P型绝缘体上硅横向器件，包括：N型半导体衬底9在半导体衬底9上面设置有埋氧化层8，在埋氧化层8上设有N外延层6，在N外延层和上面设有P型漂移区7与N型阱区15，在N阱区15表面设有P型源区12和N型接触区11，在P型漂移区7上设有P型缓冲区14，P型缓冲区14上方设有N型漏区10，在N外延层6的表面还设有和栅氧化层3，且栅氧化层3自N外延层6延伸至P型漂移区7，在N型阱区15表面的P型源区12、N型接触区11，P型漂移区7表面的除N型漏区10以外的区域设有场氧化层1，在栅氧化层3的表面设有多晶硅栅4且多晶硅栅4延伸至场氧化层1的表面，在场氧化层1、N型接触区11、P型源区12、多晶硅栅4及N型漏区10的表面设有氧化层5，在P型源区12、N型接触区11、多晶硅栅4和N型漏区10上分别连接有金属层2。其特征在于所述的提高电流密度的高压N型绝缘体上硅横向器件的P型缓冲区14为P型环状缓冲区且所述P型环状缓冲区向内扩散形成P型缓冲扩散区16。

本实用新型采用如下方法来制备：

制作如上所述的提高电流密度的P型绝缘体上硅横向器件，具体步骤如下：按照常规的高压P型绝缘体上硅横向器件的制作，它包括：在SOI上生长N型外延6；光刻、注入硼离子、扩散，生成P型漂移区7；光刻、注入磷与砷离子、扩散，生成N阱区15；光刻、注入磷与砷离子形成环形P型缓冲区14，扩散后形成P型缓冲扩散区16；生长场氧化层1、刻蚀、生长栅氧3；多晶硅栅4淀积、回刻；光刻、源区12漏区10注入、扩散；刻蚀氧化层形成接触孔；金属层2淀积、刻蚀。

Claims (2)

1.一种提高电流密度的P型绝缘体上硅横向器件，包括：N型半导体衬底(9)，在半导体衬底(9)上面设置有埋氧化层(8)，在埋氧化层(8)上设有N外延层(6)，在N外延层和上面设有P型漂移区(7)与N型阱区(15)，在N型阱区(15)表面设有P型源区(12)和N型接触区(11)，在P型漂移区(7)上设有P型缓冲区(14)，在所述的P型缓冲区上方设置N型漏区(10)，在N外延层(6)的表面还设有栅氧化层(3)且栅氧化层(3)自N外延层(6)延伸至P型漂移区(7)，在N外延层(6)表面的P型源区(12)、N型接触区(11)，P型漂移区(7)表面除N型漏区(10)以外的区域设有场氧化层(1)，在栅氧化层(3)的表面设有多晶硅栅(4)且多晶硅栅(4)延伸至场氧化层(1)的表面，在场氧化层(1)、N型接触区(11)、P型源区(12)、多晶硅栅(4)及N型漏区(10)的表面设有氧化层(5)，在P型源区(12)、N型接触区(11)、多晶硅栅(4)和N型漏区(10)上分别连接有金属层(2)，其特征在于所述的提高电流密度的高压P型绝缘体上硅横向器件的P型缓冲区(14)为P型环形缓冲区且所述P型环状缓冲区向内扩散形成P型缓冲扩散区(16)。

2.根据权利要求1所述的提高电流密度的P型绝缘体上硅横向器件，其特征在于：其特征在于：P型缓冲扩散区(16)厚度比P型缓冲区(14)薄0.3-0.5微米。 

Images