CN103367461A - 三阱隔离二极管及其制造方法 - Google Patents

三阱隔离二极管及其制造方法 Download PDF

Info

Publication number
CN103367461A
CN103367461A CN2012105590824A CN201210559082A CN103367461A CN 103367461 A CN103367461 A CN 103367461A CN 2012105590824 A CN2012105590824 A CN 2012105590824A CN 201210559082 A CN201210559082 A CN 201210559082A CN 103367461 A CN103367461 A CN 103367461A
Authority
CN
China
Prior art keywords
trap
triple
well
epitaxial loayer
conduction type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105590824A
Other languages
English (en)
Other versions
CN103367461B (zh
Inventor
郑志昌
朱馥钰
柳瑞兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103367461A publication Critical patent/CN103367461A/zh
Application granted granted Critical
Publication of CN103367461B publication Critical patent/CN103367461B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了三阱隔离二极管及其制造方法，其中，三阱隔离二极管包括具有第一导电类型的衬底以及形成在衬底中的隐埋层，隐埋层具有第二导电类型。三阱隔离二极管包括形成在衬底和隐埋层上方的外延层，外延层具有第一导电类型。三阱隔离二极管包括：第一阱，形成在外延层中，第一阱具有第二导电类型；第二阱，形成在外延层中，第二阱具有第一导电类型并围绕第一阱；第三阱，形成在外延层中，第三阱具有第二导电类型并围绕第二阱。三阱隔离二极管包括形成在外延层中的深阱，深阱具有第一导电类型并延伸到第一阱的下方。

Description

三阱隔离二极管及其制造方法
技术领域
本发明总的来说涉及半导体领域，更具体地，涉及三阱隔离二极管及其制造方法。
背景技术
升压转换器电路用于接收低幅度输入电压并传送更高幅度的输出电压。因为升压转换器电路以高压进行操作，所以升压转换器电路的部件充分坚固来以高压进行操作。传统升压转换器电路的一个部件是双阱二极管。双阱二极管设计用于提供比单阱二极管更高的击穿电压。击穿电压是元件被损坏且不再提供充分的阻抗以防止在元件处于截止状态时电流流过该元件的电压。
然而，三阱二极管的设计在双阱二极管内形成寄生双极结型晶体管(BJT)。寄生BJT形成在具有第一导电类型的外延层、具有第二导电类型的第二阱以及具有第一导电类型的第一阱之间。例如，在具有p型外延层和围绕p型第一阱的n型第二阱的双阱二极管中，寄生BJT是P-N-P BJT。寄生BJT使得电流泄露至与地电连接的衬底。在一些情况下，电流泄露大约50％。高电流泄露率大大降低了升压转换器电路的效率，这限制了升压转换器电路提供期望电力输出的能力。
发明内容
根据本发明的第一方面，提供了一种三阱隔离二极管，包括：衬底，具有第一导电类型；隐埋层，位于衬底中，隐埋层具有与第一导电类型相反的第二导电类型；外延层，位于衬底和隐埋层上方，外延层具有第一导电类型；第一阱，位于外延层中，第一阱具有第二导电类型；第二阱，位于外延层中并围绕在第一阱的周围，第二阱具有第一导电类型；第三阱，位于外延层中并围绕在第二阱的周围，第三阱具有第二导电类型；以及深阱，位于外延层中并延伸到第一阱的下方以电连接至第一阱的相对侧上的第二阱，深阱具有第一导电类型。
优选地，该三阱隔离二极管还包括：第一接触区，在外延层围绕在第三阱的周围的区域中电连接至外延层，其中，第一接触区具有第一导电类型；以及第二接触区，在外延层围绕在第三阱的周围的区域中电连接至外延层，其中，第二接触区具有第一导电类型，并且第一接触区和第二接触区被配置为将外延层电连接至地电压。
优选地，该三阱隔离二极管还包括：第三接触区，第三接触区具有第二导电类型，并且第三接触区被配置为将第一阱电连接至输出电压。
优选地，该三阱隔离二极管还包括：第四接触区，电连接至第三阱，其中，第四接触区具有第二导电类型；第五接触区，电连接至第三阱，其中，第五接触区具有第二导电类型，并且第四接触区和第五接触区被配置为将第三阱电连接至输入电压；第六接触区，电连接至第二阱，其中，第六接触区具有第一导电类型；以及第七接触区，电连接至第二阱，其中，第七接触区具有第一导电类型，并且第六接触区和第七接触区被配置为将第二阱电连接至输入电压。
优选地，该三阱隔离二极管还包括：多个第一隔离部件，形成在第一阱和第二阱之间；以及多个第二隔离部件，形成在第三阱和外延层之间。
优选地，第二阱被配置为沿着第二阱的整个外表面电连接至第三阱。
优选地，隐埋层延伸到第二阱的下方并且被配置为电连接至第二阱的两侧的第三阱。
优选地，第一阱、第二阱和第三阱被配置为具有小于1％的衬底电流泄漏率。
根据本发明的另一方面，提供了一种半导体器件，包括升压转换器电路，其中，升压转换器电路包括三阱隔离二极管，包括：衬底，具有第一导电类型；隐埋层，位于衬底中，隐埋层具有与第一导电类型相反的第二导电类型；外延层，位于衬底和隐埋层上方，外延层具有第一导电类型；第一阱，位于外延层中，第一阱具有第二导电类型；第二阱，位于外延层中并围绕在第一阱的周围，第二阱具有第一导电类型；第三阱，位于外延层中并围绕在第二阱的周围，其中，第三阱具有第二导电类型；以及深阱，位于外延层中并延伸到第一阱的下方以电连接至第一阱的相对侧上的第二阱，其中，深阱具有第一导电类型。
优选地，该半导体器件还包括：正极，第二阱和第三阱被配置为电连接至正极；负极，第一阱被配置为电连接至负极；电感器，电感器被配置为从外部源接收输入电压并将电压信号输出至正极；以及电容器，电容器的第一侧被配置为电连接至正极，以及电容器的第二侧被配置为电连接至负极。
优选地，该半导体器件还包括：晶体管，晶体管设置在正极和电容器的第一侧之间。
优选地，晶体管的栅极被配置为接收控制信号，并且晶体管被配置为在关闭状态和启动状态之间切换升压转换器电路。
优选地，该半导体器件还包括：多个第一隔离部件，形成在第一阱和第二阱之间；以及多个第二隔离部件，形成在第三阱和外延层之间。
优选地，第二阱被配置为沿着第二阱的整个外表面电连接至第三阱。
优选地，隐埋层延伸到第二阱下方并被配置为电连接至第二阱的两侧的第三阱。
优选地，第一阱、第二阱和第三阱被配置为具有小于1％的衬底电流泄漏率。
根据本发明的又一方面，提供了一种制造三阱隔离二极管的方法，包括：在衬底中形成隐埋层，隐埋层具有第二导电类型，而衬底具有与第二导电类型相反的第一导电类型；在衬底和隐埋层上方形成外延层，其中，外延层具有第一导电类型；在外延层中形成第一阱，第一阱具有第二导电类型；在外延层中形成第二阱，第二阱具有第一导电类型并围绕第一阱；在外延层中形成第三阱，第三阱具有第二导电类型并围绕第二阱；以及在外延层中形成深阱，深阱具有第一导电类型并延伸到第一阱的下方以电连接至第一阱的两侧的第二阱。
优选地，形成第三阱包括：形成第三阱以沿着第二阱的整个外表面电连接至第二阱。
优选地，形成第一阱、形成第二阱或形成第三阱中的至少一个使用光刻工艺。
优选地，该方法还包括：将第二阱和第三阱连接至输入电压；以及将第一阱连接至输出电压。
附图说明
在附图中通过实例而不不限制性地示出了一个或多个实施例，其中，具有相同参考标号的元件表示类似的元件。应该强调的是，根据工业的标准实践，各种部件没有按比例绘制，并且仅用于说明的目的。实际上，为了讨论的清楚，可以任意增加或减小附图中各种部件的尺寸。
图1是根据一个或多个实施例的具有三阱隔离二极管的升压转换器电路的侧视图。
图2是根据一个或多个实施例的制造三阱隔离二极管的方法的流程图；以及
图3A至图3D是根据一个或多个实施例的处于各个制造阶段的三阱隔离二极管的截面图。
具体实施方式
以下公开提供了许多不同的实施例或实例，用于实现本发明的不同特征。以下描述部件和配置的具体实例以简化本公开。当然，这些仅是实例，并不用于限制。
图1是具有三阱隔离二极管102的升压转换器电路100的侧视图。三阱隔离二极管102包括具有第一导电类型的衬底104以及形成在衬底104中具有第二导电类型的隐埋层106。第二导电类型与第一导电类型相反，即，如果第一导电类型是p型，则第二导电类型就为n型，而如果第一导电类型是n型，则第二导电类型就为p型。三阱隔离二极管102还包括位于衬底104的表面上方的外延生长层(外延层)108。外延层108具有第一导电类型。具有第二导电类型的第一阱110形成在外延层108中。具有第一导电类型的第二阱112形成在外延层108中并围绕第一阱110的侧面。具有第一导电类型的深阱114形成在外延层108中，并延伸到第一阱110下方且电连接第二阱112的相对侧。具有第二导电类型的第三阱116形成在外延层108中围绕第一阱110的侧面并电连接至隐埋层106。
三阱隔离二极管102还包括隔离部件118a至118d。隔离部件118a形成在外延层108中位于围绕第三阱116的侧面的外延层108的外部108a与第三阱116的上部之间和衬底104相对的表面中。隔离部件118b形成在外延层108中位于第二阱112的上部与第一阱110之间和衬底104相对的表面中。隔离部件118c形成在外延层108中位于第二阱112的上部与第一阱110(第一阱110中与隔离部件118b相对的一侧)之间和衬底104相对的表面中。隔离部件118d形成在外延层108中位于外延层108的外部108a与第三阱116的上部(第三阱116中与隔离部件118a相对的一侧)之间和衬底104相对的表面中。在第二阱112和第三阱116之间不形成隔离部件。在一些实施例中，隔离部件118a至118d是浅沟槽隔离(STI)部件。在一些实施例中，隔离部件118a至118d包括硅局部氧化(LOCOS)。在一些实施例中，隔离部件118a至118d的深度范围为0.2μm至0.5μm。
三阱隔离二极管102还包括接触区120a至120g，它们位于外延层108上方并电连接至第一阱110、第二阱112、第三阱116以及外延层108的外部108a。接触区120a形成在外延层的第一外部108a上方并具有第一导电类型。接触区120b形成在第三阱116的第一部分上方并具有第二导电类型。接触区120c形成在第二阱112的第一部分上方并具有第一导电类型。接触区120d形成在第一阱110上方并具有第二导电类型。接触区120e形成在第二阱112的第二部分上方并具有第一导电类型。接触区120f形成在第三阱116的第二部分上方并具有第二导电类型。接触区120g形成在外延层108的第二外部108b上方并具有第一导电类型。
除三阱隔离二极管102外，升压转换器电路110还包括电连接至电感器L的输入电压源Vin。电感器L的输出电连接至正极130。正极130电连接至接触区120b、120c、120e和120f。正极130还电连接至晶体管N的一侧。晶体管N的相对侧电连接至电容器C的第一侧。晶体管N的栅极电连接至栅极信号电压源VG。电容器C的第二侧电连接至负极140。负极140电连接至接触区120d并被配置为将输出电压VO输出至外部元件。接触区120a和120g电连接至低电压，即，接地电压。
在一些实施例中，衬底104是半导体衬底。在一些实施例中，衬底104包括硅、锗、氮化镓或其他合适材料。在一些实施例中，衬底104被轻微掺杂有p型或n型掺杂物。当导电类型是p型时，合适的掺杂物包括硼、铝或其他合适的p型掺杂物。当导电类型是n型时，合适的掺杂物包括磷、砷或其他合适的n型掺杂物。在一些实施例中，衬底104中掺杂物的浓度范围在1013atoms/cm3到1016atoms/cm3之间。
隐埋层106通过掺杂部分衬底104来形成以具有与衬底104相反的导电类型。用于隐埋层106的合适掺杂物包括适合于掺杂具有相反导电类型的衬底104的掺杂物。在一些实施例中，隐埋层106中掺杂物的浓度范围在1018atoms/cm3到1020atoms/cm3之间。在一些实施例中，隐埋层在衬底104表面下方形成2μm到10μm的厚度。
外延层108形成在隐埋层106和衬底104上方并具有第一导电类型。用于外延层108的合适掺杂物包括适合于掺杂具有相同导电类型的衬底104的掺杂物。在一些实施例中，外延层108包括与衬底104相同的材料。在一些实施例中，外延层108中的掺杂浓度高于衬底104中的掺杂浓度。随着外延层108中掺杂浓度的增加，器件的击穿电压减小。在一些实施例中，外延层108的厚度范围在2μm到10μm之间。在一些实施例中，外延层的电阻率范围在5ohm-cm到20ohm-cm之间。在一些实施例中，外延层108的掺杂浓度范围在1013atoms/cm3到1016atoms/cm3之间。
第一阱110形成在外延层108中并具有第二导电类型。用于第一阱110的合适掺杂物包括适合掺杂具有相反导电类型的衬底104的掺杂物。在一些实施例中，第一阱110的掺杂浓度范围在1016atoms/cm3到1018atoms/cm3之间。在一些实施例中，第一阱110具有与隐埋层106相同的掺杂浓度。在一些实施例中，第一阱110具有与隐埋层106不同的掺杂浓度。
第二阱112形成在外延层108中并具有第一导电类型。用于第二阱112的合适掺杂物包括适合掺杂具有相同导电类型的衬底104的掺杂物。第二阱112围绕在第一阱110的周围。第二阱112中位于隔离部件118b和118c下方的部分与第一阱110电接触。在一些实施例中，第二阱的掺杂浓度范围在1016atoms/cm3到1018atoms/cm3之间。在一些实施例中，第二阱112具有比衬底104和外延层108更高的掺杂浓度。在一些实施例中，第二阱112的底面的一部分与隐埋层106电接触。
深阱114形成在外延层108中并具有第一导电类型。用于深阱114的适合掺杂物包括适合掺杂具有相同导电类型的衬底104的掺杂物。深阱114形成在第一阱110与隐埋层106之间。深阱114延伸到第一阱110的下方以电连接通过离子注入围绕在第一阱110周围的第二阱的第一和第二部分。在一些实施例中，深阱114的掺杂浓度范围在1015atoms/cm3到1018atoms/cm3之间。在一些实施例中，深阱114的掺杂浓度高于第二阱112的掺杂浓度。在一些实施例中，深阱114的掺杂浓度低于第二阱112的掺杂浓度。在一些实施例中，深阱114的掺杂浓度与第二阱112的掺杂浓度相同。在一些实施例中，深阱114的底面电接触隐埋层106。在一些实施例中，深阱114不延伸至外延层108的底面。在一些实施例中，深阱114的厚度范围在0.5μm到2μm之间。
第三阱116形成在外延层108中并具有第二导电类型。用于第三阱116的合适掺杂物包括适合掺杂具有相反导电类型的衬底104的掺杂物。第三阱116围绕在第二阱112和深阱114的周围。第三阱116沿着第二阱112和第三阱116之间的第三阱116的整个表面与第二阱112电接触。在一些实施例中，第三阱116的掺杂浓度范围在1016atoms/cm3至1018atoms/cm3之间。第三阱116中位于隔离部件118a和118d之下的部分电接触外延层108的外部108a。第三阱116的底面电接触隐埋层106。
接触区120a至120g形成在外延层108中位于外延层108的露出表面与第一阱110、第二阱112、第三阱116和外延层108的外部108a之间。接触区120a至120g具有与其上形成各个接触区的阱或外延层相同的导电类型。用于接触区120a至120g的合适掺杂物包括适合掺杂具有适合导电类型的衬底104的掺杂物。在一些实施例中，接触区120a至120g中的掺杂浓度范围在1019atoms/cm3到1021atoms/cm3之间。在一些实施例中，所有接触区120a至120g都具有相同的掺杂浓度。在一些实施例中，所有具有相同导电类型的接触区都具有相同的掺杂浓度。在一些实施例中，接触区120a至120g各自具有不同的掺杂浓度。
接触区120a至120g将相应阱电连接至电线。接触区120a将外延层108的第一部分108a电连接至地。接触区120b将第三阱116的第一部分108a电连接至正极130。接触区120b通过隔离部件118a与接触区120a隔开。接触区120c将第二阱112的第一部分电连接至正极130。接触区120c沿着接触区120b和接触区120c之间的整个表面与接触区120b电接触。接触区120d将第一阱110电连接至负极140。接触区120d通过隔离部件118b与接触区120c隔开。接触区120e将第二阱112的第二部分电连接至正极130。接触区120e通过隔离部件118c与接触区120d隔开。接触区120f将第三阱116的第二部分电连接至正极130。接触区120f沿着接触区120e与接触区120f之间的整个表面与接触区120e电接触。接触区120g将外延层108的第二部分108b电连接至地。接触区120g通过隔离部件118d与接触区120f隔开。
晶体管N被配置为基于栅极信号电压VG开启和关闭升压转换器电路100。通过控制电路提供栅极信号电压Vg以使晶体管N导通或截止。当晶体管导通时，电流在电感器L和电容器C之间流动并流过三阱隔离二极管102。当晶体管截止时，电流不在电感器L和电容器C之间流动或流过三阱隔离二极管102。在一些实施例中，晶体管N是金属氧化物半导体(MOS)晶体管，包括或n型MOS  (NMOS)或p型MOS(PMOS)晶体管。
三阱隔离二极管102能够以正向操作，即电流从电感器L流向电容器C，或者以反向操作，即电流从电容器C流向电感器L。当三阱隔离二极管102以正向操作时，电容器C的电荷为0V。当三阱隔离二极管102以反向操作时，电容器C的电荷等于输出电压VO。
三阱隔离二极管102具有位于外延层108的接地部分与负极140之间的正极130。这种配置减少了衬底泄漏电流量。与传统双阱二极管结构相比，三阱隔离二极管102具有减小的寄生双极结晶体管(BJT)。传统双阱二极管中的寄生BJT具有大约50％的衬底电流泄漏。相反，三阱隔离二极管102表现出远小于1％的衬底电流泄漏。与传统双阱二极管相比，三阱隔离二极管102的低衬底电流泄漏减少了功耗并增加了升压转换器电路100的效率。
此外，传统双阱二极管的衬底电流泄漏指数增加到导通电压之上大约0.8V。衬底电流泄漏的增加阻碍了传统双阱二极管在操作期间容忍功率峰值的能力。然而，三阱隔离二极管102维持衬底电流泄漏远小于1％以使导通电压达到至少1.2V。在导通电压的较宽范围内维持有效操作的能力能够使三阱隔离二极管结合到电路中而无需提供控制工作电压的附加电路。省略控制工作电压的附加电路的这种能力减小了集成电路设计的面积。
三阱隔离二极管102也显示出高击穿电压。三阱隔离二极管102的击穿电压高于55V。高击穿电压增强了三阱隔离二极管102在高电压下操作的能力，从而具有产生幅度增加的输出电压Vo的能力。
图2是制造三阱隔离二极管102的方法200的流程图。在操作202中，隐埋层106形成在衬底104中。图3A是在衬底104中形成隐埋层106的截面图。边界限定元件302被置于衬底104之上以限定隐埋层106的边界。在一些实施例中，边界限定元件302是注入掩膜。在一些实施例中，边界限定元件302是图案化光刻胶层。
在一些实施例中，当边界限定元件302是图案化光刻胶层时，光刻胶层被沉积在衬底104上方，然后使用掩膜和光刻工艺进行图案化。然后，蚀刻图案化光刻胶层以形成边界限定元件302。在一些实施例中，使用注入工艺304以在衬底104表面中引入掺杂物来形成隐埋层106。在注入工艺304之后，去除边界限定元件302。
在边界限定元件302为图案化光刻胶层的一些实施例中，使用等离子体蚀刻或灰化来去除边界限定元件302。在去除边界限定元件302之后，衬底104的表面保持基本平坦。
在操作204中，在衬底104和隐埋层106上方生长外延层108。使用外延生长工艺来生长外延层108。在一些实施例中，外延层108掺杂有p型掺杂物。在一些实施例中，外延层108通过离子注入工艺来掺杂。在一些实施例中，外延层108通过在外延生长工艺中包括杂质来掺杂。
在操作206中，隔离部件118a至118d形成在外延层108中。在一些实施例中，隔离部件118a至118d是STI或LOCOS部件并使用传统工艺来形成。图3B是外延层108形成在衬底104和隐埋层106上方并具有形成在其中的隔离部件118a至118d的截面图。
在操作208中，第一阱110形成在外延层108中。在一些实施例中，第一阱110使用注入工艺形成在外延层108中。在一些实施例中，第一阱110使用注入掩膜形成在外延层108中。在一些实施例中，第一阱110使用光刻胶层形成在外延层108中。在一些实施例中，第一阱110通过与用于在衬底104中形成隐埋层106相同的工艺形成在外延层108中。在一些实施例中，第一阱110通过与用于在衬底104中形成隐埋层106不同的工艺形成在外延层108中。在一些实施例中，第一阱110一直延伸至隐埋层106而形成在外延层108中。在一些实施例中，第一阱110在隐埋层106上方的特定距离停止而形成在外延层108中。
在操作210中，第二阱112形成在外延层108中。第二阱112被形成为具有足以电连接至隐埋层106的深度。在一些实施例中，第二阱112使用注入工艺形成在外延层108中。在一些实施例中，第二阱112具有与外延层108相同的掺杂浓度。在一些实施例中，第二阱112使用注入掩膜形成在外延层108中。在一些实施例中，第二阱112使用光刻胶层形成在外延层108中。在一些实施例中，第二阱112通过与用于形成第一阱110和隐埋层106的工艺相同的工艺形成在外延层108中。在一些实施例中，第二阱112通过与用于形成第一阱110和隐埋层106中的至少一个的工艺不同的工艺形成在外延层108中。
在操作212中，第三阱116形成在外延层108中。第三阱116被形成为具有足以电连接至隐埋层106的深度。第三阱116被形成为沿着第二阱112和第三阱116之间的第三阱116的整个表面与第二阱112电接触。在一些实施例中，第三阱116使用注入工艺形成在外延层108中。在一些实施例中，第三阱116使用注入掩膜形成在外延层108中。在一些实施例中，第三阱116使用光刻胶层形成在外延层108中。在一些实施例中，第三阱116通过与用于形成第二阱112、第一阱110和隐埋层106的工艺相同的工艺形成在外延层108中。在一些实施例中，第三阱116通过与用于形成第二阱112、第一阱110或隐埋层106中的至少一个的工艺不同的工艺形成在外延层108中。图3C是在外延层108中形成第一阱110、第二阱112和第三阱116之后的截面图。
在操作214中，深阱114形成在外延层108中。深阱114形成在第一阱110之下并与隐埋层106电接触。深阱114被形成为电连接至第一阱110两侧上的第二阱112。在一些实施例中，深阱114使用注入工艺形成在外延层108中。在一些实施例中，用于形成深阱114的注入能量大约为1MeV。深阱114使用比第一阱110更高的注入能量以在比第一阱更深的位置处定位掺杂物来形成。在一些实施例中，深阱114使用注入掩膜形成在外延层108中。在一些实施例中，深阱114使用光刻胶层形成在外延层108中。在一些实施例中，深阱114通过与用于形成第三阱116、第二阱112、第一阱110或隐埋层106的工艺相同的工艺形成在外延层108中。在一些实施例中，深阱114通过与用于形成第三阱116、第二阱112、第一阱110或隐埋层106中的至少一个的工艺不同的工艺形成在外延层108中。图3D是在外延层108中形成深阱114之后的截面图。在一些实施例中，在第一阱110或第二阱112之前形成深阱114。
在操作216中，接触区120a至120g形成在外延层108中。接触区120a至120g被形成为电连接至下面的阱。接触区120b和120c被形成为彼此电接触。接触区120e及120f被形成为彼此电接触。在一些实施例中，接触区120a至120g使用注入工艺形成在外延层108中。在一些实施例中，接触区120a至120g使用注入掩膜形成在外延层108中。在一些实施例中，接触区120a至120g使用光刻胶层形成在外延层108中。在一些实施例中，接触区120a至120g通过与形成深阱114、第三阱116、第二阱112、第一阱110或隐埋层106的工艺相同的工艺形成在外延层108中。在一些实施例中，接触区120a至120g通过与形成深阱114、第三阱116、第二阱112、第一阱110或隐埋层106中的至少一个的工艺不同的工艺形成在外延层108中。图1包括在形成接触区120a至120g之后的三阱隔离二极管102的侧视图。
本说明书的一个方面涉及三阱隔离二极管，包括：衬底，具有第一导电类型；隐埋层，形成在衬底中，隐埋层具有与第一导电类型相反的第二导电类型；外延层，形成在衬底和隐埋层的上方；第一阱，形成在外延层中，第一阱具有第二导电类型；第二阱，形成在外延层中，第二阱具有第一导电类型并围绕第一阱；第三阱，形成在外延层中，第三阱具有第二导电类型并围绕第二阱；以及深阱，形成在外延层中，深阱具有第一导电类型并延伸到第一阱的下方以电连接至第一阱的两侧的第二阱。
本说明书的另一个方面涉及具有三阱隔离二极管的升压转换电路，三阱隔离二极管包括：衬底，具有第一导电类型；隐埋层，形成在衬底中，隐埋层具有与第一导电类型相反的第二导电类型；外延层，形成在衬底和隐埋层的上方；第一阱，形成在外延层中，第一阱具有第二导电类型；第二阱，形成于外延层中，第二阱具有第一导电类型并围绕第一阱；第三阱，形成在外延层中，第三阱具有第二导电类型并围绕第二阱；以及深阱，形成在外延层中，深阱具有第一导电类型并延伸到第一阱的下方以电连接至第一阱的两侧的第二阱。
本说明书的另一方面涉及制造三阱隔离二极管102的方法，包括：在具有与第二导电类型相反的第一导电类型的衬底中形成具有第二导电类型的隐埋层；在衬底和隐埋层上方生长外延层；在外延层中形成第一阱，第一阱具有第二导电类型；在外延层中形成第二阱，第二阱具有第一导电类型并围绕第一阱；在外延层中形成第三阱，第三阱具有第二导电类型并围绕第二阱；以及在外延层中形成深阱，深阱具有第一导电类型并延伸到第一阱的下方以电连接至第一阱的两侧的第二阱。
本领域技术人员容易看出所公开的实施例满足上述一个或多个优势。在阅读说明书之后，本领域技术人员能够做出多种改变、等同替换和本文广泛公开的各种其他实施例。因此，通过所附权利要求及其等同物中包含的限定来限制本发明的保护范围。

Claims (10)

1.一种三阱隔离二极管，包括：
衬底，具有第一导电类型；
隐埋层，位于所述衬底中，其中，所述隐埋层具有与所述第一导电类型相反的第二导电类型；
外延层，位于所述衬底和所述隐埋层上方，其中，所述外延层具有所述第一导电类型；
第一阱，位于所述外延层中，其中，所述第一阱具有所述第二导电类型；
第二阱，位于所述外延层中并围绕在所述第一阱的周围，其中，所述第二阱具有所述第一导电类型；
第三阱，位于所述外延层中并围绕在所述第二阱的周围，其中，所述第三阱具有所述第二导电类型；以及
深阱，位于所述外延层中并延伸到所述第一阱的下方以电连接至所述第一阱的相对侧上的所述第二阱，其中，所述深阱具有所述第一导电类型。
2.根据权利要求1所述的三阱隔离二极管，还包括：
第一接触区，在所述外延层围绕在所述第三阱的周围的区域中电连接至所述外延层，其中，所述第一接触区具有所述第一导电类型；以及
第二接触区，在所述外延层围绕在所述第三阱的周围的区域中电连接至所述外延层，其中，所述第二接触区具有所述第一导电类型，并且所述第一接触区和所述第二接触区被配置为将所述外延层电连接至地电压。
3.根据权利要求2所述的三阱隔离二极管，还包括：第三接触区，所述第三接触区具有所述第二导电类型，并且所述第三接触区被配置为将所述第一阱电连接至输出电压。
4.根据权利要求3所述的三阱隔离二极管，还包括：
第四接触区，电连接至所述第三阱，其中，所述第四接触区具有所述第二导电类型；
第五接触区，电连接至所述第三阱，其中，所述第五接触区具有所述第二导电类型，并且所述第四接触区和所述第五接触区被配置为将所述第三阱电连接至输入电压；
第六接触区，电连接至所述第二阱，其中，所述第六接触区具有所述第一导电类型；以及
第七接触区，电连接至所述第二阱，其中，所述第七接触区具有所述第一导电类型，并且所述第六接触区和所述第七接触区被配置为将所述第二阱电连接至所述输入电压。
5.根据权利要求1所述的三阱隔离二极管，还包括：
多个第一隔离部件，形成在所述第一阱和所述第二阱之间；以及
多个第二隔离部件，形成在所述第三阱和所述外延层之间。
6.根据权利要求1所述的三阱隔离二极管，其中，所述第二阱被配置为沿着所述第二阱的整个外表面电连接至所述第三阱。
7.根据权利要求1所述的三阱隔离二极管，其中，所述隐埋层延伸到所述第二阱的下方并且被配置为电连接至所述第二阱的两侧的所述第三阱。
8.根据权利要求1所述的三阱隔离二极管，其中，所述第一阱、所述第二阱和所述第三阱被配置为具有小于1％的衬底电流泄漏率。
9.一种半导体器件，包括：
升压转换器电路，其中，所述升压转换器电路包括：
三阱隔离二极管，包括：
衬底，具有第一导电类型；
隐埋层，位于所述衬底中，其中，所述隐埋层具有与所述第一导电类型相反的第二导电类型；
外延层，位于所述衬底和所述隐埋层上方，其中，所述外延层具有所述第一导电类型；
第一阱，位于所述外延层中，其中，所述第一阱具有所述第二导电类型；
第二阱，位于所述外延层中并围绕在所述第一阱的周围，其中，所述第二阱具有所述第一导电类型；
第三阱，位于所述外延层中并围绕在所述第二阱的周围，其中，所述第三阱具有所述第二导电类型；以及
深阱，位于所述外延层中并延伸到所述第一阱的下方以电连接至所述第一阱的相对侧上的所述第二阱，其中，所述深阱具有所述第一导电类型。
10.一种制造三阱隔离二极管的方法，包括：
在衬底中形成隐埋层，所述隐埋层具有第二导电类型，而所述衬底具有与所述第二导电类型相反的第一导电类型；
在所述衬底和所述隐埋层上方形成外延层，所述外延层具有所述第一导电类型；
在所述外延层中形成第一阱，所述第一阱具有所述第二导电类型；
在所述外延层中形成第二阱，所述第二阱具有所述第一导电类型并围绕所述第一阱；
在所述外延层中形成第三阱，所述第三阱具有所述第二导电类型并围绕所述第二阱；以及
在所述外延层中形成深阱，所述深阱具有所述第一导电类型并延伸到所述第一阱的下方以电连接至所述第一阱的两侧的所述第二阱。
CN201210559082.4A 2012-04-03 2012-12-20 三阱隔离二极管及其制造方法 Active CN103367461B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/438,600 2012-04-03
US13/438,600 US9391159B2 (en) 2012-04-03 2012-04-03 Triple well isolated diode and method of making

Publications (2)

Publication Number Publication Date
CN103367461A true CN103367461A (zh) 2013-10-23
CN103367461B CN103367461B (zh) 2016-05-18

Family

ID=49233773

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210559082.4A Active CN103367461B (zh) 2012-04-03 2012-12-20 三阱隔离二极管及其制造方法

Country Status (3)

Country Link
US (3) US9391159B2 (zh)
CN (1) CN103367461B (zh)
TW (1) TWI478240B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106200735A (zh) * 2015-01-13 2016-12-07 力晶科技股份有限公司 负基准电压产生电路及负基准电压产生系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319669B2 (en) * 2017-08-31 2019-06-11 Ixys, Llc Packaged fast inverse diode component for PFC applications

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1983000776A1 (en) * 1981-08-25 1983-03-03 Eklund, Klas-Hakan Diode for monolithic integrated circuit
WO1995019647A1 (fr) * 1994-01-12 1995-07-20 Daewoo Corporation Diode et son procede de production
JPH1074958A (ja) * 1996-06-28 1998-03-17 Sanyo Electric Co Ltd 半導体集積回路およびその製造方法
US20040026717A1 (en) * 2002-06-25 2004-02-12 Shigeaki Okawa Semiconductor integrated circuit device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4117507A (en) * 1976-06-22 1978-09-26 Sgs-Ates Componeti Elettronici S.P.A. Diode formed in integrated-circuit structure
US5414292A (en) * 1993-05-26 1995-05-09 Siliconix Incorporated Junction-isolated floating diode
AU2001288448A1 (en) * 2000-08-30 2002-03-13 Pharmacyclics, Inc. Agents for neutron capture therapy
JP2004247400A (ja) * 2003-02-12 2004-09-02 Renesas Technology Corp 半導体装置
DE10351014B4 (de) * 2003-10-31 2008-06-05 Infineon Technologies Ag Diodenstruktur und integrale Leistungsschaltanordnung mit Low-Leakage-Diode
US7095092B2 (en) * 2004-04-30 2006-08-22 Freescale Semiconductor, Inc. Semiconductor device and method of forming the same
JP4845410B2 (ja) * 2005-03-31 2011-12-28 株式会社リコー 半導体装置
JP2009123890A (ja) * 2007-11-14 2009-06-04 Sharp Corp 半導体装置及びその製造方法
US8324705B2 (en) * 2008-05-27 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Schottky diodes having low-voltage and high-concentration rings
US8233298B2 (en) * 2008-06-05 2012-07-31 Delta Electronics, Inc. Power factor correction rectifier that operates efficiently over a range of input voltage conditions
JP5375402B2 (ja) * 2009-07-22 2013-12-25 富士通セミコンダクター株式会社 半導体装置とその製造方法
US8198703B2 (en) * 2010-01-18 2012-06-12 Freescale Semiconductor, Inc. Zener diode with reduced substrate current
US8476736B2 (en) * 2011-02-18 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Low leakage diodes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1983000776A1 (en) * 1981-08-25 1983-03-03 Eklund, Klas-Hakan Diode for monolithic integrated circuit
WO1995019647A1 (fr) * 1994-01-12 1995-07-20 Daewoo Corporation Diode et son procede de production
JPH1074958A (ja) * 1996-06-28 1998-03-17 Sanyo Electric Co Ltd 半導体集積回路およびその製造方法
US20040026717A1 (en) * 2002-06-25 2004-02-12 Shigeaki Okawa Semiconductor integrated circuit device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高艳丽: "一种升压DC-DC转换器的设计", 《中国优秀硕士学位论文全文数据库工程科技Ⅱ辑》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106200735A (zh) * 2015-01-13 2016-12-07 力晶科技股份有限公司 负基准电压产生电路及负基准电压产生系统

Also Published As

Publication number Publication date
US20130256833A1 (en) 2013-10-03
US12074208B2 (en) 2024-08-27
CN103367461B (zh) 2016-05-18
TW201342482A (zh) 2013-10-16
US20160315170A1 (en) 2016-10-27
US20200105901A1 (en) 2020-04-02
US10497795B2 (en) 2019-12-03
TWI478240B (zh) 2015-03-21
US9391159B2 (en) 2016-07-12

Similar Documents

Publication Publication Date Title
CN103928514B (zh) 功率mosfet及其形成方法
CN106129058B (zh) 沟槽引出集成型低压双向瞬时电压抑制器及其制造方法
CN101593751A (zh) 集成电路结构
CN104979344A (zh) 用于创建具有降低表面电场效果的具有在体衬底上的横向集电极的高电压互补bjt的方法
EP1684356A2 (en) Bipolar junction transistor
CN106030799B (zh) 具有soi上横向集电极的hv互补双极型晶体管
US20220157988A1 (en) Power semiconductor device and fabrication method thereof
TWI608626B (zh) 接面場效電晶體、半導體裝置及其製造方法
US8872273B2 (en) Integrated gate controlled high voltage divider
CN115312594A (zh) 无闩锁侧向igbt装置、制造方法及器件
CN114188400A (zh) 一种NPN功率SiGe双极晶体管及其制作方法
CN107180878A (zh) 具有齐纳二极管的半导体元件及其制造方法
US12074208B2 (en) Method of making triple well isolated diode
US9029976B1 (en) Semiconductor device and method of fabricating the same
CN103456789B (zh) 用于形成结绝缘区域的自对准注入工艺
US8981521B1 (en) Lateral bipolar junction transistor and fabrication method thereof
CN102544065A (zh) 60v高压bcd工艺中齐纳二极管结构及其制造方法
KR101302109B1 (ko) 반도체 소자와 그 제조 방법
CN105990335B (zh) 经图案化而具有静电放电保护的晶体管以及制造方法
JP2012114401A (ja) 半導体装置およびその製造方法
CN115911117B (zh) 一种双极型晶体管结构及其制作方法
US8829650B2 (en) Zener diode in a SiGe BiCMOS process and method of fabricating the same
CN101819950B (zh) P沟道jfet与双极混合集成电路及制作工艺
CN103337514B (zh) 高压npn器件及其版图结构
KR102475447B1 (ko) 바이폴라 접합 트랜지스터 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant