CN100570837C - 半导体元件的制作方法 - Google Patents
半导体元件的制作方法 Download PDFInfo
- Publication number
- CN100570837C CN100570837C CNB2007100040742A CN200710004074A CN100570837C CN 100570837 C CN100570837 C CN 100570837C CN B2007100040742 A CNB2007100040742 A CN B2007100040742A CN 200710004074 A CN200710004074 A CN 200710004074A CN 100570837 C CN100570837 C CN 100570837C
- Authority
- CN
- China
- Prior art keywords
- source
- semiconductor element
- carbon atom
- manufacture method
- injection technology
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种半导体元件的制作方法，此方法是在基底上形成栅极结构。然后，于栅极结构两侧的基底中形成源极/漏极延伸区。接着，于栅极结构的侧壁上形成间隙壁。随后，于间隙壁远离栅极结构一侧的基底中形成源极/漏极区。此外，此方法还包括进行倾斜角碳原子注入工艺，将碳原子注入于基底中，以减少结漏电流。倾斜角碳原子注入工艺可于上述任一步骤之前进行。之后，于栅极结构与源极/漏极区上形成金属硅化物层。
Description
技术领域
本发明是有关于一种半导体元件的制作方法，且特别是有关于可以改善结漏电(junction leakage)问题的一种半导体元件的制作方法。
背景技术
随着集成电路往缩小化、高集成度的方向发展，线宽、接触面积和结深度(junction depth)等都在持续地缩小。为了能有效地提高元件的工作特性，降低电阻并减少因电阻和电容所造成的信号传递延迟，因于界面处形成金属硅化物以有效降低接触电阻(contact resistance)。
在熟知的自行对准金属硅化物工艺中，一般会在金属氧化物半导体晶体管的栅极、间隙壁、源极/漏极的表面形成硅化镍(NiSi)。然而，硅化镍却存在着横向扩散(piping)与垂直扩散(spiking)的问题，也就是硅化镍在形成之后，会往基底内以及沟道方向扩散，导致漏电流的情形发生。因此，为了解决上述问题，一般会在形成硅化镍之前，先进行前置非晶化注入(pre-amorphous implantation；PAI)步骤，将铟(In)注入硅表面，使硅表面转成非晶硅结构，以防止硅化镍横向扩散与垂直扩散。
但是，在进行前置非晶化注入时，往往又因为范围尾端(end of range，EOR)缺陷的原因，使得源极/漏极表面结构具有许多缺陷，因此容易在源极/漏极造成严重的结漏电问题。
发明内容
本发明的目的就是在提供一种半导体元件的制作方法，可用以改善结漏电的问题。
本发明的另一目的就是在提供一种半导体元件的制作方法，可用以增进半导体元件的效能。
本发明提出一种半导体元件的制作方法，此方法是在基底上形成栅极结构。然后，于栅极结构两侧的基底中形成源极/漏极延伸区。接着，于栅极结构的侧壁上形成间隙壁。随后，于间隙壁远离栅极结构一侧的基底中形成源极/漏极区。此外，此方法还包括进行倾斜角碳原子注入工艺，将碳原子注入于基底中，以减少结漏电流。倾斜角碳原子注入工艺可于上述任一步骤之前进行。之后，于栅极结构与源极/漏极区上形成金属硅化物层。
依照本发明实施例所述的半导体元件的制作方法，上述的倾斜角碳原子注入工艺例如是在形成栅极结构之后以及形成源极/漏极延伸区之前进行。
依照本发明实施例所述的半导体元件的制作方法，上述的倾斜角碳原子注入工艺例如是在形成源极/漏极延伸区之后以及形成间隙壁之前进行。
依照本发明实施例所述的半导体元件的制作方法，上述的倾斜角碳原子注入工艺例如是在形成间隙壁之后以及形成源极/漏极区之前进行。
依照本发明实施例所述的半导体元件的制作方法，上述的倾斜角碳原子注入工艺例如是在形成源极/漏极区之后以及形成金属硅化物层之前进行。
依照本发明实施例所述的半导体元件的制作方法，更可以在形成源极/漏极区之后以及形成金属硅化物层之前，进行热工艺，且倾斜角碳原子注入工艺例如是在形成源极/漏极区之后以及进行热工艺之前进行。
依照本发明实施例所述的半导体元件的制作方法，更可以在进行热工艺之后以及形成金属硅化物之前，对源极/漏极区进行前置非晶化注入步骤。
依照本发明实施例所述的半导体元件的制作方法，更可以在形成源极/漏极区之后以及形成金属硅化物之前，对源极/漏极区进行前置非晶化注入步骤。
依照本发明实施例所述的半导体元件的制作方法，上述的倾斜角碳原子注入工艺例如是在形成源极/漏极区之后以及进行前置非晶化注入步骤之前进行。
依照本发明实施例所述的半导体元件的制作方法，上述的倾斜角碳原子注入工艺的注入剂量例如是介于1×1014atom/cm2至5×1015atom/cm2之间。
依照本发明实施例所述的半导体元件的制作方法，上述的倾斜角碳原子注入工艺所的注入能量例如是介于1KeV至12KeV之间。
依照本发明实施例所述的半导体元件的制作方法，上述倾斜角碳原子注入工艺的注入角度例如是介于0°至45°之间。
本发明另提出一种半导体元件的制作方法，此方法是在基底上形成栅极结构。然后，于栅极结构两侧的基底中形成源极/漏极延伸区。接着，进行共离子注入(coimplantment)工艺。继的，于栅极结构的侧壁上形成间隙壁。随后，于间隙壁远离栅极结构一侧的基底中形成源极/漏极区。此外，此方法还包括进行倾斜角碳原子注入工艺，将碳原子注入于基底中，以减少结漏电流。倾斜角碳原子注入工艺可于上述任一步骤之前进行。之后，于栅极结构与源极/漏极区上形成金属硅化物层。
依照本发明实施例所述的半导体元件的制作方法，上述的倾斜角碳原子注入工艺例如是在形成源极/漏极延伸区之后以及进行共离子注入工艺之前进行。
依照本发明实施例所述的半导体元件的制作方法，上述的倾斜角碳原子注入工艺例如是在进行共离子注入工艺之后以及形成间隙壁之前进行。
依照本发明实施例所述的半导体元件的制作方法，上述的共离子注入工艺的掺杂剂例如为碳或氟。
本发明在半导体元件的工艺中，将碳原子注入基底中，可用以避免前置非晶化注入步骤所导致的结漏电的问题，故可增进半导体元件的效能，而且在工艺中碳与基底中的硅之间的键合所承受的热预算(thermal budget)越多，碳原子进入间隙(interstial)位置的机会就越大，因此可以更有效地改善范围尾端缺陷的问题。
此外，将碳原子注入基底中，还可以利用碳与基底中的硅之间的键合来改善硅化镍横向扩散与垂直扩散的问题，甚至可以省去进行前置非晶化注入的步骤，以简化工艺步骤。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举实施例，并配合附图，作详细说明如下。
附图说明
图1A至图1E为依照本发明实施例所绘示的半导体元件的制作流程剖面图。
【主要元件符号说明】
100：基底
102：栅极结构
102a：栅极
102b：栅介电层
104：源极/漏极延伸区
106：间隙壁
108：源极/漏极区
110：倾斜角碳原子注入工艺
111：区域
112：前置非晶化注入步骤
114：金属硅化物层
具体实施方式
图1A至图1E为依照本发明实施例所绘示的半导体元件的制作流程剖面图。首先，请参照图1A于基底100上形成栅极102a与栅介电层102b所构成的栅极结构102。栅极结构102的形成方法例如是先依序于基底100上形成介电材料层(未绘示)与栅极材料层(未绘示)，然后再进行光刻工艺与蚀刻工艺。介电材料层的材料例如为氧化硅、氮化硅或氮氧化硅。栅极材料层的材料例如为多晶硅或金属。然后，于栅极结构102两侧的基底100中形成源极/漏极延伸区104。源极/漏极延伸区104的形成方法例如是以栅极结构为掩模，进行离子注入工艺，将P型或N型的掺杂剂注入基底100中。
接着，请参照图1B，于栅极结构102的侧壁上形成间隙壁106。间隙壁106的形成方法例如是先于基底100的表面上形成一层间隙壁材料层(未绘示)，然后再进行非等向蚀刻工艺。间隙壁材料层的材质例如为氧化硅、氮化硅或氮氧化硅。继之，于间隙壁106远离栅极结构102一侧的基底100中形成源极/漏极区108。源极/漏极区108的形成方法例如是以间隙壁106与栅极结构102为掩模，进行离子注入工艺，而所注入掺杂剂的掺杂型态与源极/漏极延伸区104的掺杂型态相同。
随后，请参照图1C，进行倾斜角碳原子注入工艺110，将碳原子注入区域111中。倾斜角碳原子注入工艺110的注入剂量例如是介于1×1014atom/cm2至5×1015atom/cm2之间，而注入能量例如是介于1KeV至12KeV之间，且注入角度例如是介于0°至45°之间。接下来，选择性地进行热工艺，以修复源极/漏极区108因离子注入而被破坏的晶格结构。热工艺例如为快速热回火工艺。
而后，请参照图1D，选择性地对源极/漏极区108进行前置非晶化注入步骤112。前置非晶化注入步骤112所注入的掺杂剂例如为砷、锗或铟，其注入剂量例如是1×1014atom/cm2，而注入能量例如是20KeV。由于在图1C所述的步骤中，已先将碳原子注入基底100中，因此可以避免在进行前置非晶化注入步骤112时，因范围尾端缺陷而在源极/漏极区108表面结构造成空洞所导致的结漏电问题。
之后，请参照图1E，于栅极结构102与源极/漏极区108上形成金属硅化物层114。金属硅化物层114的材质例如为硅化钨、硅化钛、硅化钴、硅化钼、硅化镍、硅化钯、硅化铂或其他熟知的材料，形成方法例如为自行对准金属硅化物工艺。
值得一提的是，由于在形成源极/漏极区108之后，基底100的晶格结构受到离子注入的破坏，所以在热工艺完成之前，基底100中会暂时存在许多空隙缺陷。此外，源极/漏极延伸区104在进行热工艺时会伴随产生扩散现象，且因为空隙缺陷的存在会导致较大的扩散速率，而产生所谓的暂时扩散加速现象(transient enhanced diffusion，TED)。因此，随着半导体元件的尺寸进展到深亚微米以下，而金属氧化物半导体晶体管的沟道的长度亦愈来愈小，所以源极/漏极延伸区104扩散的范围必须严加控制，以免使沟道变短而产生短沟道效应。为了解决上述问题，在另一实施例中，会在形成源极/漏极延伸区104之后以及形成间隙壁106之前，对基底100进行共离子注入工艺，将例如为碳原子或氟离子的掺杂剂注入基底100中。对于P型金属氧化物半导体晶体管来说，可以使用直向或斜向的方式将掺杂剂注入，而对于N型金属氧化物半导体晶体管来说，则可以使用直向的方式将掺杂剂注入。
上述的实施例是以于形成源极/漏极区108之后进行倾斜角碳原子注入工艺110的步骤流程来说明，然而，事实上，本发明的倾斜角碳原子注入工艺110可以在前置非晶化注入步骤112之前的任一步骤进行，其详细说明如后。
在另一实施例中，碳原子注入工艺110可以在形成源极/漏极延伸区104之前进行。或者，在另一实施例中，碳原子注入工艺110可以在形成源极/漏极延伸区104之后以及进行离子(碳或氟)注入工艺之前进行。或者，在另一实施例中，碳原子注入工艺110可以在进行离子(碳或氟)注入工艺之后以及形成间隙壁106之前进行。或者，在另一实施例中，碳原子注入工艺110可以在形成间隙壁106之后以及形成源极/漏极区108之前进行。或者，在另一实施例中，可以在形成源极/漏极区108之后以及进行热工艺之前进行。此外，碳原子注入工艺110还可以在形成井区时或调整阈值电压(Vt)时进行。
综上所述，本发明在一般熟知的金属氧化物半导体晶体管的制作过程中，于进行前置非晶化注入步骤之前的任一步骤中，将碳原子注入基底中，避免前置非晶化注入步骤工艺所产生的结漏电问题，因此可增进半导体元件的效能，而且在工艺中碳与基底中的硅之间的键合所承受的热预算越多，碳原子进入间隙位置的机会就越大，因此可以更有效地改善范围尾端缺陷的问题。
此外，将碳原子注入基底中，还可以利用碳与基底中的硅之间的键合来改善硅化镍横向扩散与垂直扩散的问题，甚至可以省去进行前置非晶化注入的步骤，以简化工艺步骤。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。
Claims (26)
1.一种半导体元件的制作方法，包括：
提供基底，该基底上已形成有栅极结构；
于该栅极结构两侧的该基底中形成源极/漏极延伸区；
于该栅极结构的侧壁上形成间隙壁；
于该间隙壁远离该栅极结构一侧的该基底中形成源极/漏极区；以及
于该栅极结构与该源极/漏极区上形成金属硅化物层；
其中在形成该栅极结构之后以及形成该金属硅化物层之前，还包括：
进行倾斜角碳原子注入工艺，将碳原子注入于该基底中。
2.如权利要求1的半导体元件的制作方法，其中该倾斜角碳原子注入工艺是在形成该栅极结构之后以及形成该源极/漏极延伸区之前进行。
3.如权利要求1的半导体元件的制作方法，其中该倾斜角碳原子注入工艺是在形成该源极/漏极延伸区之后以及形成该间隙壁之前进行。
4.如权利要求1的半导体元件的制作方法，其中该倾斜角碳原子注入工艺是在形成该间隙壁之后以及形成该源极/漏极区之前进行。
5.如权利要求1的半导体元件的制作方法，其中该倾斜角碳原子注入工艺是在形成该源极/漏极区之后以及形成该金属硅化物层之前进行。
6.如权利要求1的半导体元件的制作方法，还包括在形成该源极/漏极区之后以及形成该金属硅化物层之前，进行热工艺，且该倾斜角碳原子注入工艺是在形成该源极/漏极区之后以及进行该热工艺之前进行。
7.如权利要求6的半导体元件的制作方法，还包括在进行该热工艺之后以及形成该金属硅化物之前，对该源极/漏极区进行前置非晶化注入步骤。
8.如权利要求1的半导体元件的制作方法，还包括在形成该源极/漏极区之后以及形成该金属硅化物之前，对该源极/漏极区进行前置非晶化注入步骤。
9.如权利要求8的半导体元件的制作方法，其中该倾斜角碳原子注入工艺是在形成该源极/漏极区之后以及进行该前置非晶化注入步骤之前进行。
10.如权利要求1的半导体元件的制作方法，其中该倾斜角碳原子注入工艺的注入剂量介于1×1014atom/cm2至5×1015atom/cm2之间。
11.如权利要求1的半导体元件的制作方法，其中该倾斜角碳原子注入工艺所的注入能量介于1KeV至12KeV之间。
12.如权利要求1的半导体元件的制作方法，其中该倾斜角碳原子注入工艺的注入角度介于0°至45°之间。
13.一种半导体元件的制作方法，包括：
提供基底，该基底上已形成有栅极结构；
于该栅极结构两侧的该基底中形成源极/漏极延伸区；
进行共离子注入工艺；
于该栅极结构的侧壁上形成间隙壁；
于该间隙壁远离该栅极结构一侧的该基底中形成源极/漏极区；以及
于该栅极结构与该源极/漏极区上形成金属硅化物层；
其中在形成该栅极结构之后以及形成该金属硅化物层之前，还包括：
进行倾斜角碳原子注入工艺，将碳原子注入于该基底中。
14.如权利要求13的半导体元件的制作方法，其中该倾斜角碳原子注入工艺是在形成该栅极结构之后以及形成该源极/漏极延伸区之前进行。
15.如权利要求13的半导体元件的制作方法，其中该倾斜角碳原子注入工艺是在形成该源极/漏极延伸区之后以及进行该共离子注入工艺之前进行。
16.如权利要求13的半导体元件的制作方法，其中该倾斜角碳原子注入工艺是在进行该共离子注入工艺之后以及形成该间隙壁之前进行。
17.如权利要求13的半导体元件的制作方法，其中该倾斜角碳原子注入工艺是在形成该间隙壁之后以及形成该源极/漏极区之前进行。
18.如权利要求13的半导体元件的制作方法，其中该倾斜角碳原子注入工艺是在形成该源极/漏极区之后以及形成该金属硅化物层之前进行。
19.如权利要求13的半导体元件的制作方法，还包括在形成该源极/漏极区之后以及形成该金属硅化物层之前，进行热工艺，且该倾斜角碳原子注入工艺是在形成该源极/漏极区之后以及进行该热工艺之前进行。
20.如权利要求19的半导体元件的制作方法，还包括在进行该热工艺之后以及形成该金属硅化物之前，对该源极/漏极区进行前置非晶化注入步骤。
21.如权利要求13的半导体元件的制作方法，还包括在形成该源极/漏极区之后以及形成该金属硅化物之前，对该源极/漏极区进行前置非晶化注入步骤。
22.如权利要求21的半导体元件的制作方法，其中该倾斜角碳原子注入工艺是在形成该源极/漏极区之后以及进行该前置非晶化注入步骤之前进行。
23.如权利要求13的半导体元件的制作方法，其中该共离子注入工艺的掺杂剂为碳或氟。
24.如权利要求13的半导体元件的制作方法，其中该倾斜角碳原子注入工艺的注入剂量介于1×1014atom/cm2至5×1015atom/cm2之间。
25.如权利要求13的半导体元件的制作方法，其中该倾斜角碳原子注入工艺所的注入能量介于1KeV至12KeV之间。
26.如权利要求13的半导体元件的制作方法，其中该倾斜角碳原子注入工艺的注入角度介于0°至45°之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100040742A CN100570837C (zh) | 2007-01-23 | 2007-01-23 | 半导体元件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100040742A CN100570837C (zh) | 2007-01-23 | 2007-01-23 | 半导体元件的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101231953A CN101231953A (zh) | 2008-07-30 |
| CN100570837C true CN100570837C (zh) | 2009-12-16 |
Family
ID=39898294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100040742A Active CN100570837C (zh) | 2007-01-23 | 2007-01-23 | 半导体元件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100570837C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103177956B (zh) * | 2013-03-14 | 2015-11-25 | 上海华力微电子有限公司 | 一种二氧化硅金属阻挡层的淀积方法 |
| US9589811B2 (en) * | 2015-06-24 | 2017-03-07 | Varian Semiconductor Equipment Associates, Inc. | FinFET spacer etch with no fin recess and no gate-spacer pull-down |
| CN105742166A (zh) * | 2016-03-29 | 2016-07-06 | 上海华力微电子有限公司 | 一种降低器件漏电流的方法 |
| CN106252402B (zh) * | 2016-11-04 | 2019-05-03 | 株洲中车时代电气股份有限公司 | 一种沟槽栅型igbt及其制备方法 |
-
2007
- 2007-01-23 CN CNB2007100040742A patent/CN100570837C/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN101231953A (zh) | 2008-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100570837C (zh) | 半导体元件的制作方法 | |
| US20080121992A1 (en) | Semiconductor device including diffusion barrier region and method of fabricating the same | |
| CN102938375B (zh) | 一种场效应晶体管及形成方法 | |
| CN102074476B (zh) | Nmos晶体管的形成方法 | |
| CN101930922B (zh) | Mos晶体管的制作方法 | |
| CN103000501B (zh) | Nmos晶体管形成方法 | |
| US8039330B2 (en) | Method for manufacturing semiconductor device | |
| US20120302026A1 (en) | Method for forming a transistor | |
| KR100854892B1 (ko) | 고전압 소자의 제조 방법 | |
| US7759210B2 (en) | Method for forming a MOS device with reduced transient enhanced diffusion | |
| CN101930924B (zh) | Mos晶体管的制作方法 | |
| CN105742166A (zh) | 一种降低器件漏电流的方法 | |
| CN101740391B (zh) | Nmos晶体管的制作方法 | |
| US20070275531A1 (en) | Method of manufacturing flash memory device | |
| KR101131965B1 (ko) | 반도체 장치 제조방법 | |
| KR100799020B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| CN102623314A (zh) | 源漏轻掺杂方法、半导体器件及其制造方法 | |
| CN102446717A (zh) | 一种减小半导体器件热载流子注入损伤的方法 | |
| CN102024701A (zh) | P沟道金属氧化物半导体晶体管源漏注入方法 | |
| KR100835519B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100677774B1 (ko) | 반도체 소자의 제조방법 | |
| KR100520216B1 (ko) | 반도체소자제조방법 | |
| CN102623337B (zh) | 晶体管及其制作方法 | |
| KR100687430B1 (ko) | 반도체 소자의 제조방법 | |
| KR100806791B1 (ko) | 두 단계 포켓 임플란트를 이용한 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |