CN100561589C - 具有片内终止功能的半导体存储器芯片 - Google Patents

具有片内终止功能的半导体存储器芯片 Download PDF

Info

Publication number
CN100561589C
CN100561589C CNB2006101320248A CN200610132024A CN100561589C CN 100561589 C CN100561589 C CN 100561589C CN B2006101320248 A CNB2006101320248 A CN B2006101320248A CN 200610132024 A CN200610132024 A CN 200610132024A CN 100561589 C CN100561589 C CN 100561589C
Authority
CN
China
Prior art keywords
signal
delay
semiconductor memory
circuit
memory chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101320248A
Other languages
English (en)
Other versions
CN1953095A (zh
Inventor
细江由树
藤泽宏树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1953095A publication Critical patent/CN1953095A/zh
Application granted granted Critical
Publication of CN100561589C publication Critical patent/CN100561589C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/225—Clock input buffers

Landscapes

  • Dram (AREA)
  • Memory System (AREA)
  • Logic Circuits (AREA)

Abstract

公开了一种具有片内终止(ODT)功能的半导体存储器芯片，其包括延迟锁定环(DLL)电路、同步电路、异步电路、选择信号发生器和选择器。将DLL电路配置来在断言时钟使能(CKE)信号时，响应时钟信号，产生本地时钟信号。DLL电路具有预定引导(boost)时间。将选择信号发生器配置来考虑预定引导时间，断言选择信号。将选择器配置来选择异步电路的输出，直到断言了选择信号，而断言了选择信号之后，选择同步电路的另一输出。

Description

具有片内终止功能的半导体存储器芯片
技术领域
本发明涉及一种诸如动态随机存取存储器(DRAM)芯片之类的半导体存储器芯片，具体地，涉及一种具有片内终止(On-DieTermination，ODT)功能的半导体存储器芯片。
背景技术
如合并在此以作参考的US 7,102,200 B2中所述，高频工作时，良好的信号完整性需要终止电路。
作为相关技术，EP 1 308 849 A2公开了一种具有有源终止电路的存储器电路，其全部内容合并在此，以作参考。公开的电路包括信号端子、同步输入缓冲器、异步输入缓冲器和开关电路。同步输入缓冲器具有与信号端子耦合的输入。异步输入缓冲器具有与信号端子耦合的另一输入。开关电路根据存储器电路的工作模式，选择性地输出同步输入缓冲器的输出，或异步输入缓冲器的另一输出。
但是，根据EP 1 308 849的公开内容，可能出现同步输入缓冲器发生故障的问题。因此，需要可以以更高的精确度工作的电路。
发明内容
根据本发明一个方面，提供一种半导体存储器芯片，包括：延迟锁定环电路，配置来在断言了时钟使能信号时，响应时钟信号，产生本地时钟信号，所述延迟锁定环电路具有预定引导时间；同步电路，配置来将输入信号延迟通过使用所述本地时钟信号而获得的预定延迟时间，所述同步电路输出延迟的输入信号，作为同步信号；异步电路，配置来响应输入信号，产生异步信号；选择信号发生器，配置来在断言了时钟使能信号之后，经过预定调整时间时，断言选择信号，所述预定调整时间等于或长于所述预定引导时间；以及选择器，配置来选择异步信号，直到断言了选择信号，并在断言选择信号之后，选择同步信号。
根据本发明的又一个方面，提供一种半导体存储器芯片，包括：延迟锁定环电路，配置来在断言了时钟使能信号时，响应时钟信号，产生本地时钟信号，所述延迟锁定环电路具有预定引导时间；同步电路，配置来产生与所述本地时钟信号同步的同步信号；异步电路，配置来产生异步信号；选择信号发生器，配置成在断言了时钟使能信号之后经过所述预定引导时间时，断言选择信号；以及选择器，配置来选择异步信号，直到断言了选择信号，并在断言选择信号之后，选择同步信号。
通过学习一些优选实施例的描述并参考附图，可以理解本发明的目的，以及更加完整地理解其结构。
附图说明
图1是示意性地部分示出根据本发明第一实施例的半导体存储器芯片的方框图；
图2是示出图1的半导体存储器芯片中包括的ODT电路的方框图；
图3是示出图2的ODT电路中包括的内部时钟使能(内部CKE)信号发生器的方框图；
图4是示出在400MHz使用半导体存储器芯片的条件下，图1的半导体存储器芯片中的信号关系的时序图；
图5是示出在533MHz使用半导体存储器芯片的另一条件下，图1的半导体存储器芯片中的信号关系的另一时序图；以及
图6是示意性示出在根据本发明第二实施例的半导体存储器芯片中包括的另一内部CKE信号发生器的方框图。
本发明可以具有多种修改以及可选形式，图中示出其特定实施例，作为示例，并在此对其进行详细描述。但是，应该理解，图和详细描述并不旨在将本发明限制于所公开的特定形式，相反，其目的是要覆盖落入由所附权利要求限定的本发明精神和范围之内的所有修改、等同物和可选形式。
具体实施方式
参考图1，根据本发明第一实施例的半导体存储器芯片10是动态随机存取存储器(DRAM)芯片，包括模式寄存器11、控制电路13和ODT电路15。
模式寄存器11存储与半导体存储器芯片10所使用的预定频率相关联的预定值。例如，本实施例的半导体存储器芯片10可以用在四种不同的预先定义的频率上，即，400MHz、533MHz、667MHz和800MHz。所述预定频率是预先定义的频率之中实际使用的一个频率。模式寄存器可以包括扩展模式寄存器。
控制电路13根据模式寄存器11中存储的预定值，产生频率相关信号。频率相关信号暗示预定频率。换言之，频率相关信号用于通知在预先定义的频率中，哪个是预定频率。
ODT电路15响应断言(asserted)的ODT信号，终止DQ路径。在本实施例中，ODT电路15考虑ODT电路15中所包括的延迟锁定环(DLL)电路的引导(boost)时间，执行终止；DLL电路的引导时间是在DLL电路开始工作之后，进行稳定工作所需的时间，下称预定引导时间。
具体地，如图2所示，ODT电路15包括DLL电路100、内部ODT信号发生器200、前置缓冲器350和终止电路300。将DLL电路100配置为在断言CKE信号时，响应时钟(CK)信号，产生本地时钟信号LoCLK。将内部ODT信号发生器200配置为响应ODT信号，产生内部ODT信号ODT_internal，其中内部ODT信号ODT_internal与本地时钟信号LoCLK异步，直到DLL电路100变得稳定，而在DLL电路100变得稳定之后，内部ODT信号与本地时钟信号LoCLK同步。在本实施例中，终止电路300包括与前置缓冲器350相连的n-MOS和p-MOS晶体管，以及与n-MOS和p-MOS晶体管相连的电阻器。DQ路径连接在电阻器之间，当断言内部ODT信号ODT_internal时，DQ路径被终止。前置缓冲器350根据内部ODT信号ODT_internal控制终止电路300。
根据本实施例，所示的内部ODT信号发生器200包括同步电路400、异步电路500、选择信号发生器600和选择器700。
将同步电路400配置为将ODT信号延迟通过使用本地时钟信号LoCLK而获得的预定延迟时间。预定延迟时间与ODT等待时间(ODTL)相对应。即，预定延迟时间等于ODT等待时间和本地时钟信号LoCLK的一个周期之积。同步电路400输出延迟的ODT信号，作为同步信号ODT_Sync。
将异步电路500配置为响应ODT信号，产生异步信号ODT_Async。
将选择信号发生器600配置为考虑预定引导时间，来断言选择信号SEL。具体地，当在断言CKE信号之后，经过预定调整时间时，选择信号发生器600断言选择信号SEL。预定调整时间等于预定引导时间，或比其更长。在本实施例中，预定调整时间比预定引导时间与在同步电路400处不可避免的内部延迟之和更长，但是比预定引导时间、在同步电路400处不可避免的内部延迟与在选择器700处的开关容限(margin)的另一和要短，其中图4和5中，用符号“td4”示出了在同步电路400处不可避免的内部延迟。
根据本实施例的选择信号发生器600包括内部CKE信号发生器610和ODT等待时间计数器660。
将内部CKE信号发生器610配置为将CKE信号延迟预定CKE延迟时间，图4或5中用符号tXPDLL示出了预定CKE延迟时间。内部CKE信号发生器610输出延迟的CKE信号，作为进入ODT等待时间计数器660的内部CKE信号CKE_internal。
在本实施例中，内部CKE信号发生器610根据使用CK信号而获得的预定CKE延迟时间tXPDLL，执行对CKE信号的延迟过程。所示的内部CKE信号发生器610从图1所示的控制电路13接收频率相关信号，并用CK信号和频率相关信号来计算预定CKE延迟时间tXPDLL。
更具体地，如图3所示，内部CKE信号发生器610包括中间信号发生器620和延迟电路630。
配置中间信号发生器620，使其将CKE信号锁存第一时间段，以输出锁存的CKE信号，作为中间信号CKE_im。所示中间信号发生器620包括移位寄存器，所述移位寄存器包括多个串行连接的触发器621，并以时钟信号的周期工作；所述第一时间段等于CK信号的一个周期与触发器621的数量之积。在本实施例中，选择触发器621的数量，使得在预定频率是预先定义的频率之中的最低频率的情况下，从延迟电路630输出中间信号CKE_im，作为内部CKE信号CKE_internal。
配置延迟电路630，使其将中间信号CKE_im延迟第二时间段，以输出延迟的中间信号，作为进入ODT等待时间计数器660的内部CKE信号CKE_internal。在本实施例中，所述第二时间段是根据频率相关信号，在包括0纳秒(0ns)的多个延迟时间段中可选择的。
所示的延迟电路630包括延迟信号发生器640和延迟信号选择器650。将延迟信号发生器640配置为使中间信号CKE_im延迟多个延迟时间段，以产生多个延迟信号；所述延迟时间段彼此不同，并分别对应于预先定义的频率。在本实施例中，延迟信号发生器640包括多个串行连接的触发器641和多个抽头642。每个抽头642与触发器641的输出部分之一相连。因为本实施例的半导体存储器芯片10可以用在4种不同的预先定义的频率上，即，400MHz、533MHz、667MHz和800MHz，所以触发器641的数量至少是3个，抽头642的数量至少是2个。抽头642和末级触发器641的输出部分643分别输出延迟信号。将延迟信号输入延迟信号选择器650。在本实施例中，还将中间信号CKE_im作为另一延迟信号，输入延迟信号选择器650。将延迟信号选择器650配置为根据频率相关信号，选择延迟信号之一。从延迟信号选择器650向ODT等待时间计数器660输出选择的延迟信号，作为内部CKE信号CKE_internal。
回到图2，配置ODT等待时间计数器660，使其通过根据ODT等待时间对时钟信号周期进行计数，将内部CKE信号CKE_internal锁存预定延迟时间。ODT等待时间计数器660输出锁存的内部CKE信号，作为进入选择器700的选择信号SEL。换言之，当在断言CKE信号之后，至少经过预定CKE延迟时间tXPDLL与ODT等待时间之和时，断言选择信号SEL。
将选择器700配置为选择异步信号ODT_Async，直到断言了选择信号SEL，并在断言选择信号SEL之后，选择同步信号ODT_Sync。
图4示出将半导体存储器芯片用在400MHz，即，一个时钟周期(tCK)是2.5ns时的示例。预定引导时间是20ns，ODT等待时间是5个时钟周期(5tCK)。在本实施例中，考虑到预定引导时间20ns和400MHz下的开关容限5ns，选择预定CKE延迟时间tXDLL为10个时钟周期(10tCK)，即，25ns。因此，当断言了选择信号SEL时，同步信号ODT_Sync跟随ODT信号，从而不会发生故障。
无论半导体存储器芯片的工作频率是多少，预定引导时间实质上保持恒定，例如，在所示示例中，是20ns。另一方面，时钟周期(tCK)根据工作频率而变化。例如，如果工作频率是533MHz，一个时钟周期(tCK)是1.876ns；10个时钟周期(10tCK)是18.76ns，小于预定引导时间20ns。在本实施例中，如图5所示，在533MHz，预定CKE延迟时间tXPDLL是13个时钟周期(13tCK)即24.4ns。因此，即使改变了半导体存储器芯片的工作频率，它也可以无故障地工作。
如本实施例中所示，预先定义的频率，即，400MHz、533MHz、667MHz和800MHz，优选地与频率相关信号的可能内容或存储在模式寄存器11中的预定值相对应，以便在选择器700处获得合适的开关工作，而不会出现故障。但是，本发明允许考虑所需精度和/或用于输出内部ODT信号ODT_internal的容许时间容限，进行一些修改。例如，如果存储在模式寄存器11中的预定值指示两个或多个可能频率，控制电路13可以考虑可能频率的最高频率，产生频率相关信号。在这种情况下，可以考虑可能频率的最低频率，确定选择器700处的开关容限。
以下，将解释根据本发明第二实施例的半导体存储器芯片。第二实施例是对第一实施例的修改，与第一实施例相似。第二实施例与第一实施例的不同之处在于内部CKE信号发生器610中所包括的延迟电路的结构，特别是延迟信号发生器的结构。
参考图6，根据第二实施例，包括在延迟电路635中的延迟信号发生器645包括多个串行连接的延迟元件6461到6463，以及多个抽头647。每个抽头647与延迟元件6461到6462的输出部分之一相连。延迟元件6461、6462和6463分别提供延迟时间段d1、d2-d1和d3-(d1+d2)。抽头647和末级延迟元件6463的输出部分648分别输出延迟信号10tCK+d1、10tCK+d2和10tCK+d3。分别考虑工作频率533MHz、667MHz和800MHz，确定相对于10tCK的差d1、d2和d3。
在上述实施例中，虽然根据存储在模式寄存器11中的预定值，产生频率相关信号，但是可以从半导体存储器信号外部直接提供频率相关信号，或通过解释或假设命令信号等，在半导体存储器信号内部产生频率相关信号；在前一种情况下，要求半导体存储器芯片具有只用于从外部接收频率相关信号的端子。
虽然描述了确定为本发明的优选实施例，但是本领域技术人员将理解，在不背离本发明精神的前提下，可以做出其它和进一步的修改，并且应该要求保护落入本发明实际范围中的所有实施例。

Claims (17)

1.一种半导体存储器芯片，包括：
延迟锁定环(DLL)电路，配置来在断言了时钟使能(CKE)信号时，响应时钟信号，产生本地时钟信号，所述延迟锁定环(DLL)电路具有预定引导时间；
同步电路，配置来将输入信号延迟通过使用所述本地时钟信号而获得的预定延迟时间，所述同步电路输出延迟的输入信号，作为同步信号；
异步电路，配置来响应输入信号，产生异步信号；
选择信号发生器，配置来在断言了时钟使能(CKE)信号之后，经过预定调整时间时，断言选择信号，所述预定调整时间等于或长于所述预定引导时间；以及
选择器，配置来选择异步信号，直到断言了选择信号，并在断言选择信号之后，选择同步信号。
2.根据权利要求1所述的半导体存储器芯片，其中，所述选择信号发生器根据使用时钟信号而获得的所述预定调整时间，执行断言过程。
3.根据权利要求2所述的半导体存储器芯片，所述半导体存储器芯片可工作在多个预先定义的频率上，其中所述选择信号发生器通过使用时钟信号和频率相关信号，来计算所述预定调整时间，所述频率相关信号向选择信号发生器通知所述预先定义的频率中实际使用的预定频率。
4.根据权利要求3所述的半导体存储器芯片，还包括：
模式寄存器，适于存储与所述预定频率相关联的预定值；以及
控制电路，适于根据所述预定值，产生所述频率相关信号。
5.根据权利要求1所述的半导体存储器芯片，输入信号是片内终止(ODT)信号，所述选择器选择同步信号与异步信号之一，作为内部片内终止(ODT)信号，所述半导体存储器芯片还包括信号线和终止电路，将所述终止电路配置来响应所述内部片内终止(ODT)信号，终止所述信号线。
6.根据权利要求5所述的半导体存储器芯片，所述本地时钟信号和时钟信号的每一个包括多个周期，其中：
所述预定延迟时间与片内终止(ODT)等待时间相对应；以及
将所述同步电路配置来在接收到所述片内终止(ODT)信号时，根据所述片内终止(ODT)等待时间，对所述本地时钟信号的周期进行计数，以产生所述同步信号，所述预定延迟时间等于所述片内终止(ODT)等待时间与所述本地时钟信号的一个周期之积。
7.根据权利要求6所述的半导体存储器芯片，其中选择信号发生器包括：
内部时钟使能(CKE)信号发生器，配置来将所述时钟使能(CKE)信号延迟预定时钟使能(CKE)延迟时间，所述内部时钟使能(CKE)信号发生器输出延迟的时钟使能(CKE)信号，作为内部时钟使能(CKE)信号；以及
片内终止(ODT)等待时间计数器，配置来通过根据所述片内终止(ODT)等待时间对时钟信号的周期进行计数，将所述内部时钟使能(CKE)信号锁存所述预定延迟时间，所述片内终止(ODT)等待时间计数器输出锁存的内部时钟使能(CKE)信号，作为进入选择器的选择信号。
8.根据权利要求7所述的半导体存储器芯片，所述半导体存储器芯片用在预定频率上，其中所述内部时钟使能(CKE)信号发生器包括：
中间信号发生器，配置来将所述时钟使能(CKE)信号锁存第一时间段，所述中间信号发生器输出锁存的时钟使能(CKE)信号，作为中间信号；以及
延迟电路，配置来将所述中间信号延迟第二时间段，所述延迟电路输出延迟的中间信号，作为进入所述片内终止(ODT)等待时间计数器的内部时钟使能(CKE)信号。
9.根据权利要求8所述的半导体存储器芯片，可工作在多个预先定义的频率上，其中所述延迟电路包括：
延迟信号发生器，配置来将所述中间信号延迟多个延迟时间段，以产生多个延迟信号，所述延迟时间段彼此不同，并分别与所述预先定义的频率相对应；以及
延迟信号选择器，配置来根据频率相关信号，选择所述延迟信号之一，所述频率相关信号指示被估计为所述预定频率的频率。
10.根据权利要求9所述的半导体存储器芯片，其中延迟信号发生器包括多个串行连接的触发器，以及一个或多个抽头，每个触发器设置有输出部分，每个抽头与输出部分之一相连，相连的触发器的末级和抽头分别输出所述延迟信号。
11.根据权利要求10所述的半导体存储器芯片，所述预先定义的频率是4种或更多种不同的频率，其中触发器数目是3个或更多，抽头数目是2个或更多。
12.根据权利要求9所述的半导体存储器芯片，其中延迟信号发生器包括多个串行连接的延迟元件，以及一个或多个抽头，每个延迟元件设置有输出部分，每个抽头与输出部分之一相连，相连的延迟元件的末级和抽头分别输出所述延迟信号。
13.根据权利要求12所述的半导体存储器芯片，所述预先定义的频率是4种或更多种不同的频率，其中延迟元件数目是3个或更多，抽头数目是2个或更多。
14.根据权利要求9所述的半导体存储器芯片，其中中间信号发生器包括移位寄存器，所述移位寄存器包括预定数目的、串行连接的触发器，并以时钟信号的周期工作，所述第一时间段等于所述预定数目与时钟信号的一个周期之积。
15.根据权利要求14所述的半导体存储器芯片，其中选择所述预定数目，使得在所述预定频率是所述预先定义的频率中最低频率的情况下，从延迟电路输出所述中间信号，作为内部时钟使能(CKE)信号。
16.根据权利要求9所述的半导体存储器芯片，还包括：
模式寄存器，适于存储与所述预定频率相关联的预定值；以及
控制电路，适于根据所述预定值，产生所述频率相关信号。
17.一种半导体存储器芯片，包括：
延迟锁定环(DLL)电路，配置来在断言了时钟使能(CKE)信号时，响应时钟信号，产生本地时钟信号，所述延迟锁定环(DLL)电路具有预定引导时间；
同步电路，配置来产生与所述本地时钟信号同步的同步信号；
异步电路，配置来产生异步信号；
选择信号发生器，配置成在断言了时钟使能(CKE)信号之后经过所述预定引导时间时，断言选择信号；以及
选择器，配置来选择异步信号，直到断言了选择信号，并在断言选择信号之后，选择同步信号。
CNB2006101320248A 2005-10-21 2006-10-19 具有片内终止功能的半导体存储器芯片 Expired - Fee Related CN100561589C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005307908A JP4524662B2 (ja) 2005-10-21 2005-10-21 半導体メモリチップ
JP2005307908 2005-10-21

Publications (2)

Publication Number Publication Date
CN1953095A CN1953095A (zh) 2007-04-25
CN100561589C true CN100561589C (zh) 2009-11-18

Family

ID=38003124

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101320248A Expired - Fee Related CN100561589C (zh) 2005-10-21 2006-10-19 具有片内终止功能的半导体存储器芯片

Country Status (4)

Country Link
US (1) US7688671B2 (zh)
JP (1) JP4524662B2 (zh)
CN (1) CN100561589C (zh)
TW (1) TWI314734B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103516348A (zh) * 2012-06-27 2014-01-15 爱思开海力士有限公司 片上端接电路

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101058468B1 (ko) 2006-06-28 2011-08-24 아크로닉스 세미컨덕터 코포레이션 집적 회로용의 재구성 가능한 로직 패브릭과, 재구성 가능한 로직 패브릭을 구성하기 위한 시스템 및 방법
JP2009237678A (ja) 2008-03-26 2009-10-15 Fujitsu Microelectronics Ltd メモリコントローラデバイス、メモリコントローラデバイスの制御方法およびデータ受信デバイス
JP5654196B2 (ja) 2008-05-22 2015-01-14 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． Ｄｌｌ回路ユニット及び半導体メモリ
US8375241B2 (en) * 2009-04-02 2013-02-12 Intel Corporation Method and system to improve the operations of a registered memory module
JP5474458B2 (ja) * 2009-09-10 2014-04-16 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びこれを備えるデータ処理システム
US7900078B1 (en) * 2009-09-14 2011-03-01 Achronix Semiconductor Corporation Asynchronous conversion circuitry apparatus, systems, and methods
CN102279801B (zh) * 2010-06-09 2014-12-17 晨星软件研发(深圳)有限公司 存储器共享系统及方法
KR101095007B1 (ko) * 2010-09-30 2011-12-20 주식회사 하이닉스반도체 온 다이 터미네이션 신호 생성회로, 생성 방법 및 이를 이용하는 반도체 장치
JP2015035241A (ja) 2013-08-09 2015-02-19 マイクロン テクノロジー， インク． 半導体装置
US9997220B2 (en) * 2016-08-22 2018-06-12 Micron Technology, Inc. Apparatuses and methods for adjusting delay of command signal path
US10153014B1 (en) 2017-08-17 2018-12-11 Micron Technology, Inc. DQS-offset and read-RTT-disable edge control
US10957365B2 (en) * 2018-08-31 2021-03-23 Micron Technology, Inc. Setting local power domain timeout via temperature sensor systems and methods
JP7110374B2 (ja) * 2018-09-13 2022-08-01 キオクシア株式会社 メモリシステム及び制御方法
CN115602215A (zh) * 2021-07-09 2023-01-13 长鑫存储技术有限公司（Cn） 使能控制电路以及半导体存储器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6209071B1 (en) * 1996-05-07 2001-03-27 Rambus Inc. Asynchronous request/synchronous data dynamic random access memory
JPH1020974A (ja) 1996-07-03 1998-01-23 Fujitsu Ltd バス構造及び入出力バッファ
JP4178225B2 (ja) * 1998-06-30 2008-11-12 富士通マイクロエレクトロニクス株式会社 集積回路装置
US7102200B2 (en) * 2001-09-04 2006-09-05 Intel Corporation On-die termination resistor with analog compensation
US6754132B2 (en) * 2001-10-19 2004-06-22 Samsung Electronics Co., Ltd. Devices and methods for controlling active termination resistors in a memory system
JP4317353B2 (ja) 2001-10-19 2009-08-19 三星電子株式会社 メモリシステムの能動終端抵抗の制御装置及び方法
KR100528164B1 (ko) * 2004-02-13 2005-11-15 주식회사 하이닉스반도체 반도체 기억 소자에서의 온 다이 터미네이션 모드 전환회로 및 그 방법
KR100596781B1 (ko) * 2004-04-28 2006-07-04 주식회사 하이닉스반도체 온 다이 터미네이션의 종단 전압 조절 장치
US7245552B2 (en) * 2005-06-22 2007-07-17 Infineon Technologies Ag Parallel data path architecture
JP4930875B2 (ja) * 2005-09-29 2012-05-16 株式会社ハイニックスセミコンダクター オンダイターミネーション制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103516348A (zh) * 2012-06-27 2014-01-15 爱思开海力士有限公司 片上端接电路
CN103516348B (zh) * 2012-06-27 2017-09-15 爱思开海力士有限公司 片上端接电路

Also Published As

Publication number Publication date
TWI314734B (en) 2009-09-11
JP4524662B2 (ja) 2010-08-18
TW200729209A (en) 2007-08-01
JP2007115366A (ja) 2007-05-10
US20070103188A1 (en) 2007-05-10
US7688671B2 (en) 2010-03-30
CN1953095A (zh) 2007-04-25

Similar Documents

Publication Publication Date Title
CN100561589C (zh) 具有片内终止功能的半导体存储器芯片
CN1941197B (zh) 用于控制内部中断电阻的装置
CN101002390B (zh) 数字锁频延迟线
US7586955B2 (en) Interface circuit and semiconductor device
CN101535917A (zh) 电路器件中的动态时序调整
CN100590733C (zh) 延迟锁定回路电路
CN101425325A (zh) 用于控制终端阻抗的电路和方法
CN101222227A (zh) 延时锁定环电路以及从其产生倍频时钟的方法
US7889581B2 (en) Digital DLL circuit
US8179177B2 (en) Wideband delay-locked loop (DLL) circuit
CN1945737B (zh) 具有等待时间计数器的半导体器件
US8675428B2 (en) Delay-locked-loop circuit
US20080054952A1 (en) Circuit for switching between two clock signals independently of the frequency of the clock signals
JP2009530894A (ja) ダブルデータレート・インタフェース
JPH1166852A (ja) 半導体記憶装置
CN102467963A (zh) 半导体存储装置
US20070047688A1 (en) Frequency detecting circuit and method, and semiconductor apparatus including frequency detecting circuit
US20010028266A1 (en) Method for adjusting phase of controlling clock signal and semiconductor integrated circuit having delay locked loop circuit
US6489832B1 (en) Chip information output circuit
CN112789678A (zh) 选择性控制时钟传输到数据(dq)系统
US20020172080A1 (en) Propagation delay independent sdram data capture device and method
CN102457271A (zh) 延迟锁定环和包括所述延迟锁定环的集成电路
US11881254B2 (en) Enable control circuit and semiconductor memory
US6634002B1 (en) Test circuit of semiconductor memory
US7280419B1 (en) Latency counter having frequency detector and latency counting method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: ELPIDA MEMORY, INC.

Free format text: FORMER NAME: ELPIDA MEMORY INC.

CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: Nihitatsu Memory Co., Ltd.

Address before: Tokyo, Japan

Patentee before: Elpida Memory Inc.

ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: NIHITATSU MEMORY CO., LTD.

Effective date: 20130905

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130905

Address after: Luxemburg Luxemburg

Patentee after: ELPIDA MEMORY INC.

Address before: Tokyo, Japan

Patentee before: Nihitatsu Memory Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091118

Termination date: 20151019

EXPY Termination of patent right or utility model