CN103516348A - 片上端接电路 - Google Patents
片上端接电路 Download PDFInfo
- Publication number
- CN103516348A CN103516348A CN201310049408.3A CN201310049408A CN103516348A CN 103516348 A CN103516348 A CN 103516348A CN 201310049408 A CN201310049408 A CN 201310049408A CN 103516348 A CN103516348 A CN 103516348A
- Authority
- CN
- China
- Prior art keywords
- control signal
- termination
- signal
- terminal connection
- chip terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dram (AREA)
Abstract
本发明公开了一种片上端接电路,包括:时钟信号发生块,被配置成响应于时钟使能信号而输出时钟信号;端接块,被配置成响应于时钟信号、第一端接控制信号以及第二端接控制信号而对输入/输出焊盘执行端接操作;第一端接控制块,被配置成响应于时钟信号和潜伏时间控制信号而产生第一端接控制信号;第二端接控制块,被配置成响应于时钟信号和潜伏时间控制信号而控制第二命令的潜伏时间并且产生第二端接控制信号;以及时钟使能信号发生块,被配置成响应于第一命令、第一端接控制信号以及第二命令来而产生时钟使能信号。
Description
相关申请的交叉引用
本申请要求2012年6月27日向韩国知识产权局提交的申请号为10-2012-0069155的韩国专利申请的优先权,其全部内容通过引用合并于此。
技术领域
本发明总体而言涉及一种半导体器件,更具体而言,涉及一种片上端接电路。
背景技术
半导体器件可以包括片上端接电路,所述片上端接电路用于对输入/输出焊盘执行端接操作,例如以将其端子的阻抗与期望的值匹配。
发明内容
本文描述了一种能够稳定地控制片上端接功能的片上端接电路。
在一个实施例中,一种片上端接电路可以包括:时钟信号发生块,所述时钟信号发生块被配置成响应于时钟使能信号而输出时钟信号;端接块,所述端接块被配置成响应于时钟信号、第一端接控制信号以及第二端接控制信号而对输入/输出焊盘执行端接操作;第一端接控制块,所述第一端接控制块被配置成响应于时钟信号和潜伏时间控制信号来控制第一命令的潜伏时间并且产生第一端接控制信号;第二端接控制信号块,所述第二端接控制信号块被配置成响应于时钟信号和潜伏时间控制信号而控制第二命令的潜伏时间并且产生第二端接控制信号;以及时钟使能信号发生块,所述时钟使能信号发生块被配置成响应于第一命令、第一端接控制信号以及第二命令而产生时钟使能信号。
在另一个实施例中,一种片上端接电路可以包括:时钟使能信号发生块,所述时钟使能信号发生块被配置成响应于片上端接命令、第一端接控制信号以及动态片上端接命令来输出时钟使能信号;延迟锁定环,所述延迟锁定环被配置成响应于时钟使能信号而输出延迟锁定时钟信号;端接块,所述端接块被配置成响应于延迟锁定时钟信号、第一端接控制信号以及第二端接控制信号来执行控制输入/输出焊盘的阻抗的端接操作;第一端接控制块,所述第一端接控制块被配置成当片上端接命令被激活时响应于延迟锁定时钟信号和潜伏时间控制信号而产生第一端接控制信号;以及第二端接控制块,所述第二端接控制块被配置成当动态片上端接命令被激活时响应于延迟锁定时钟信号和潜伏时间控制信号而产生第二端接控制信号。
附图说明
结合附图来描述本发明的特点、方面和实施例,其中:
图1是说明根据一个实施例的片上端接电路100的框图;
图2是说明图1中所示的时钟使能信号发生块CLKEN GEN的电路图;
图3是说明图1中所示的潜伏时间移位块OLS的电路图;
图4是说明图1中所示的潜伏时间移位块DOLS的电路图;
图5是说明根据一个实施例的片上端接电路的片上端接操作的时序图;
图6是说明根据另一个实施例的片上端接电路200的框图;
图7是说明图6中所示的时钟使能信号发生单元CLKEN GEN的电路图;
图8是说明图6中所示的第二潜伏时间移位块DOLS的电路图;以及
图9是说明根据一个实施例的片上端接电路的片上端接操作的时序图。
具体实施方式
在下文中,将参照附图通过各种实施例来描述根据本发明的片上端接电路。
如图1中所示,根据一个实施例的片上端接电路100包括时钟信号发生块(即,延迟锁定环(DLL))110、端接块120、输入/输出焊盘DQ/DQS130、第一端接控制块140、第二端接控制块150以及时钟使能信号发生块160。
延迟锁定环110被配置成响应于时钟使能信号CLKEN而对外部时钟信号CLK执行延迟锁定操作,并且产生和输出延迟锁定时钟信号DLLCLK。
端接块120被配置成响应于第一端接控制信号ODTEN和第二端接控制信号DODTEN而对输入/输出焊盘130执行端接操作。
端接块120可以在以下情况之下被设定成具有不同的阻抗:当第一端接控制信号ODTEN被激活时、当第二端接控制信号DODTEN被激活时、以及当两个信号ODTEN和DODTEN都被去激活时。
输入/输出焊盘130可以包括多个焊盘,例如多个DQ和DQS焊盘。
第一端接控制块140被配置成响应于延迟锁定时钟信号DLLCLK和潜伏时间控制信号CWL<0:M>来控制第一端接命令ODTCOM的潜伏时间并且产生第一端接控制信号ODTEN。
第二端接控制块150被配置成响应于延迟锁定时钟信号DLLCLK和潜伏时间控制信号CWL<0:M>来控制第二端接命令DODT的潜伏时间并且产生第二端接控制信号DODTEN。
时钟使能信号发生块160被配置成响应于第一端接命令ODTCOM和第一端接控制信号ODTEN来产生时钟使能信号CLKEN。
第一端接控制块140包括定时控制块ODT CTRL141、可变延迟单元VDL1142以及潜伏时间移位块OLS143。
定时控制块141被配置成通过设定的时间来控制外部命令ODT的定时,并且产生第一端接命令ODTCOM。
可变延迟单元142被配置成将第一端接命令ODTCOM延迟,并且产生初步控制信号ODTCOMD。
可变延迟单元142的延迟时间可以被控制成与延迟锁定环110中包括的可变延迟电路的延迟时间大体相似。
潜伏时间移位块143被配置成:基于延迟锁定时钟信号DLLCLK、响应于潜伏时间控制信号CWL<0:M>,将初步控制信号ODTCOMD延迟预定的潜伏时间并且产生第一端接控制信号ODTEN。
第二端接控制块150包括命令译码器152、定时控制块CMD CTRL153、可变延迟单元VDL2154以及潜伏时间移位块DOLS155。
命令译码器152被配置成:当外部命令CMD定义写入操作时,也就是说当外部命令CMD是写入命令WT时,激活输出信号。
定时控制块153被配置成通过设定的时间来控制命令译码器152的输出信号的定时,并且产生第二端接命令DODT。
第二端接命令DODT可以是在写入操作期间激活片上端接功能的命令。
可变延迟单元154被配置成将第二端接命令DODT延迟并且产生初步控制信号DODTD。
可变延迟单元154的延迟时间可以被控制成与延迟锁定环110中包括的可变延迟电路的延迟时间大体相似。
潜伏时间移位块DOLS155被配置成:基于延迟锁定时钟信号DLLCLK、响应于潜伏时间控制信号CWL<0:M>,将初步控制信号DODTD延迟预定的潜伏时间并且产生第二端接控制信号DODTEN。
如图2中所示,时钟使能信号发生块160被配置成对第一端接命令ODTCOM和第一端接控制信号ODTEN执行“或”操作,并且产生时钟使能信号CLKEN。
如图3中所示,潜伏时间移位块OLS143可以包括多个触发器DFF和移位控制单元144。
移位控制单元144响应于潜伏时间控制信号CWL<0:M>而产生移位控制信号EN<1:n>。
所述多个触发器DFF响应于移位控制信号EN<1:n>而基于延迟锁定时钟信号DLLCLK将初步控制信号ODTCOMD移位,以产生第一端接控制信号ODTEN。
如图4中所示,潜伏时间移位块DOLS155可以包括多个触发器DFF和移位控制单元156。
移位控制单元156响应于潜伏时间控制信号CWL<0:M>而产生移位控制信号EN<1:n>。
所述多个触发器DFF响应于移位控制信号EN<1:n>而基于延迟锁定时钟信号DLLCLK将初步控制信号DODTD移位,以产生第二端接控制信号DODTEN。
将参照图5来描述根据一个实施例的前述片上端接电路100的片上端接操作。
首先,分别由于外部命令ODT和外部命令CMD而产生第一端接命令ODTCOM和第二端接命令DODT。
提供外部命令CMD是写入命令WT并且外部命令ODT是片上端接命令的实例。
第二端接命令DODT是用于执行动态片上端接功能的命令,所述动态片上端接功能在写入操作期间执行。
因此,由于外部命令ODT被激活,第一端接控制信号ODTEN基于延迟锁定时钟信号DLLCLK而产生。
由于产生了第一端接命令ODTCOM,时钟使能信号CLKEN被激活。
随后,执行初步控制信号ODTCOMD的潜伏时间移位,使得第一端接控制信号ODTEN被激活。
由于第一端接控制信号ODTEN被去激活,时钟使能信号CLKEN被去激活。
在时钟使能信号CLKEN的激活部分中,根据外部命令CMD(即,写入命令WT)而产生第二端接命令DODT。
随后,执行初步控制信号DODTD的潜伏时间移位,因而激活第二端接控制信号DODTEN。
在时钟使能信号CLKEN被激活的部分中,端接块120可以接收延迟锁定时钟信号DLLCLK并且对输入/输出焊盘130执行端接操作。
端接块120可以根据以下情况而在将输入/输出焊盘130的阻抗控制成具有不同值的同时执行端接操作:当外部命令ODT(即,片上端接命令)被去激活时,或者等效地,当第一端接控制信号ODTEN被去激活时(片上端接关断);当外部命令ODT被激活并且外部命令CMD(即,写入命令WT)被去激活时,或者等效地,当第一端接控制信号ODTEN被激活并且第二端接控制信号DODTEN被去激活时(正常片上端接);以及当外部命令ODT和外部命令CMD都被激活时,或者等效地,当第一端接控制信号ODTEN和第二端接控制信号DODTEN被激活时(动态片上端接)。
在片上端接关断的情况下,端接块120将输入/输出焊盘130的阻抗控制成第一端接阻抗RTT_PARK。
在正常片上端接的情况下,端接块120将输入/输出焊盘130的阻抗控制成第二端接阻抗RTT_NOM。
在动态片上端接的情况下,端接块120将输入/输出焊盘130的阻抗控制成第三端接阻抗RTT_WT。
在下文中,将参照附图来更加详细地描述另一个实施例。
如图6中所示,根据另一个实施例的片上端接电路200包括时钟信号发生块(即,延迟锁定环(DLL))110、端接块120、输入/输出焊盘DQ/DQS130、第一端接控制块140、第二端接控制块250以及时钟使能信号发生块260。
延迟锁定环110被配置成响应于时钟使能信号CLKEN而对外部时钟信号CLK执行延迟锁定操作,并且产生和输出延迟锁定时钟信号DLLCLK。
端接块120被配置成响应于第一端接控制信号ODTEN和第二端接控制信号DODTEN而对输入/输出焊盘130执行端接操作。
端接块120可以在以下情况之下被设定成具有不同的阻抗:当第一端接控制信号ODTEN被激活时、当第二端接控制信号DODTEN被激活时、以及当两个信号ODTEN和DODOTEN都被去激活时。
输入/输出焊盘130可以包括多个焊盘,例如多个DQ和DQS焊盘。
第一端接控制块140被配置成响应于延迟锁定时钟信号DLLCLK和潜伏时间控制信号CWL<0:M>来控制第一端接命令ODTCOM的潜伏时间,并且产生第一端接控制信号ODTEN。
第二端接控制块250被配置成响应于延迟锁定时钟信号DLLCLK和潜伏时间控制信号CWL<0:M>来产生第二端接命令DODT的潜伏时间被控制的第二端接控制信号DODTEN。
另外,第二端接控制块250被配置成响应于初步控制信号DODTD和第二端接控制信号DODTEN而产生部分信号DODTCLKEN。
时钟使能信号发生块260被配置成响应于第一端接命令ODTCOM、第一端接控制信号ODTEN、第二端接命令DODT以及部分信号DODTCLKEN来产生时钟使能信号CLKEN。
第一端接控制块140包括定时控制块ODT CTRL141、可变延迟单元VDL1142以及潜伏时间移位块OLS143。
定时控制块141被配置成通过设定的时间来控制外部命令ODT的定时,并且产生第一端接命令ODTCOM。
可变延迟单元142被配置成将第一端接命令ODTCOM延迟,并且产生初步控制信号ODTCOMD。
可变延迟单元142的延迟时间可以被控制成与延迟锁定环110中包括的可变延迟电路的延迟时间大体相似。
潜伏时间移位块143被配置成:基于延迟锁定时钟信号DLLCLK、响应于潜伏时间控制信号CWL<0:M>,将初步控制信号ODTCOMD延迟预定的潜伏时间并且产生第一端接控制信号ODTEN。
第二端接控制块250包括命令译码器152、定时控制块CMD CTRL153、可变延迟单元VDL2154以及潜伏时间移位块DOLS255。
命令译码器152被配置成:当外部命令CMD定义写入操作时,也就是说当外部命令CMD是写入命令WT时,激活输出信号。
定时控制块153被配置成通过设定的时间来控制命令译码器152的输出信号的定时,并且产生第二端接命令DODT。
第二端接命令DODT可以是在写入操作期间激活片上端接功能的命令。
可变延迟单元154被配置成将第二端接命令DODT延迟,并且产生初步控制信号DODTD。
可变延迟单元154的延迟时间可以被控制成与延迟锁定环110中包括的可变延迟电路的延迟时间大体相似。
潜伏时间移位块DOLS255被配置成:基于延迟锁定时钟信号DLLCLK、响应于潜伏时间控制信号CWL<0:M>,将初步控制信号DODTD延迟预定的潜伏时间并且产生第二端接控制信号DODTEN。
潜伏时间移位块DOLS255被配置成响应于初步控制信号DODTD和第二端接控制信号DODTEN而产生部分信号DODTCLKEN。
如图7中所示,时钟使能信号发生块260被配置成对第一端接命令ODTCOM、第一端接控制信号ODTEN、第二端接命令DODT以及部分信号DODTCLKEN执行“或”操作,并且产生时钟使能信号CLKEN。
如图8中所示,潜伏时间移位块DOLS255可以包括多个触发器DFF、移位控制单元256以及逻辑门257。
移位控制单元256响应于潜伏时间控制信号CWL<0:M>而产生移位控制信号EN<1:n>。
所述多个触发器DFF响应于移位控制信号EN<1:n>而基于延迟锁定时钟信号DLLCLK将初步控制信号DODTD移位,以产生第二端接控制信号DODTEN。
逻辑门257对初步控制信号DODTD和所述多个触发器DFF的输出信号执行“或”操作,以产生部分信号DODTCLKEN。
将参照图9来描述根据一个实施例的前述片上端接电路200的片上端接操作。
首先,分别由于外部命令ODT和外部命令CMD而产生第一端接命令ODTCOM和第二端接命令DODT。
提供外部命令CMD是写入命令WT并且外部命令ODT是片上端接命令的实例。
第二端接命令DODT是用于执行动态片上端接功能的命令,所述动态片上端接功能在写入操作期间执行。
即使外部命令ODT(即,片上端接命令)未被激活,当输入外部命令CMD(即,写入命令WT)时,也可以执行动态片上端接功能。
换言之,在片上端接命令未被激活的状态下,当输入外部命令CMD(即,写入命令WT)时,产生第二端接命令DODT。
随后,执行初步控制信号DODTD的潜伏时间移位,因而激活第二端接控制信号DODTEN。
接着,由于第二端接控制信号DODTEN被去激活,时钟使能信号CLKEN被去激活。
如上所述,即使片上端接命令未被激活,但是由于输入外部命令CMD(即,写入命令WT),时钟使能信号CLKEN被激活。
因此,端接块120可以接收延迟锁定时钟信号DLLCLK并且对输入/输出焊盘130执行端接操作。
端接块120可以根据以下情况而在将输入/输出焊盘130的阻抗控制成具有不同值的同时执行端接操作:当外部命令ODT(即,片上端接命令)和外部命令CMD(即,写入命令WT)都被去激活时,或者等效地,当第一端接控制信号ODTEN和第二端接控制信号DODTEN都被去激活时(片上端接关断);当外部命令ODT被激活并且外部命令CMD(即,写入命令WT)被去激活时,或者等效地,当第一端接控制信号ODTEN被激活并且第二端接控制信号DODTEN被去激活时(正常片上端接);以及当外部命令CMD被激活时,或者等效地,当第二端接控制信号DODTEN被激活时(动态片上端接)。
在片上端接关断的情况下,端接块120将输入/输出焊盘130的阻抗控制成第一端接阻抗RTT_PARK。
在正常片上端接的情况下,端接块120将输入/输出焊盘130的阻抗控制成第二端接阻抗RTT_NOM。
在动态片上端接的情况下,端接块120将输入/输出焊盘130的阻抗控制成第三端接阻抗RTT_WT。
根据本发明的实施例,即使当片上端接命令未被激活时,动态片上端接功能也能够操作,因而可以稳定地将输入/输出焊盘的阻抗控制成期望的值。
尽管以上已经描述了某些实施例,但是本领域的技术人员将理解的是,描述的实施例仅仅是示例性的。因此,不应基于所描述的实施例来限制本文描述的器件。更确切地说,应当仅根据所附权利要求并结合以上描述和附图来限制本文描述的器件。
Claims (20)
1.一种片上端接电路,包括:
时钟信号发生块,所述时钟信号发生块被配置成响应于时钟使能信号而输出时钟信号;
端接块,所述端接块被配置成响应于所述时钟信号、第一端接控制信号以及第二端接控制信号而对输入/输出焊盘执行端接操作;
第一端接控制块,所述第一端接控制块被配置成响应于所述时钟信号和潜伏时间控制信号而控制第一命令的潜伏时间并且产生所述第一端接控制信号;
第二端接控制块,所述第二端接控制块被配置成响应于所述时钟信号和所述潜伏时间控制信号而控制第二命令的潜伏时间并且产生所述第二端接控制信号;以及
时钟使能信号发生块,所述时钟使能信号发生块被配置成响应于所述第一命令和所述第一端接控制信号而产生所述时钟使能信号。
2.如权利要求1所述的片上端接电路,其中,所述第一命令与片上端接命令相对应。
3.如权利要求1所述的片上端接电路,其中,所述第二命令与写入命令相对应。
4.如权利要求1所述的片上端接电路,其中,所述时钟信号发生块与延迟锁定环相对应。
5.如权利要求1所述的片上端接电路,其中,所述第一端接控制块包括:
定时控制块,所述定时控制块被配置成通过设定的时间来控制外部命令的定时,并且产生所述第一命令;
可变延迟单元,所述可变延迟单元被配置成将所述第一命令延迟,并且产生初步控制信号;以及
第一潜伏时间移位块,所述第一潜伏时间移位块被配置成:基于所述延迟锁定的时钟信号、响应于所述潜伏时间控制信号而将所述初步控制信号延迟预定的潜伏时间,并且产生所述第一端接控制信号。
6.如权利要求5所述的片上端接电路,其中,所述第一潜伏时间移位块包括:
移位控制单元,所述移位控制单元被配置成响应于所述潜伏时间控制信号而产生移位控制信号;以及
多个触发器,所述多个触发器被配置成:响应于所述移位控制信号、基于所述延迟锁定的时钟信号而将所述初步控制信号移位,并且产生所述第一端接控制信号。
7.如权利要求1所述的片上端接电路,其中,所述第二端接控制块包括:
命令译码器,所述命令译码器被配置成当外部命令定义写入操作时激活输出信号;
定时控制块,所述定时控制块被配置成通过设定的时间来控制所述命令译码器的输出信号的定时,并且产生所述第二命令;
可变延迟单元,所述可变延迟单元被配置成将所述第二命令延迟,并且产生初步控制信号;以及
第二潜伏时间移位块,所述第二潜伏时间移位块被配置成:基于所述延迟锁定的时钟信号、响应于所述潜伏时间控制信号而将所述初步控制信号延迟预定的潜伏时间,并且产生所述第二端接控制信号。
8.如权利要求7所述的片上端接电路,其中,所述第二潜伏时间移位块包括:
移位控制单元,所述移位控制单元被配置成响应于所述潜伏时间控制信号而产生移位控制信号;以及
多个触发器,所述多个触发器被配置成:响应于所述移位控制信号、基于所述延迟锁定的时钟信号而将所述初步控制信号移位,并且产生所述第二端接控制信号。
9.如权利要求8所述的片上端接电路,其中,所述时钟使能信号发生块被配置成响应于所述第一命令、所述第一端接控制信号、所述第二命令以及部分信号而产生所述时钟使能信号。
10.如权利要求9所述的片上端接电路,其中,所述第二潜伏时间移位块被配置成响应于所述初步控制信号和所述第二端接控制信号而产生所述部分信号。
11.如权利要求10所述的片上端接电路,其中,所述第二潜伏时间移位块包括:
移位控制单元,所述移位控制单元被配置成响应于所述潜伏时间控制信号而产生移位控制信号;
多个触发器,所述多个触发器被配置成:响应于所述移位控制信号、基于所述延迟锁定的时钟信号而将所述初步控制信号移位,并且产生所述第二端接控制信号;以及
逻辑门,所述逻辑门被配置成对所述初步控制信号和所述多个触发器的输出信号执行或操作,并且产生所述部分信号。
12.一种片上端接电路,包括:
时钟使能信号发生块,所述时钟使能信号发生块被配置成响应于片上端接命令、第一端接控制信号以及动态片上端接命令而输出时钟使能信号;
延迟锁定环,所述延迟锁定环被配置成响应于所述时钟使能信号而输出延迟锁定时钟信号;
端接块,所述端接块被配置成响应于所述延迟锁定时钟信号、所述第一端接控制信号以及第二端接控制信号而执行控制输入/输出焊盘的阻抗的端接操作;
第一端接控制块,所述第一端接控制块被配置成:当所述片上端接命令被激活时,响应于所述延迟锁定时钟信号和潜伏时间控制信号而产生所述第一端接控制信号;以及
第二端接控制块,所述第二端接控制块被配置成:当所述动态片上端接命令被激活时,响应于所述延迟锁定时钟信号和所述潜伏时间控制信号而产生所述第二端接控制信号。
13.如权利要求12所述的片上端接电路,其中,所述动态片上端接命令与在写入操作部分期间控制所述输入/输出焊盘的阻抗的命令相对应。
14.如权利要求12所述的片上端接电路,其中,所述时钟使能信号发生块被配置成:当所述片上端接命令和所述动态片上端接命令中的一个或两个被激活时,激活所述时钟使能信号。
15.如权利要求12所述的片上端接电路,其中,所述片上端接电路被配置成:在所述片上端接命令被去激活的状态下,当所述动态片上端接命令被激活时,激活所述时钟使能信号。
16.如权利要求12所述的片上端接电路,其中,所述第一端接控制块包括:
定时控制块,所述定时控制块被配置成通过设定的时间来控制所述片上端接命令的定时;
可变延迟单元,所述可变延迟单元被配置成将所述定时控制块的输出信号延迟,并且产生初步控制信号;以及
第一潜伏时间移位块,所述第一潜伏时间移位块被配置成:基于所述延迟锁定时钟信号、响应于所述潜伏时间控制信号而将所述初步控制信号延迟预定的潜伏时间,并且产生所述第一端接控制信号。
17.如权利要求12所述的片上端接电路,其中,所述第二端接控制块包括:
命令译码器,所述命令译码器被配置成将所述动态片上端接命令译码;
定时控制块,所述定时控制块被配置成通过设定的时间来控制所述命令译码器的输出信号的定时;
可变延迟单元,所述可变延迟单元被配置成将所述定时控制块的输出信号延迟,并且产生初步控制信号;以及
第二潜伏时间移位块,所述第二潜伏时间移位块被配置成:基于所述延迟锁定时钟信号、响应于所述潜伏时间控制信号而将所述初步控制信号延迟预定的潜伏时间,并且产生所述第二端接控制信号。
18.如权利要求17所述的片上端接电路,其中,所述时钟使能信号发生块被配置成响应于所述片上端接命令、所述第一端接控制信号、所述动态片上端接命令以及部分信号而产生所述时钟使能信号。
19.如权利要求18所述的片上端接电路,其中,所述第二潜伏时间移位块被配置成响应于所述初步控制信号和所述第二端接控制信号而产生所述部分信号。
20.如权利要求19所述的片上端接电路,其中,所述第二潜伏时间移位块包括:
移位控制单元,所述移位控制单元被配置成响应于所述潜伏时间控制信号而产生移位控制信号;
多个触发器,所述多个触发器被配置成:响应于所述移位控制信号、基于所述延迟锁定时钟信号而将所述初步控制信号移位,并且产生所述第二端接控制信号;以及
逻辑门,所述逻辑门被配置成对所述初步控制信号和所述多个触发器的输出信号执行或操作,并且产生所述部分信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2012-0069155 | 2012-06-27 | ||
KR1020120069155A KR101950319B1 (ko) | 2012-06-27 | 2012-06-27 | 온 다이 터미네이션 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103516348A true CN103516348A (zh) | 2014-01-15 |
CN103516348B CN103516348B (zh) | 2017-09-15 |
Family
ID=49777471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310049408.3A Active CN103516348B (zh) | 2012-06-27 | 2013-02-07 | 片上端接电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9118312B2 (zh) |
KR (1) | KR101950319B1 (zh) |
CN (1) | CN103516348B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11494198B2 (en) * | 2021-01-04 | 2022-11-08 | Micron Technology, Inc. | Output impedance calibration, and related devices, systems, and methods |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1941197A (zh) * | 2005-09-29 | 2007-04-04 | 海力士半导体有限公司 | 用于控制内部中断电阻的装置 |
CN101425325A (zh) * | 2007-11-02 | 2009-05-06 | 海力士半导体有限公司 | 用于控制终端阻抗的电路和方法 |
CN100561589C (zh) * | 2005-10-21 | 2009-11-18 | 尔必达存储器股份有限公司 | 具有片内终止功能的半导体存储器芯片 |
US7786752B2 (en) * | 2006-12-04 | 2010-08-31 | Samsung Electronics Co., Ltd. | Memory systems, on-die termination (ODT) circuits, and method of ODT control |
US20110058442A1 (en) * | 2009-09-10 | 2011-03-10 | Elpida Memory, Inc. | Semiconductor device having ODT function and data processing system including the same |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7372293B2 (en) * | 2005-12-07 | 2008-05-13 | Intel Corporation | Polarity driven dynamic on-die termination |
KR100780962B1 (ko) * | 2006-10-27 | 2007-12-03 | 삼성전자주식회사 | 다이나믹 odt 모드 테스트 방법 및 그 방법을 사용하는odt 모드 테스트 회로 |
KR100857854B1 (ko) * | 2007-01-10 | 2008-09-10 | 주식회사 하이닉스반도체 | 효과적으로 온다이 터미네이션 동작 타이밍 조절이 가능한반도체 메모리 장치 |
KR20090131020A (ko) | 2008-06-17 | 2009-12-28 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 온 다이 터미네이션 회로 |
JP5642935B2 (ja) * | 2009-02-19 | 2014-12-17 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | インピーダンス調整回路及びこれを備える半導体装置 |
KR101959338B1 (ko) * | 2012-07-04 | 2019-07-04 | 에스케이하이닉스 주식회사 | 레이턴시 제어 회로 및 그를 포함하는 반도체 장치 |
KR20140026180A (ko) * | 2012-08-24 | 2014-03-05 | 에스케이하이닉스 주식회사 | 온 다이 터미네이션 회로 |
-
2012
- 2012-06-27 KR KR1020120069155A patent/KR101950319B1/ko active IP Right Grant
- 2012-12-11 US US13/710,834 patent/US9118312B2/en active Active
-
2013
- 2013-02-07 CN CN201310049408.3A patent/CN103516348B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1941197A (zh) * | 2005-09-29 | 2007-04-04 | 海力士半导体有限公司 | 用于控制内部中断电阻的装置 |
CN100561589C (zh) * | 2005-10-21 | 2009-11-18 | 尔必达存储器股份有限公司 | 具有片内终止功能的半导体存储器芯片 |
US7786752B2 (en) * | 2006-12-04 | 2010-08-31 | Samsung Electronics Co., Ltd. | Memory systems, on-die termination (ODT) circuits, and method of ODT control |
CN101425325A (zh) * | 2007-11-02 | 2009-05-06 | 海力士半导体有限公司 | 用于控制终端阻抗的电路和方法 |
US20110058442A1 (en) * | 2009-09-10 | 2011-03-10 | Elpida Memory, Inc. | Semiconductor device having ODT function and data processing system including the same |
Also Published As
Publication number | Publication date |
---|---|
KR20140000999A (ko) | 2014-01-06 |
US20140002129A1 (en) | 2014-01-02 |
US9118312B2 (en) | 2015-08-25 |
CN103516348B (zh) | 2017-09-15 |
KR101950319B1 (ko) | 2019-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9449665B1 (en) | Semiconductor systems and semiconductor devices | |
TWI665683B (zh) | 在半導體記憶體中提供內部記憶體命令及控制信號之裝置及方法 | |
US9858972B1 (en) | Semiconductor devices | |
US10698848B2 (en) | System and interface circuit for driving data transmission line to termination voltage | |
EP3249542A1 (en) | Memory module, memory controller and associated control method for read training technique | |
JP2008198356A (ja) | プリアンブル機能を有する半導体メモリ装置 | |
US10133284B2 (en) | Circuits for setting reference voltages and semiconductor devices including the same | |
KR101138832B1 (ko) | 반도체 메모리 장치 및 그 동작방법 | |
CN110718248A (zh) | 半导体器件 | |
EP3625799A1 (en) | Command address input buffer bias current reduction | |
US10026461B2 (en) | Semiconductor devices and semiconductor systems including the same | |
CN103516348A (zh) | 片上端接电路 | |
US9997222B1 (en) | Semiconductor devices | |
KR20120080360A (ko) | 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 | |
CN110970068B (zh) | 半导体器件 | |
US9099992B2 (en) | Semiconductor devices | |
US10762933B2 (en) | Semiconductor device | |
US20090097333A1 (en) | Semiconductor memory device with internal voltage generating circuit and method for operating the same | |
KR102515459B1 (ko) | 전송 회로, 이를 포함하는 반도체 장치 및 시스템 | |
US8896342B2 (en) | Integrated circuit and operation method thereof | |
KR100583101B1 (ko) | 반도체 메모리 장치의 출력 제어 회로 | |
JP2008310894A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |