CN100520667C - 具有漏电流补偿电路的半导体器件 - Google Patents

具有漏电流补偿电路的半导体器件 Download PDF

Info

Publication number
CN100520667C
CN100520667C CNB2005101181880A CN200510118188A CN100520667C CN 100520667 C CN100520667 C CN 100520667C CN B2005101181880 A CNB2005101181880 A CN B2005101181880A CN 200510118188 A CN200510118188 A CN 200510118188A CN 100520667 C CN100520667 C CN 100520667C
Authority
CN
China
Prior art keywords
current
circuit
grid
voltage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101181880A
Other languages
English (en)
Other versions
CN1790217A (zh
Inventor
长谷川贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Publication of CN1790217A publication Critical patent/CN1790217A/zh
Application granted granted Critical
Publication of CN100520667C publication Critical patent/CN100520667C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种半导体器件，包括具有多个晶体管的电流镜电路；被构造为将恒定参考电流通过节点提供给该电流镜电路的电流源；以及被构造为将补偿电流提供给该节点的补偿电路，以补偿多个晶体管的至少一部分栅极漏电流。该补偿电路可以提供等于栅极漏电流的总和的补偿电流。

Description

具有漏电流补偿电路的半导体器件
技术领域
本发明涉及一种半导体器件。本发明特别涉及一种包括对栅极漏电流进行补偿的电路的半导体器件。
现有技术
在当今的信息技术社会中，计算机的存在是不可缺少的，并且需要计算机具有越来越高的性能。计算机的信息处理能力极大地受到安装到计算机中的半导体器件的性能的影响。为了提高计算机的性能，要求对半导体器件进行更高的集成，这种集成是通过减小构成半导体器件的MOS晶体管的大小来实现的。
当减小MOS晶体管的尺寸时，需要使栅绝缘膜更薄。结果，必须降低电源电压VDD以防止晶体管的击穿。在这种情况下，除非降低MOS晶体管的阈值电压，否则诸如高速工作等半导体器件的特性就会恶化。如果降低了阈值电压，则会提高性能，但是在晶体管的截止状态下从漏极流向源极的漏电流(截止漏电流)会增加。
而且，如果减小MOS晶体管的尺寸，MOS晶体管的栅极长度变得更短，以致出现短沟道效应，也就是，通过栅极场对沟道区的控制变弱，以致由于较小的栅极长度而降低阈值电压。已知有各种技术用于抑制这种短沟道效应。例如，可以增加沟道区和空穴区中的杂质浓度，但在源电极和衬底之间流动的带间隧道漏电流会增加。而且，在另一种技术中，可以增加栅极长度。然而，在该情况下，不能实现高速工作。在除了要求高速工作的电路部分之外的其它部分中，例如偏置电路，可以使用具有长栅极长度的晶体管。然而，在这种情况下，流经氧化膜的栅极漏电流会增加。因此，栅极漏电流进一步增加。结果，不能获得期望的偏置点。
从上面的描述中可以看出，强烈需要解决漏电流增加的问题。
一种用于补偿MOS晶体管的漏电流的技术已在日本未决公开专利公开(JP-A-Heisei 11—26694)中给出。在这种现有实例中，在半导体器件中提供一个补偿电路，以补偿漏电流。图1是示出在现有实例中公开的漏电流补偿电路的构造的电路图。如图1所示，该漏电流补偿电路包括NMOS晶体管101和用于补偿该NMOS晶体管101的漏电流的漏电补偿电路102。漏电补偿电路102包括NMOS晶体管103和电流镜电路104。现有漏电流补偿电路通过从电流镜电路输出的电流，来补偿反方向流经寄生二极管的漏电流。
如上所述，当栅绝缘膜的厚度较薄时流过栅极漏电流，以及在现有实例中公开的由寄生二极管引起的漏电流。作为栅绝缘膜的绝缘特性恶化的结果，由于隧道效应而流过栅极漏电流。因此，随着MOS晶体管的大小变得越来越小，认为栅极漏电流更加严重。这样，需要一种能够补偿栅极漏电流的技术。另外，要求补偿电路的电路规模较小。
发明内容
本发明的目的是提供一种补偿电路，其能够补偿栅极漏电流而不增加该补偿电路的规模并且不用构造复杂的电路。
在本发明的一个方面中，半导体器件包括：具有多个晶体管的电流镜电路；被构造为将恒定参考电流通过一节点提供给该电流镜电路的电流源；以及被构造为将补偿电流提供给该节点的补偿电路，以补偿多个晶体管的至少一部分栅极漏电流。
这里，补偿电路可以提供等于栅极漏电流的总和的补偿电流。
电流补偿电路可以包括补偿器件，其具有基本上等于多个晶体管的栅极面积的总和的面积的电极，并被构造为基于施加于补偿器件的电极的预定电压来产生补偿电流。在这种情况下，补偿器件可以包括：MOS晶体管，其具有作为该电极的栅极；以及互相连接并连接到该节点的源极和漏极。预定电压可以是电源电压。可替代的，电流补偿电路还可以包括电压调节电路，其包括串联连接的第一和第二电阻，并被构造为通过该第一和第二电阻从电源电压产生调节偏置电压，并将该调节偏置电压作为预定电压提供给补偿器件。
而且，该补偿电路可以包括：电流源电路；以及控制电路，其构造为基于电流源电路的输出电压和在参考节点处的参考电压对电流源电路进行控制，使得电流源电路将补偿电流提供给该节点。在这种情况下，补偿电路还可以包括：参考电压产生电路，其构造为将等于恒定参考电流的电流提供给该参考节点；以及MOS晶体管，其具有与该参考节点相连的漏极、与漏极连接的栅极和接地的源极。控制电路将电流源电路的输出电压与参考节点处的参考电压进行比较，并基于比较结果对电流源电路进行控制。
而且，补偿电路还可以包括激活控制电路，其构造为响应第一电压电平的第一信号来允许电流镜电路正常地工作，并且响应不同于第一电压电平的第二电压电平的第二信号来禁止电流镜电路工作。激活控制电路可以包括：被提供控制信号的反相器；第一晶体管，其设置在该节点和除了电流镜电路中的特定晶体管之外的多个晶体管的栅极之间，其中特定晶体管具有与该节点连接的漏极、与特定晶体管的漏极以及这些除了特定晶体管之外的多个晶体管的栅极相连的栅极、接地的源极；以及控制晶体管，其具有与反相器的输出端相连的栅极，与多个晶体管的栅极相连的漏极以及接地的源极。反相器可以响应第一信号来输出允许信号，以允许电流镜电路正常地工作，并响应第二信号来输出禁止信号，以禁止电流镜电路工作。
在本发明的另一方面中，通过如下方式实现抑制栅极漏电流的方法：将恒定参考电流从电流源经由一节点提供给多个晶体管的电流镜电路；并将补偿电流从补偿电路经由所述节点提供给所述电流镜电路，以补偿所述多个晶体管的至少一部分栅极漏电流。
这里，所述补偿电流优选地等于所述栅极漏电流的总和。
而且，还可以通过如下方式实现半导体器件：响应第一电压电平的第一信号来允许所述电流镜电路正常地工作；并响应不同于所述第一电压电平的第二电压电平的第二信号来禁止所述电流镜电路工作。
附图说明
图1是示出现有漏电流补偿电路的构造的电路图；
图2是示出根据本发明第一实施例的栅极漏电流补偿电路的构造的电路图；
图3是示出第一实施例的栅极漏电流补偿电路中的电流源的详细电路构造的电路图；
图4是示出第一实施例的栅极漏电流补偿电路中的补偿电路的详细电路构造的电路图；
图5是示出根据本发明第二实施例的栅极漏电流补偿电路中的补偿电路的详细电路构造的电路图；
图6是示出根据本发明第三实施例的栅极漏电流补偿电路中的补偿电路的构造的电路图；以及
图7是示出根据本发明第四实施例的栅极漏电流补偿电路中的补偿电路的详细电路构造的电路图。
具体实施方式
在下文中，将参照附图对本发明的具有补偿电路的半导体器件进行描述。
[第一实施例]
图2是示出根据本发明第一实施例的栅极漏电流补偿电路的构造的电路图。如图2所示，第一实施例中的栅极漏电流补偿电路包括补偿电路1、电流镜电路2以及电流源3。补偿电路1是产生补偿电流IC的电流产生电路，该补偿电流IC用于补偿电流镜电路2中产生的栅极漏电流。在该实施例中，将描述由电流镜电路来构造栅极漏电流补偿的目标电路的实例。值得注意的是，本发明可应用于栅极漏电被认为是严重问题的各种电路中。因此，栅极漏电流补偿目标电路是电流镜电路的事实不会限制本发明的漏电补偿目标电路的构造。另外，在下面要描述的第一实施例之后的其它实施例中，相同参考符号所表示的组件与第一实施例中的组件在构造上相同。因此，这些组件将不在第二和之后的实施例中重复地详细描述。
如图2所示，补偿电路1连接到电源线VDD以及电流镜电路2。补偿电路1基于电源线VDD提供的电源电压产生补偿电流IC，并将产生的补偿电流IC通过第一节点N1提供给电流镜电路2。后面将描述补偿电路1的详细电路构造。
电流镜电路2基于参考电流Iref产生多个恒定电流。如图2所示，电流镜电路2被构造为包括多个NMOS晶体管2-0至2-n(这里n是任意自然数)。在第一NMOS晶体管2-0中，栅极连接到漏极。其它的NMOS晶体管2-1至2-n的每个栅极都连接到第一NMOS晶体管2-0的栅极。各NMOS晶体管2-0至2-n的源极都接地。各NMOS晶体管2-0至2-n的栅-源电压彼此相等。因此，通过将NMOS晶体管2-0的栅极宽度W与其栅极长度L的比值(W/L)和其余的NMOS晶体管2-1至2-n的每个比值(W/L)的比值设置成预定比值，能够获得多个恒定电流，即流经NMOS晶体管2-0的恒定电流IB0以及与恒定电流IB0具有任意比值的恒定电流IB1至IBn。这些恒定电流IB1至IBn作为工作电流提供给逻辑电路。
在第一实施例中，假设恒定电流IB0与恒定电流IB1至IBn的每一个的比值为1:1。另外，图2中示出的恒定电流Ig0至Ign是流过各MOS晶体管2-0至2-n的栅极漏电流。
电流源3是参考电流产生电路，其产生提供给电流镜电路2的参考电流Iref。如图2所示，电流源3连接到电源线VDD，并产生不依赖于来自电源线VDD的电源电压的改变的参考电流Iref。后面将描述根据第一实施例的电流源3的详细电路构造。
图3是示出根据第一实施例的电流源3的详细电路构造的电路图。参考图3，电流源3被构造为包括PMOS晶体管31，该PMOS晶体管31具有连接到电源线VDD的源极。PMOS晶体管31的栅极连接到运算放大器33的输出端。如图3所示，从带隙参考电路32输出的参考电压提供给运算放大器33的非反相输入端。带隙参考电路32是作为具有非常小的温度依赖性并产生非常精确的恒定电压的参考电压源的电路。电流源3还包括PMOS晶体管P1，该PMOS晶体管P1具有连接到电源线VDD的源极、连接到运算放大器33的输出端的栅极以及连接到参考电阻器34一端和运算放大器33的反相输入端的漏极。参考电阻器34的另一端接地。运算放大器33以反相输入端的电压等于非反相输入端的电压的方式通过反馈操作来工作。因此，如果带隙参考电路32的输出电压是VBG并且参考电阻器的电阻为Rref，那么流过PMOS晶体管P1的电流就VBG/Rref。如果PMOS晶体管31与PMOS晶体管P1具有相同构造，那么从PMOS晶体管31的漏极将参考电流Iref＝VBG/Rref提供给第一节点N1。
图4是示出根据第一实施例的补偿电路1的详细电路构造的电路图。第一实施例中的补偿电路1被构造为包括作为补偿晶体管11的NMOS晶体管。如图4所示，补偿晶体管11的栅极连接到电源线VDD。补偿晶体管11的漏极和源极通过第二节点N2短路。由补偿晶体管11产生的补偿电流IC从第二节点N2输出并提供给第一节点N1。补偿晶体管11的栅绝缘膜的厚度等于电流镜电路2中的每个晶体管2-0至2-n的厚度，也就是为5至40埃。因此，通过将电源电压供给补偿晶体管11，使直流隧道电流流过补偿晶体管11的栅极。补偿晶体管11可以提供电流作为补偿电流IC。
优选地，由补偿电路1补偿的电流是电流镜电路2中的各MOS晶体管2-0至2-n的栅极漏电流Ig0至Ign的总和。然而，来自补偿电路1的电流至少是该总和的一部分。MOS晶体管的栅极漏电流是基于栅绝缘膜的厚度、电源电压和栅极面积((栅极长度L)×(栅极宽度W))来决定的。如果MOS晶体管2-0的栅极长度是L0并且其栅极宽度是W0，那么MOS晶体管2-0的栅极面积由(栅极长度L0)×(栅极宽度W0)来表示。同样地，MOS晶体管2-1至2-n的栅极面积分别由(栅极长度Ln)×(栅极宽度Wn)来表示(这里n是任意自然数)。如果补偿晶体管11的栅极长度是L11并且其栅极宽度是W11，那么补偿晶体管11的栅极面积由L11×W11来表示。
如上所述，电流镜电路2中的多个MOS晶体管2-0至2-n的栅极漏电流分别是基于MOS晶体管2-0至2-n的栅极面积来决定的。因此，为了补偿栅极漏电流，补偿电路1被构造为包括补偿晶体管11：其栅极面积(L11×W11)满足(L11×W11)＝(各MOS晶体管2-0至2-n的栅极面积的总和)的关系。
如果如图2所示，在MOS晶体管2-0的漏极和源极之间流过的电流是恒定电流IB0，那么当栅极漏电流Ig0至Ign流经各MOS晶体管2-0至2-n时的恒定电流IB0表示如下。
(恒定电流IB0)＝(参考电流Iref)—((第一栅极漏电流Ig0)+(栅极漏电流Ig1)+...+(栅极漏电流Ign))+(补偿电流IC)
                                              (1)
因此，通过如上所述的构造补偿晶体管11，补偿电流IC理想表示如下。
(补偿电流IC)＝(第一栅极漏电流Ig0)+(栅极漏电流Ig1)+...+(栅极漏电流Ign)                               (2)
如果满足等式(2)，则流经MOS晶体管2-0的恒定电流IB0满足(恒定电流IB0)＝(参考电流Iref)的关系。另外，流经各其余MOS晶体管2-1至2-n的恒定电流IB1至IBn满足如下关系。
(恒定电流IB1)＝(恒定电流IB0)＝(参考电流Iref)
(恒定电流IB2)＝(恒定电流IB1)＝(参考电流Iref)
(恒定电流IBn)＝(恒定电流IB0)＝(参考电流Iref)
从上面可知，通过将补偿电流IC提供给电流镜电路2，即使在栅极漏电流提供到电流镜电路2时，电流镜电路2也能够提供具有与参考电流Iref的精确比值的电流。
而且，为了更精确地补偿栅极漏电流，补偿晶体管11可以通过与电流镜电路2中的MOS晶体管2-0至2-n具有相同数目的并联连接的晶体管来构造，以具有与其相同的构造。这样，即使各MOS晶体管2-0至2-n的栅极漏电流Ig0至Ign互不相同，也可以更适当地补偿电流镜电路2的栅极漏电流。
在第一实施例中，补偿晶体管11是NMOS晶体管。然而，即使补偿晶体管11是PMOS晶体管，PMOS晶体管和NMOS晶体管之间也没有效果差别。如果补偿电路是形成在P型衬底上形成的N型阱中的MOS晶体管，对于补偿电路来说也是同样的。只要补偿晶体管11具有上述的栅极厚度和栅极面积，补偿电路就能在向补偿电路1的栅极施加预定电压时产生合适的补偿电流IC。因此，可以容易地将第一实施例修改为PMOS晶体管的电流镜电路。电源电压VDD可通过电阻和晶体管施加到补偿晶体管11的栅极。
[第二实施例]
图5是示出根据第二实施例的补偿电路1a的详细电路构造的电路图。参考图5，根据第二实施例的补偿电路1a被构造为包括连接到补偿晶体管11的栅极的电压调节电路12。如图5所示，电压调节电路12包括第一电阻器R1和第二电阻器R2。第一电阻器R1连接在第三节点N3和电源线VDD之间，而第二电阻器R2连接在第三节点N3和地线之间。通过电阻器R1和R2的电阻对电源电压进行分压而获得的电压被施加到补偿晶体管11的栅极。
补偿晶体管11的栅绝缘膜的厚度为5至40埃。补偿晶体管11产生的补偿电流IC包含作为主要部分的直接隧道电流。因此，补偿电流IC不会非常依赖于施加到补偿晶体管11的栅极的预定电压。这样，如第一实施例中所述，可以通过将电源电压施加到补偿晶体管11的栅极来产生补偿电流IC。
然而，尽管不是很大程度上，但补偿电流IC依赖于施加到补偿晶体管11的电压。考虑到这一点，通过将基本上与补偿电路1a不存在时第一节点N1和地之间的电位差相等的偏置电压，施加到补偿晶体管11的栅极和第二节点N2之间的电压差，可以更精确的补偿电流镜电路2的栅极漏电流。
如上所述，补偿晶体管11的栅绝缘膜的厚度为5至40埃。如果向具有薄的栅绝缘膜的MOS晶体管施加较高的电压偏置，则栅绝缘膜通常会被损坏。考虑这一点，通过允许电压调节电路12来调节施加到补偿晶体管11的电压，可以防止补偿晶体管11被损坏。
在这种情况下，如果构造第一电阻器R1和第二电阻器R2，使得电压调节电路12的第三节点N3和第二节点N2之间的电位差在电压电平上等于第一节点N1，则可以更精确地补偿电流镜电路2的栅极漏电流，同时防止破坏补偿晶体管11。
[第三实施例]
图6是示出根据第三实施例的补偿电路1b的详细电路构造的电路图。图6所示的补偿电路1b具有停止电流镜电路2产生恒定电流的功能。补偿电路可以应用到其它实施例。参考图6，补偿电路1b包括补偿晶体管11、反相器13和MOS晶体管14。从位于补偿电路1b中的SW端施加高电平或低电平偏置。这里假设补偿晶体管11和MOS晶体管14中的每个都是NMOS晶体管。当高电平偏置从SW端提供到补偿晶体管11时，补偿晶体管11导通。这时，从反相器13输出低电平偏置，以便使MOS晶体管14截止。结果，当从SW端提供高电平偏置时，MOS晶体管2-0和MOS晶体管2-1至2-n构成电流镜电路。
当向SW端提供低电平偏置时，补偿晶体管11截止。这时，从反相器13输出高电平偏置，以便使MOS晶体管14导通。如果MOS晶体管14导通，则MOS晶体管2-0至2-n的栅极被下拉至地电平，并且MOS晶体管2-0至2-n截止。结果，电流镜电路2被去激活。
也就是，包括诸如电流镜电路的电路的装置包含“掉电电路”，即用于去激活电流镜电路以便不再提供电流的电路。如图6所示，根据第三实施例的补偿电路1b具有掉电功能，即与掉电电路相似的操作功能。该补偿电路1b的补偿晶体管11由与第一或第二实施例中的MOS晶体管相同的晶体管构成。
通过将补偿电路1b构造成具有掉电功能，不必提供与补偿电路1b分开设置的掉电电路。因此，如果构造包括该补偿电路的半导体器件，则可以不额外增加电路面积地构造该半导体器件。
[第四实施例]
图7是示出根据第四实施例的补偿电路1c的详细电路构造的电路图。如图7所示，根据第四实施例的补偿电路1c包括参考电压产生单元5；PMOS晶体管，用于从其漏极将补偿电流IC提供给第一节点N1；以及运算放大器7。参考图7，参考电压产生单元5包括电流源51和通过第四节点N4与电流源51串联连接的NMOS晶体管52。NMOS晶体管52具有互相连接的栅极和漏极，并具有连接到地线的源极。具有与电流源3相同构造的电流源51将等于参考电流Iref的电流提供给NMOS晶体管52的漏极。NMOS晶体管52具有与第一NMOS晶体管2-0相同的构造。运算放大器7的非反相输入端连接到NMOS晶体管52的漏极，并且其反相输入端连接到PMOS晶体管6的漏极。PMOS晶体管6的栅极连接到运算放大器7的输出端，并且其源极连接到电源线VDD。
在第四实施例中，参考电压产生单元5的第四节点N4的电压比补偿电路1c不存在时的第一节点N1的电压高。原因如下。NMOS晶体管52的漏极电流等于参考电流Iref，并且MOS晶体管2-0的漏极电流比参考电流Iref小MOS晶体管2-1至2-n的栅极漏电流的总和，即Ig1+Ig2+...+Ign。运算放大器7以作为反相输入端上的电压的第一节点N1的电压等于作为非反相输入端上的电压的第四节点N4的电压的方式通过反馈操作来工作。因此，补偿电流IC(＝Ig1+Ig2+...+Ign)从PMOS晶体管6的漏极提供给第一节点N1。
根据第四实施例，运算放大器比较参考电流Iref流经第一节点N1时晶体管2-0的漏极电压与参考电流Iref流经NMOS晶体管52的漏极时的漏极电压。基于比较结果，可以控制提供给MOS晶体管2-0的漏极的补偿电流。在第四实施例中，NMOS晶体管52具有与MOS晶体管2-0相同的构造，并且来自电流源51的电流等于参考电流Iref。然而，本发明并不限制于此。从以上描述可以理解，按满足下面的关系构造的补偿电路可以相似地进行工作。
(电流源51的电流值)：(参考电流Iref)＝(NMOS晶体管52的W/L)：(第一MOS晶体管2-0的W/L)。
如上所述，根据本发明，能够提供如下补偿电路，其能够补偿栅极漏电流而不必增加补偿电路的规模并且不必构造复杂的电路。

Claims (12)

1.一种半导体器件，包括：
包含多个晶体管的电流镜电路；
电流源，其构造为通过一节点向所述电流镜电路提供恒定参考电流；以及
补偿电路，其构造为向所述节点提供补偿电流，以补偿所述多个晶体管的至少一部分栅极漏电流，
其中所述补偿电路包括：
MOS晶体管，其具有基本上等于所述多个晶体管的栅极面积的总和的面积的栅极，并构造为基于施加到所述MOS晶体管的栅极的预定电压来产生所述补偿电流。
2.根据权利要求1的半导体器件，其中所述补偿电路提供等于所述栅极漏电流的总和的所述补偿电流。
3.根据权利要求1的半导体器件，其中所述MOS晶体管还包括：
互相连接并连接到所述节点的源极和漏极。
4.根据权利要求1的半导体器件，其中所述预定电压是电源电压。
5.根据权利要求1的半导体器件，其中所述补偿电路还包括：
电压调节电路，其包括串联连接的第一和第二电阻，并构造为通过所述第一和第二电阻从电源电压产生调节偏置电压，并将所述调节偏置电压作为所述预定电压提供给所述MOS晶体管。
6.根据权利要求1的半导体器件，其中所述补偿电路包括：
电流源电路；以及
控制电路，其构造为基于所述电流源电路的输出电压和在参考节点处的参考电压对所述电流源电路进行控制，使得所述电流源电路将所述补偿电流提供给所述节点。
7.根据权利要求6的半导体器件，其中所述补偿电路还包括：
参考电压产生电路，其构造为将等于所述恒定参考电流的电流提供给所述参考节点；以及
MOS晶体管，其具有与所述参考节点相连的漏极、与所述漏极连接的栅极和接地的源极。
8.根据权利要求6的半导体器件，其中所述控制电路将所述电流源电路的输出电压与在所述参考节点处的参考电压进行比较，并基于比较结果对所述电流源电路进行控制。
9.一种半导体器件，包括：
包含多个晶体管的电流镜电路；
电流源，其构造为通过一节点向所述电流镜电路提供恒定参考电流；以及
补偿电路，其构造为向所述节点提供补偿电流，以补偿所述多个晶体管的至少一部分栅极漏电流，
其中所述补偿电路还包括：
激活控制电路，其构造为响应第一电压电平的第一信号来允许所述电流镜电路正常地工作，并且响应不同于所述第一电压电平的第二电压电平的第二信号来禁止所述电流镜电路工作，
其中所述激活控制电路包括：
反相器，一控制信号提供给该反相器；
补偿晶体管，其设置在所述节点和除了所述电流镜电路中的第一晶体管之外的所述多个晶体管的栅极之间，其中所述第一晶体管具有与所述节点连接的漏极、与所述第一晶体管的所述漏极和所述除了所述第一晶体管之外的所述多个晶体管的栅极相连的栅极、以及接地的源极；以及
控制晶体管，其具有与所述反相器的输出端相连的栅极，与所述多个晶体管的栅极相连的漏极以及接地的源极。
10.根据权利要求9的半导体器件，其中所述反相器响应第一信号来输出允许信号，以允许所述电流镜电路正常地工作，并响应第二信号来输出禁止信号，以禁止所述电流镜电路工作。
11.一种抑制栅极漏电流的方法，包括：
将恒定参考电流从电流源经由一节点提供给多个晶体管的电流镜电路；
将补偿电流从补偿电路经由所述节点提供给所述电流镜电路，以补偿所述多个晶体管的至少一部分栅极漏电流，
响应第一电压电平的第一信号来允许所述电流镜电路正常地工作；以及
响应不同于所述第一电压电平的第二电压电平的第二信号来禁止所述电流镜电路工作，
其中所述补偿电路包括MOS晶体管，该MOS晶体管具有基本上等于所述多个晶体管的栅极面积的总和的面积的栅极，并且基于所述MOS晶体管的栅极面积来决定所述补偿电流的值。
12.根据权利要求11的方法，其中所述补偿电流等于所述栅极漏电流的总和。
CNB2005101181880A 2004-11-11 2005-11-11 具有漏电流补偿电路的半导体器件 Expired - Fee Related CN100520667C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004328254A JP4544458B2 (ja) 2004-11-11 2004-11-11 半導体装置
JP2004328254 2004-11-11

Publications (2)

Publication Number Publication Date
CN1790217A CN1790217A (zh) 2006-06-21
CN100520667C true CN100520667C (zh) 2009-07-29

Family

ID=35589111

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101181880A Expired - Fee Related CN100520667C (zh) 2004-11-11 2005-11-11 具有漏电流补偿电路的半导体器件

Country Status (5)

Country Link
US (2) US7307470B2 (zh)
EP (2) EP1657615B1 (zh)
JP (1) JP4544458B2 (zh)
CN (1) CN100520667C (zh)
DE (1) DE602005005421T2 (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057256A (ja) * 2003-08-04 2005-03-03 Samsung Electronics Co Ltd 漏洩電流を利用した半導体検査装置および漏洩電流補償システム
JP2009525659A (ja) * 2006-01-31 2009-07-09 エヌエックスピー ビー ヴィ カレントミラー回路
US20070262808A1 (en) * 2006-05-15 2007-11-15 Riccardo Lavorerio Integrated Speedup Circuit
US8093952B2 (en) * 2006-12-29 2012-01-10 Broadcom Corporation Method and system for precise current matching in deep sub-micron technology
CN100458639C (zh) * 2007-03-20 2009-02-04 北京中星微电子有限公司 一种补偿mos器件栅极漏电流的装置及方法
JP4960808B2 (ja) * 2007-08-30 2012-06-27 セイコーインスツル株式会社 半導体温度センサ
CN101676828B (zh) * 2008-09-19 2012-01-11 智原科技股份有限公司 应用于低操作电压的参考电流产生电路
IT1391865B1 (it) * 2008-09-30 2012-01-27 St Microelectronics Rousset Circuito a specchio di corrente, in particolare per un dispositivo di memoria non-volatile
WO2011004457A1 (ja) * 2009-07-07 2011-01-13 富士通株式会社 定電流回路、および半導体集積回路
US7915951B1 (en) * 2009-11-02 2011-03-29 Nanya Technology Corp. Locally calibrated current source
US20110121888A1 (en) * 2009-11-23 2011-05-26 Dario Giotta Leakage current compensation
JP5555600B2 (ja) * 2010-10-19 2014-07-23 株式会社メガチップス カレントミラー回路
US8441381B2 (en) 2011-09-27 2013-05-14 Broadcom Corporation Gate leakage compensation in a current mirror
CN102496384B (zh) * 2011-12-28 2014-07-09 东南大学 一种噪声电流补偿电路
CN104040652B (zh) * 2012-01-06 2017-03-22 株式会社村田制作所 电子部件
US8803551B2 (en) * 2012-07-30 2014-08-12 Infineon Technologies Austria Ag Low supply voltage logic circuit
EP2779452B1 (en) * 2013-03-13 2018-08-15 Nxp B.V. Switchable current source circuit and method
CN104639153B (zh) * 2013-11-08 2017-10-20 中芯国际集成电路制造(上海)有限公司 一种具有栅偏压补偿的mos晶体管电路
US11269368B2 (en) * 2014-02-18 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Flipped gate voltage reference and method of using
JP6306894B2 (ja) * 2014-02-19 2018-04-04 株式会社メガチップス 電流補償回路
JP6371543B2 (ja) * 2014-03-14 2018-08-08 エイブリック株式会社 過熱保護回路及びボルテージレギュレータ
CN103986425A (zh) * 2014-04-30 2014-08-13 无锡中普微电子有限公司 基于射频直流反馈的功率放大器
CN104617948B (zh) * 2014-12-19 2018-01-02 中国电子科技集团公司第二十四研究所 有源幅相控制电路
CN104935343B (zh) * 2015-07-07 2017-10-24 中国电子科技集团公司第二十四研究所 针对运算放大器nmos输入管的电容补偿电路及模数转换器
CN108155901B (zh) * 2016-12-05 2023-11-24 中国工程物理研究院电子工程研究所 一种抗参数漂移反相器
GB201622029D0 (en) * 2016-12-22 2017-02-08 Nederlands Inst Voor Ecologie (Nioo-Knaw) See Scientia Terrae Vzw Nordic Semiconductor Asa Voltage sampling circuits
JP6805005B2 (ja) * 2017-01-30 2020-12-23 エイブリック株式会社 リーク電流補償回路及び半導体装置
CN109217831B (zh) * 2017-06-29 2022-05-10 爱思开海力士有限公司 具有分裂长度补偿方案的放大电路
TWI720305B (zh) * 2018-04-10 2021-03-01 智原科技股份有限公司 電壓產生電路
US10614860B1 (en) 2019-04-15 2020-04-07 Micron Technology, Inc. Systems for discharging leakage current over a range of process, voltage, temperature (PVT) conditions
CN111857218B (zh) * 2020-07-09 2021-06-18 吉林大学 一种二级低噪声大电流高分辨率数控电流源
EP3945681A1 (en) * 2020-07-30 2022-02-02 Socionext Inc. Leakage-current compensation
CN113054963A (zh) * 2021-03-29 2021-06-29 普源精电科技股份有限公司 开关电路、芯片和信号处理装置
CN113093852B (zh) * 2021-04-14 2022-11-01 北京芯愿景软件技术股份有限公司 一种漏电补偿电路
US11809206B2 (en) * 2021-08-26 2023-11-07 Texas Instruments Incorporated Methods and apparatus to implement compensation circuitry in an envelope detector
CN114640305B (zh) * 2022-05-12 2022-07-26 苏州云途半导体有限公司 一种电流补偿电路和方法
CN115275956B (zh) * 2022-06-22 2023-10-24 贵州振华风光半导体股份有限公司 匹配二极管保护单元的电流补偿电路及放大器电路
CN115857612B (zh) * 2023-03-02 2023-05-09 盈力半导体(上海)有限公司 带隙基准源及其低温漂控制方法、系统和芯片
CN116405015B (zh) * 2023-06-05 2023-08-18 上海灵动微电子股份有限公司 Mos电容的漏电流补偿电路、应用电路及集成电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5117130A (en) * 1990-06-01 1992-05-26 At&T Bell Laboratories Integrated circuits which compensate for local conditions
US5418751A (en) * 1993-09-29 1995-05-23 Texas Instruments Incorporated Variable frequency oscillator controlled EEPROM charge pump
US20040190351A1 (en) * 2003-03-24 2004-09-30 Kabushiki Kaisha Toshiba Leak immune semiconductor memory

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4216394A (en) * 1978-06-26 1980-08-05 Rca Corporation Leakage current compensation circuit
US4544878A (en) * 1983-10-04 1985-10-01 At&T Bell Laboratories Switched current mirror
US4613772A (en) * 1984-04-11 1986-09-23 Harris Corporation Current compensation for logic gates
JPS63274169A (ja) * 1987-05-04 1988-11-11 Rohm Co Ltd 半導体装置
US4769559A (en) * 1987-06-02 1988-09-06 Motorola, Inc. Switchable current source
JP2776034B2 (ja) * 1991-02-13 1998-07-16 日本電気株式会社 定電流回路
JPH0863247A (ja) * 1994-08-24 1996-03-08 Toyota Autom Loom Works Ltd 電流源回路
JP3225791B2 (ja) * 1995-06-14 2001-11-05 株式会社豊田中央研究所 リーク電流補償回路
JPH1126694A (ja) 1997-07-09 1999-01-29 Toyota Central Res & Dev Lab Inc リーク電流補償回路
JP2001042827A (ja) * 1999-08-03 2001-02-16 Pioneer Electronic Corp ディスプレイ装置及びディスプレイパネルの駆動回路
JP2002373942A (ja) * 2001-04-11 2002-12-26 Toshiba Corp 半導体集積回路
US6667650B2 (en) * 2002-03-27 2003-12-23 Texas Instruments Incorporated Current leakage compensation circuit and method
JP4091410B2 (ja) * 2002-12-05 2008-05-28 富士通株式会社 半導体集積回路
JP4282412B2 (ja) * 2003-09-02 2009-06-24 株式会社東芝 電流源回路
JP2006020098A (ja) * 2004-07-02 2006-01-19 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5117130A (en) * 1990-06-01 1992-05-26 At&T Bell Laboratories Integrated circuits which compensate for local conditions
US5418751A (en) * 1993-09-29 1995-05-23 Texas Instruments Incorporated Variable frequency oscillator controlled EEPROM charge pump
US20040190351A1 (en) * 2003-03-24 2004-09-30 Kabushiki Kaisha Toshiba Leak immune semiconductor memory

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A Bitline Leakage Compensation Scheme for Low-VoltageSRAMs. Ken'ichi Agawa, Hiroyuki Hara, Toshinari Takayanagi, andTadahiro kuroda.IEEE JOURNAL OF SOLID-STATE CIRCUITS,Vol.VOL.36 No.NO.5. 2001
A Bitline Leakage Compensation Scheme for Low-VoltageSRAMs. Ken'ichi Agawa, Hiroyuki Hara, Toshinari Takayanagi, andTadahiro kuroda.IEEE JOURNAL OF SOLID-STATE CIRCUITS,Vol.VOL.36 No.NO.5. 2001 *

Also Published As

Publication number Publication date
JP2006140299A (ja) 2006-06-01
EP1657615A2 (en) 2006-05-17
JP4544458B2 (ja) 2010-09-15
DE602005005421T2 (de) 2009-04-16
US7307470B2 (en) 2007-12-11
EP1852975A3 (en) 2008-05-28
EP1657615A3 (en) 2006-06-07
US20070285153A1 (en) 2007-12-13
US20060097774A1 (en) 2006-05-11
EP1657615B1 (en) 2008-03-19
EP1852975A2 (en) 2007-11-07
CN1790217A (zh) 2006-06-21
DE602005005421D1 (de) 2008-04-30

Similar Documents

Publication Publication Date Title
CN100520667C (zh) 具有漏电流补偿电路的半导体器件
JP5074542B2 (ja) 内部電圧発生回路
US7483247B2 (en) Multi-stack power supply clamp circuitry for electrostatic discharge protection
US8598941B2 (en) Hybrid impedance compensation in a buffer circuit
US7474145B2 (en) Constant current circuit
US7102336B2 (en) Voltage regulator circuit having short-circuit protection circuit
US7633330B2 (en) Reference voltage generation circuit
US7554313B1 (en) Apparatus and method for start-up circuit without a start-up resistor
CN100480942C (zh) 降低源极/漏极电压的电流驱动电路
US5793247A (en) Constant current source with reduced sensitivity to supply voltage and process variation
US8085006B2 (en) Shunt regulator
US7498869B2 (en) Voltage reference circuit for low voltage applications in an integrated circuit
KR20150039696A (ko) 전압 레귤레이터
US6229382B1 (en) MOS semiconductor integrated circuit having a current mirror
US5923212A (en) Bias generator for a low current divider
US20220317718A1 (en) Reference current source
US8970257B2 (en) Semiconductor device for offset compensation of reference current
JP2013054535A (ja) 定電圧発生回路
US7839206B2 (en) Design structure for low voltage applications in an integrated circuit
KR20000061319A (ko) 온도 보상 회로를 구비한 기준전류 발생회로
US11387825B2 (en) Overheat protection circuit and semiconductor device including the same
EP0731403A2 (en) Constant current source
KR19980028490A (ko) 기준전압 발생회로
JPH0659760A (ja) 定電圧源回路
JPS61112412A (ja) 半導体集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090729

Termination date: 20131111