JPH0863247A - 電流源回路 - Google Patents
電流源回路Info
- Publication number
- JPH0863247A JPH0863247A JP6199575A JP19957594A JPH0863247A JP H0863247 A JPH0863247 A JP H0863247A JP 6199575 A JP6199575 A JP 6199575A JP 19957594 A JP19957594 A JP 19957594A JP H0863247 A JPH0863247 A JP H0863247A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- mirror circuit
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 カレントミラー回路を用いた電流源回路にお
いて、参照電流に対して出力電流を安定させる。 【構成】 カレントミラー回路２１は、参照電流Ｉ0 に
基づいて互いに等しいｎ個の出力電流ＩOUT を出力す
る。トランジスタＴＤ1 は、トランジスタＴＣn のコレ
クタ電流（出力電流ＩOUT ）を、そのエミッタ電流とし
て受け取る。補償用カレントミラー回路２２は、電流比
がｎ：１の構成であり、トランジスタＴＤ1のベース電
流をｎ倍した電流を流す。補償用カレントミラー回路２
２は、カレントミラー回路２１と入力回路１１との間を
流れる電流から、上記トランジスタＴＤ1 のベース電流
をｎ倍した電流を引き抜く。
いて、参照電流に対して出力電流を安定させる。 【構成】 カレントミラー回路２１は、参照電流Ｉ0 に
基づいて互いに等しいｎ個の出力電流ＩOUT を出力す
る。トランジスタＴＤ1 は、トランジスタＴＣn のコレ
クタ電流（出力電流ＩOUT ）を、そのエミッタ電流とし
て受け取る。補償用カレントミラー回路２２は、電流比
がｎ：１の構成であり、トランジスタＴＤ1のベース電
流をｎ倍した電流を流す。補償用カレントミラー回路２
２は、カレントミラー回路２１と入力回路１１との間を
流れる電流から、上記トランジスタＴＤ1 のベース電流
をｎ倍した電流を引き抜く。
Description
【０００１】
【産業上の利用分野】本発明は、カレントミラー回路を
利用した電流源回路に係り、特にカレントミラー回路の
ベース電流補償機能を有する電流源回路に関する。
利用した電流源回路に係り、特にカレントミラー回路の
ベース電流補償機能を有する電流源回路に関する。
【０００２】
【従来の技術】直流電流源は、トランジスタのバイアス
回路や能動負荷などに広く用いられており、その一つと
してカレントミラー回路が知られている。カレントミラ
ー回路は、ある大きさの参照電流（リファレンス電流）
を流しておき、その参照電流に比例する出力電流を得る
回路である（参照電流＝出力電流として使用する場合が
多い）。また、カレントミラー回路は、１つの入力用ト
ランジスタに対して複数の出力用トランジスタを設け、
複数の直流電流を得ることもできる。以下、図５を参照
しながら、参照電流Ｉ0 からｎ個の出力電流ＩOUT を生
成するカレントミラー回路について説明する。
回路や能動負荷などに広く用いられており、その一つと
してカレントミラー回路が知られている。カレントミラ
ー回路は、ある大きさの参照電流（リファレンス電流）
を流しておき、その参照電流に比例する出力電流を得る
回路である（参照電流＝出力電流として使用する場合が
多い）。また、カレントミラー回路は、１つの入力用ト
ランジスタに対して複数の出力用トランジスタを設け、
複数の直流電流を得ることもできる。以下、図５を参照
しながら、参照電流Ｉ0 からｎ個の出力電流ＩOUT を生
成するカレントミラー回路について説明する。
【０００３】図５に示すように、入力回路１１は、定電
流源およびトランジスタＴＡ1 〜ＴＡ3 から構成される
ウィルソン型カレントミラー回路を有する。そして、入
力回路１１は、定電流源が発生させる参照電流Ｉ0 から
入力電流ＩINを生成する。ここで、入力電流ＩINは参照
電流Ｉ0 に等しい。
流源およびトランジスタＴＡ1 〜ＴＡ3 から構成される
ウィルソン型カレントミラー回路を有する。そして、入
力回路１１は、定電流源が発生させる参照電流Ｉ0 から
入力電流ＩINを生成する。ここで、入力電流ＩINは参照
電流Ｉ0 に等しい。
【０００４】カレントミラー回路１２は、トランジスタ
ＴＢ0 〜ＴＢn 及びＴＣ1 〜ＴＣnから構成されてい
る。これら各トランジスタは全てｐｎｐ型であり、等し
い電流増幅率βを有する。トランジスタＴＢ0 は入力用
トランジスタであり、そのコレクタが入力回路１１に接
続されている。トランジスタＴＢ1 〜ＴＢn 及びＴＣ1
〜ＴＣn は、それぞれ添字符号（１〜ｎ）が等しいトラ
ンジスタどうしを接続させて、ｎ個の出力用トランジス
タ回路を構成している。
ＴＢ0 〜ＴＢn 及びＴＣ1 〜ＴＣnから構成されてい
る。これら各トランジスタは全てｐｎｐ型であり、等し
い電流増幅率βを有する。トランジスタＴＢ0 は入力用
トランジスタであり、そのコレクタが入力回路１１に接
続されている。トランジスタＴＢ1 〜ＴＢn 及びＴＣ1
〜ＴＣn は、それぞれ添字符号（１〜ｎ）が等しいトラ
ンジスタどうしを接続させて、ｎ個の出力用トランジス
タ回路を構成している。
【０００５】トランジスタＴＢ0 〜ＴＢn にはそれぞれ
等しいコレクタ・エミッタ間電流が流れる。また、トラ
ンジスタＴＢ0 のコレクタ電流をＩC とすると、そのベ
ース電流はＩC ／βとなる。このベース電流ＩC ／βも
トランジスタＴＢ0 〜ＴＢnに対して共通である。した
がって、ｎ＋１個のトランジスタ（ＴＢ0 〜ＴＢn ）の
ベース電流（ＩC ／β）が、ｎ個のトランジスタ（ＴＣ
1 〜ＴＣn ）の各エミッタに流入するので、各トランジ
スタＴＣ1 〜ＴＣn のエミッタ電流ＩE は、数式(1) に
示す値となる。
等しいコレクタ・エミッタ間電流が流れる。また、トラ
ンジスタＴＢ0 のコレクタ電流をＩC とすると、そのベ
ース電流はＩC ／βとなる。このベース電流ＩC ／βも
トランジスタＴＢ0 〜ＴＢnに対して共通である。した
がって、ｎ＋１個のトランジスタ（ＴＢ0 〜ＴＢn ）の
ベース電流（ＩC ／β）が、ｎ個のトランジスタ（ＴＣ
1 〜ＴＣn ）の各エミッタに流入するので、各トランジ
スタＴＣ1 〜ＴＣn のエミッタ電流ＩE は、数式(1) に
示す値となる。
【０００６】
【数１】
【０００７】このとき、トランジスタＴＣ1 〜ＴＣn の
各ベース電流Ｉb の値は、その電流増幅率がβであるの
で、数式(2) に示す値となる。
各ベース電流Ｉb の値は、その電流増幅率がβであるの
で、数式(2) に示す値となる。
【０００８】
【数２】
【０００９】このベース電流Ｉb をｎ倍した値が、カレ
ントミラー回路１２内のｎ個の出力用トランジスタ回路
の全ベース電流ＩB であり、この電流ＩB も入力回路１
１を介して流れる（入力回路１１から供給される）。し
たがって、入力回路１１の入力電流ＩINは、トランジス
タＴＢ0 のコレクタ電流ＩC と上記ベース電流ＩB との
和であり、数式(3) として表すことができる。
ントミラー回路１２内のｎ個の出力用トランジスタ回路
の全ベース電流ＩB であり、この電流ＩB も入力回路１
１を介して流れる（入力回路１１から供給される）。し
たがって、入力回路１１の入力電流ＩINは、トランジス
タＴＢ0 のコレクタ電流ＩC と上記ベース電流ＩB との
和であり、数式(3) として表すことができる。
【００１０】
【数３】
【００１１】そして、トランジスタＴＣ1 〜ＴＣn の各
コレクタ電流が、カレントミラー回路１２の出力電流Ｉ
OUT であり、数式(4) に示す値となる。
コレクタ電流が、カレントミラー回路１２の出力電流Ｉ
OUT であり、数式(4) に示す値となる。
【００１２】
【数４】
【００１３】このようにして、入力回路１１で生成され
た参照電流Ｉ0 を基準として、ｎ個の出力電流ＩOUT が
生成される。このときの参照電流Ｉ0 と出力電流ＩOUT
との関係（カレントミラー回路１２の入出力電流比）
を、上記数式(1) 〜(4) を用いて算出すると、数式(5)
が得られる。
た参照電流Ｉ0 を基準として、ｎ個の出力電流ＩOUT が
生成される。このときの参照電流Ｉ0 と出力電流ＩOUT
との関係（カレントミラー回路１２の入出力電流比）
を、上記数式(1) 〜(4) を用いて算出すると、数式(5)
が得られる。
【００１４】
【数５】
【００１５】図５に示した回路構成において、ｎ＝５
（出力電流の数）、β＝１００（トランジスタＴＢ0 〜
ＴＢn およびＴＣ1 〜ＴＣn の電流増幅率）とすると、
上記数式(5) から、出力電流ＩOUT ／参照電流Ｉ0 ＝
０．９５４が得られる。
（出力電流の数）、β＝１００（トランジスタＴＢ0 〜
ＴＢn およびＴＣ1 〜ＴＣn の電流増幅率）とすると、
上記数式(5) から、出力電流ＩOUT ／参照電流Ｉ0 ＝
０．９５４が得られる。
【００１６】
【発明が解決しようとする課題】カレントミラー回路で
は、入力用トランジスタ回路（参照電流を流すためのト
ランジスタＴＢ0 ）と出力用トランジスタ回路とが互い
にベースを共通とするように接続されているので、出力
用トランジスタ回路を駆動するためのベース電流が、入
力用トランジスタ回路を流れる電流に影響を与える。カ
レントミラー回路１２では、数式(3) で表されるよう
に、基準となる参照電流Ｉ0 （入力電流ＩIN）と実際に
トランジスタＴＢ0 を流れる電流ＩC との間で、出力用
トランジスタ回路のベース電流ＩB だけ差異が生じてい
る。一方、カレントミラー回路は、入力用トランジスタ
回路を流れる電流に比例した出力電流を出力するので、
参照電流Ｉ0 とトランジスタＴＢ0 を流れる電流ＩC と
の間の差異がベース電流ＩB であると、参照電流Ｉ0 と
出力電流ＩOUT との関係（カレントミラー回路１２の入
出力電流比）がそのベース電流ＩB に依存してしまう。
は、入力用トランジスタ回路（参照電流を流すためのト
ランジスタＴＢ0 ）と出力用トランジスタ回路とが互い
にベースを共通とするように接続されているので、出力
用トランジスタ回路を駆動するためのベース電流が、入
力用トランジスタ回路を流れる電流に影響を与える。カ
レントミラー回路１２では、数式(3) で表されるよう
に、基準となる参照電流Ｉ0 （入力電流ＩIN）と実際に
トランジスタＴＢ0 を流れる電流ＩC との間で、出力用
トランジスタ回路のベース電流ＩB だけ差異が生じてい
る。一方、カレントミラー回路は、入力用トランジスタ
回路を流れる電流に比例した出力電流を出力するので、
参照電流Ｉ0 とトランジスタＴＢ0 を流れる電流ＩC と
の間の差異がベース電流ＩB であると、参照電流Ｉ0 と
出力電流ＩOUT との関係（カレントミラー回路１２の入
出力電流比）がそのベース電流ＩB に依存してしまう。
【００１７】ところが、ベース電流ＩB （＝ｎ・Ｉb ）
は、数式(2) で表されるように、トランジスタＴＢ0 〜
ＴＢn 及びＴＣ1 〜ＴＣn の電流増幅率βに依存する。
そして、電流増幅率βの値は、同一製造ロット内では均
一になるものの、製造ロット間のばらつきの影響を受け
ることがあり、製造ロット毎に異なる値となってしまう
場合がある。
は、数式(2) で表されるように、トランジスタＴＢ0 〜
ＴＢn 及びＴＣ1 〜ＴＣn の電流増幅率βに依存する。
そして、電流増幅率βの値は、同一製造ロット内では均
一になるものの、製造ロット間のばらつきの影響を受け
ることがあり、製造ロット毎に異なる値となってしまう
場合がある。
【００１８】従って、電流増幅率βの値がばらつくと、
入力電流ＩINの値を一定とすると、電流ＩC の値がばら
つき、結果として参照電流Ｉ0 と出力電流ＩOUT との比
率が変動してしまう。例えば、ｎ＝５、β＝４０とする
と、出力電流ＩOUT ／参照電流Ｉ0 ＝０．８９３とな
り、ｎ＝５、β＝２０とすると、その比率は０．８０６
となってしまう。すなわち、電流増幅率βを４０として
回路設計をした場合、電流増幅率βが２０に変動したと
すると、出力電流は約１０パーセントも変動してしまう
ことになる。
入力電流ＩINの値を一定とすると、電流ＩC の値がばら
つき、結果として参照電流Ｉ0 と出力電流ＩOUT との比
率が変動してしまう。例えば、ｎ＝５、β＝４０とする
と、出力電流ＩOUT ／参照電流Ｉ0 ＝０．８９３とな
り、ｎ＝５、β＝２０とすると、その比率は０．８０６
となってしまう。すなわち、電流増幅率βを４０として
回路設計をした場合、電流増幅率βが２０に変動したと
すると、出力電流は約１０パーセントも変動してしまう
ことになる。
【００１９】このように、電流増幅率βの値がばらつく
ことによって、参照電流Ｉ0 と出力電流ＩOUT との比率
が変動してしまうと、所定の参照電流Ｉ0 に対して等し
い出力電流ＩOUT を生成することができなくなってしま
う。換言すれば、上述のようなカレントミラー回路を電
流源回路として利用する場合には、製造ロット毎に煩雑
な調整が必要になってしまう。
ことによって、参照電流Ｉ0 と出力電流ＩOUT との比率
が変動してしまうと、所定の参照電流Ｉ0 に対して等し
い出力電流ＩOUT を生成することができなくなってしま
う。換言すれば、上述のようなカレントミラー回路を電
流源回路として利用する場合には、製造ロット毎に煩雑
な調整が必要になってしまう。
【００２０】本発明は、上記課題を解決するものであ
り、カレントミラー回路の参照電流と出力電流との関係
のばらつきを小さくした電流源回路を実現することを目
的とする。
り、カレントミラー回路の参照電流と出力電流との関係
のばらつきを小さくした電流源回路を実現することを目
的とする。
【００２１】
【課題を解決するための手段】本発明の電流源回路は、
図１に示す各手段から構成される。電流供給手段１は、
参照電流を供給する。カレントミラー回路２は、電流供
給手段１から供給された参照電流に基づいてｎ個の出力
電流を生成する。ここで、各出力電流は、互いに独立な
値とすることができる。電流補償手段３は、上記ｎ個の
出力電流のうちの少なくともひとつの電流値に基づいて
カレントミラー回路２のベース電流を生成し、その生成
したベース電流を用いて電流供給手段１からカレントミ
ラー回路２へ供給される参照電流を補正する。
図１に示す各手段から構成される。電流供給手段１は、
参照電流を供給する。カレントミラー回路２は、電流供
給手段１から供給された参照電流に基づいてｎ個の出力
電流を生成する。ここで、各出力電流は、互いに独立な
値とすることができる。電流補償手段３は、上記ｎ個の
出力電流のうちの少なくともひとつの電流値に基づいて
カレントミラー回路２のベース電流を生成し、その生成
したベース電流を用いて電流供給手段１からカレントミ
ラー回路２へ供給される参照電流を補正する。
【００２２】カレントミラー回路２がそれぞれ等しい特
性を有するｎ個の出力用トランジスタ回路を有する構成
である場合、電流補償手段３は、ベース電流生成部４お
よび補償電流供給部５とを有する。ベース電流生成部４
は、上記ｎ個の出力用トランジスタ回路のうちのひとつ
の出力電流を監視しその電流値に基づいて該出力用トラ
ンジスタ回路のベース電流を生成する。補償電流供給部
５は、ベース電流生成部４によって生成されたベース電
流をｎ倍し、そのｎ倍した電流をカレントミラー回路２
に供給する。
性を有するｎ個の出力用トランジスタ回路を有する構成
である場合、電流補償手段３は、ベース電流生成部４お
よび補償電流供給部５とを有する。ベース電流生成部４
は、上記ｎ個の出力用トランジスタ回路のうちのひとつ
の出力電流を監視しその電流値に基づいて該出力用トラ
ンジスタ回路のベース電流を生成する。補償電流供給部
５は、ベース電流生成部４によって生成されたベース電
流をｎ倍し、そのｎ倍した電流をカレントミラー回路２
に供給する。
【００２３】このとき、補償電流供給部５を、電流比が
１：ｎで動作するカレントミラー回路で構成するように
してもよい。
１：ｎで動作するカレントミラー回路で構成するように
してもよい。
【００２４】
【作用】本発明の電流源回路においては、電流補償手段
３が、カレントミラー回路２のｎ個の出力電流のうちの
少なくとも１つの出力電流に基づいてカレントミラー回
路２の出力用トランジスタ回路のベース電流に相当する
補償電流を生成する。そして、その生成した補償電流を
用いて、電流供給手段１からカレントミラー回路２へ供
給される参照電流を補償し、参照電流に対する上記ベー
ス電流の影響を除去する。
３が、カレントミラー回路２のｎ個の出力電流のうちの
少なくとも１つの出力電流に基づいてカレントミラー回
路２の出力用トランジスタ回路のベース電流に相当する
補償電流を生成する。そして、その生成した補償電流を
用いて、電流供給手段１からカレントミラー回路２へ供
給される参照電流を補償し、参照電流に対する上記ベー
ス電流の影響を除去する。
【００２５】上記ベース電流は、カレントミラー回路２
を構成するトランジスタ回路の電流増幅率に依存するの
で、電流供給手段１からカレントミラー回路２へ供給さ
れる参照電流から上記ベース電流の影響を除去すると、
カレントミラー回路２を構成するトランジスタ回路の電
流増幅率のばらつきに対して、参照電流と出力電流との
関係が安定する。
を構成するトランジスタ回路の電流増幅率に依存するの
で、電流供給手段１からカレントミラー回路２へ供給さ
れる参照電流から上記ベース電流の影響を除去すると、
カレントミラー回路２を構成するトランジスタ回路の電
流増幅率のばらつきに対して、参照電流と出力電流との
関係が安定する。
【００２６】カレントミラー回路２内に設けられるｎ個
の出力用トランジスタ回路の特性が互いに等しい場合に
は、上記ｎ個の出力用トランジスタ回路のうちのひとつ
の出力電流からその出力用トランジスタ回路のベース電
流を生成し、その生成したベース電流をｎ倍することに
よって、カレントミラー回路２全体のベース電流を生成
することができる。
の出力用トランジスタ回路の特性が互いに等しい場合に
は、上記ｎ個の出力用トランジスタ回路のうちのひとつ
の出力電流からその出力用トランジスタ回路のベース電
流を生成し、その生成したベース電流をｎ倍することに
よって、カレントミラー回路２全体のベース電流を生成
することができる。
【００２７】補償電流供給部５をカレントミラー回路で
構成すれば、その電流比（１：ｎ）の精度が高くなる。
構成すれば、その電流比（１：ｎ）の精度が高くなる。
【００２８】
【実施例】以下、図面を参照しながら、本発明の実施例
について説明する。図２は、本発明の電流源回路の一実
施例の回路図である。図２において、図５で用いた符号
と同一の符号を付してあるものは、同じものを示す。
について説明する。図２は、本発明の電流源回路の一実
施例の回路図である。図２において、図５で用いた符号
と同一の符号を付してあるものは、同じものを示す。
【００２９】図２において、入力回路１１は、図５に示
した構成と同じである。この実施例では、入力回路１１
としてウィルソン型カレントミラー回路を用いている
が、参照電流Ｉ0 （入力電流ＩIN）を生成する回路であ
ればこれに限定されない。例えば、電源電圧ＶCCが一定
であるとすると、所定の抵抗値を有する抵抗器で置き換
えることも可能である。
した構成と同じである。この実施例では、入力回路１１
としてウィルソン型カレントミラー回路を用いている
が、参照電流Ｉ0 （入力電流ＩIN）を生成する回路であ
ればこれに限定されない。例えば、電源電圧ＶCCが一定
であるとすると、所定の抵抗値を有する抵抗器で置き換
えることも可能である。
【００３０】カレントミラー回路２１は、図５に示した
カレントミラー回路１２と同じ構成であるが、カレント
ミラー回路２１ではトランジスタＴＢn およびＴＣn を
電流監視用トランジスタ回路として用い、負荷などに電
流を供給する出力数はｎ−１個となっている。トランジ
スタＴＢ0 〜ＴＢn 及びＴＣ1 〜ＴＣn は同一工程で等
しい形状に形成されており、等しい電流増幅率βを有
し、互いに同じ大きさの電流を流す。
カレントミラー回路１２と同じ構成であるが、カレント
ミラー回路２１ではトランジスタＴＢn およびＴＣn を
電流監視用トランジスタ回路として用い、負荷などに電
流を供給する出力数はｎ−１個となっている。トランジ
スタＴＢ0 〜ＴＢn 及びＴＣ1 〜ＴＣn は同一工程で等
しい形状に形成されており、等しい電流増幅率βを有
し、互いに同じ大きさの電流を流す。
【００３１】トランジスタＴＤ1 は、トランジスタＴＢ
0 〜ＴＢn 及びＴＣ1 〜ＴＣn と同一工程で形成される
ｐｎｐ型トランジスタである。一般に、同一工程で形成
したトランジスタは、その特性が互いに等しくなる。ト
ランジスタＴＤ1 のエミッタはトランジスタＴＣn のコ
レクタに接続され、そのコレクタは接地されている。ま
た、トランジスタＴＤ1 のベースは、補償用カレントミ
ラー回路２２に接続されている。
0 〜ＴＢn 及びＴＣ1 〜ＴＣn と同一工程で形成される
ｐｎｐ型トランジスタである。一般に、同一工程で形成
したトランジスタは、その特性が互いに等しくなる。ト
ランジスタＴＤ1 のエミッタはトランジスタＴＣn のコ
レクタに接続され、そのコレクタは接地されている。ま
た、トランジスタＴＤ1 のベースは、補償用カレントミ
ラー回路２２に接続されている。
【００３２】補償用カレントミラー回路２２は、トラン
ジスタＴＥ1 〜ＴＥ3 からなるウィルソン型カレントミ
ラー回路である。トランジスタＴＥ1 は、アーリー効果
を低下させるために設けたｎｐｎ型トランジスタであ
る。トランジスタＴＥ2 およびＴＥ3 は、互いに対応す
る電流を流す１組のｎｐｎ型トランジスタである。トラ
ンジスタＴＥ1 およびＴＥ2 は、エミッタ接合面積が等
しく、また、トランジスタＴＥ2 （＝ＴＥ1 ）およびＴ
Ｅ3 は、それぞれのエミッタ接合面積の比率をｎ：１に
形成してある。さらに、トランジスタＴＥ1 のコレクタ
を、トランジスタＴＢ0 のコレクタに接続している。
（図２においては、後述の説明のために、トランジスタ
ＴＥ1 のコレクタを、入力回路１１とカレントミラー回
路２１とを接続するライン上の点Ａに電気的に接続して
いる） 次に、上記構成の電流源回路の動作を説明する。カレン
トミラー回路２１内の各部の電流の流れは、図５に示す
カレントミラー回路１２について説明した通りである。
ジスタＴＥ1 〜ＴＥ3 からなるウィルソン型カレントミ
ラー回路である。トランジスタＴＥ1 は、アーリー効果
を低下させるために設けたｎｐｎ型トランジスタであ
る。トランジスタＴＥ2 およびＴＥ3 は、互いに対応す
る電流を流す１組のｎｐｎ型トランジスタである。トラ
ンジスタＴＥ1 およびＴＥ2 は、エミッタ接合面積が等
しく、また、トランジスタＴＥ2 （＝ＴＥ1 ）およびＴ
Ｅ3 は、それぞれのエミッタ接合面積の比率をｎ：１に
形成してある。さらに、トランジスタＴＥ1 のコレクタ
を、トランジスタＴＢ0 のコレクタに接続している。
（図２においては、後述の説明のために、トランジスタ
ＴＥ1 のコレクタを、入力回路１１とカレントミラー回
路２１とを接続するライン上の点Ａに電気的に接続して
いる） 次に、上記構成の電流源回路の動作を説明する。カレン
トミラー回路２１内の各部の電流の流れは、図５に示す
カレントミラー回路１２について説明した通りである。
【００３３】カレントミラー回路２１は、参照電流Ｉ0
（入力電流ＩIN）に基づいて、トランジスタＴＣ1 〜Ｔ
Ｃn の各コレクタ電流をｎ個の出力電流ＩOUT として出
力する。ここで、トランジスタＴＢ1 〜ＴＢn 及びＴＣ
1 〜ＴＣn は互いに同じ特性で形成されているので、ｎ
個の出力電流ＩOUT はその電流値が互いに等しい。この
うち、トランジスタＴＣn のコレクタ電流（これも出力
電流ＩOUT に等しい）は、トランジスタＴＤ1 のエミッ
タに入力される。
（入力電流ＩIN）に基づいて、トランジスタＴＣ1 〜Ｔ
Ｃn の各コレクタ電流をｎ個の出力電流ＩOUT として出
力する。ここで、トランジスタＴＢ1 〜ＴＢn 及びＴＣ
1 〜ＴＣn は互いに同じ特性で形成されているので、ｎ
個の出力電流ＩOUT はその電流値が互いに等しい。この
うち、トランジスタＴＣn のコレクタ電流（これも出力
電流ＩOUT に等しい）は、トランジスタＴＤ1 のエミッ
タに入力される。
【００３４】トランジスタＴＤ1 は、その電流増幅率が
βであるので、トランジスタＴＤ1のベース電流Ｉ
bDは、数式(6) に示す値となる。
βであるので、トランジスタＴＤ1のベース電流Ｉ
bDは、数式(6) に示す値となる。
【００３５】
【数６】
【００３６】このトランジスタＴＤ1 のベース電流ＩbD
とトランジスタＴＣ1 〜ＴＣn の各ベース電流Ｉb とを
比較（数式(2) と(6) ）すると、電流増幅率βの値が１
に比べて十分大きいとした場合、電流ＩbDと電流Ｉb と
をほぼ等しいと見なすことができる。すなわち、トラン
ジスタＴＤ1 は、そのベース電流ＩbDとして、トランジ
スタＴＣ1 〜ＴＣn のうちのひとつのトランジスタのベ
ース電流Ｉb を生成していることになる。
とトランジスタＴＣ1 〜ＴＣn の各ベース電流Ｉb とを
比較（数式(2) と(6) ）すると、電流増幅率βの値が１
に比べて十分大きいとした場合、電流ＩbDと電流Ｉb と
をほぼ等しいと見なすことができる。すなわち、トラン
ジスタＴＤ1 は、そのベース電流ＩbDとして、トランジ
スタＴＣ1 〜ＴＣn のうちのひとつのトランジスタのベ
ース電流Ｉb を生成していることになる。
【００３７】補償用カレントミラー回路２２は、ｎ：１
のカレントミラー構成であるので、トランジスタＴＥ3
に電流ＩbDが流れると、トランジスタＴＥ2 にはそのｎ
倍の電流（ｎ・ＩbD）が流れる。そして、この電流ｎ・
ＩbDは、カレントミラー回路２１と入力回路１１との間
を流れる電流から引き抜かれる。（ここでは、図２に示
した各電流の流れる方向に対応させて「引き抜く」とい
う表現を用いたが、この電流引抜きは、補償用カレント
ミラー回路２２がトランジスタＴＢ0 に負の電流を供給
したことと同じである。）点Ａにおける電流の入出力関
係を数式(7) に示す。
のカレントミラー構成であるので、トランジスタＴＥ3
に電流ＩbDが流れると、トランジスタＴＥ2 にはそのｎ
倍の電流（ｎ・ＩbD）が流れる。そして、この電流ｎ・
ＩbDは、カレントミラー回路２１と入力回路１１との間
を流れる電流から引き抜かれる。（ここでは、図２に示
した各電流の流れる方向に対応させて「引き抜く」とい
う表現を用いたが、この電流引抜きは、補償用カレント
ミラー回路２２がトランジスタＴＢ0 に負の電流を供給
したことと同じである。）点Ａにおける電流の入出力関
係を数式(7) に示す。
【００３８】
【数７】
【００３９】上述したように、電流ＩbDと電流Ｉb とを
ほぼ等しいと見なすことができるので、それぞれの電流
をｎ倍した値、すなわち、トランジスタＴＥ2 を介して
流れる電流ｎ・ＩbDと、カレントミラー回路２１内のｎ
個の出力用トランジスタ回路の全ベース電流ＩB とをほ
ぼ等しいと見なすことができる。したがって、数式(7)
から、トランジスタＴＢ0 を流れる電流（ＩC ）と入力
電流ＩINとをほぼ等しいと見なすことができる。換言す
れば、補償用カレントミラー回路２２が流す電流ｎ・Ｉ
bDが、電流ＩB を補償することによって、入力回路１１
がトランジスタＴＢ0 に流そうとする参照電流Ｉ0 （入
力電流ＩIN）が、そのままトランジスタＴＢ0 に流れる
ようになる。
ほぼ等しいと見なすことができるので、それぞれの電流
をｎ倍した値、すなわち、トランジスタＴＥ2 を介して
流れる電流ｎ・ＩbDと、カレントミラー回路２１内のｎ
個の出力用トランジスタ回路の全ベース電流ＩB とをほ
ぼ等しいと見なすことができる。したがって、数式(7)
から、トランジスタＴＢ0 を流れる電流（ＩC ）と入力
電流ＩINとをほぼ等しいと見なすことができる。換言す
れば、補償用カレントミラー回路２２が流す電流ｎ・Ｉ
bDが、電流ＩB を補償することによって、入力回路１１
がトランジスタＴＢ0 に流そうとする参照電流Ｉ0 （入
力電流ＩIN）が、そのままトランジスタＴＢ0 に流れる
ようになる。
【００４０】カレントミラー回路２１では、トランジス
タＴＢ0 を流れる電流と各トランジスタＴＢ1 〜ＴＢn
を流れる電流とが一致するが、上述のように、トランジ
スタＴＢ0 を流れる電流から上記ベース電流ＩB を影響
を取り除き、トランジスタＴＢ0 に参照電流Ｉ0 が流れ
るようになると、出力電流ＩOUT は、ベース電流ＩBの
影響を受けることなく参照電流Ｉ0 に基づいた値とな
る。このように、出力電流ＩOUT が、ベース電流ＩB の
影響を受けることなく参照電流Ｉ0 に基づいた値となる
と、各トランジスタＴＢ1 〜ＴＢn 及びＴＣ1 〜ＴＣn
の電流増幅率βが変動した場合においても、参照電流Ｉ
0 と出力電流ＩOUT との関係はその変動に殆ど依存しな
くなる。したがって、例えば、製造ロット間のばらつき
によって電流増幅率βが変動した場合においても、参照
電流Ｉ0 と出力電流ＩOUT との比率は安定する。
タＴＢ0 を流れる電流と各トランジスタＴＢ1 〜ＴＢn
を流れる電流とが一致するが、上述のように、トランジ
スタＴＢ0 を流れる電流から上記ベース電流ＩB を影響
を取り除き、トランジスタＴＢ0 に参照電流Ｉ0 が流れ
るようになると、出力電流ＩOUT は、ベース電流ＩBの
影響を受けることなく参照電流Ｉ0 に基づいた値とな
る。このように、出力電流ＩOUT が、ベース電流ＩB の
影響を受けることなく参照電流Ｉ0 に基づいた値となる
と、各トランジスタＴＢ1 〜ＴＢn 及びＴＣ1 〜ＴＣn
の電流増幅率βが変動した場合においても、参照電流Ｉ
0 と出力電流ＩOUT との関係はその変動に殆ど依存しな
くなる。したがって、例えば、製造ロット間のばらつき
によって電流増幅率βが変動した場合においても、参照
電流Ｉ0 と出力電流ＩOUT との比率は安定する。
【００４１】ここで、上記構成の電流源回路において、
参照電流Ｉ0 と出力電流ＩOUT との関係（電流源回路の
入出力電流比）を計算する。参照電流Ｉ0 と出力電流Ｉ
OUTとの関係は、入力電流ＩIN＝参照電流Ｉ0 として、
数式(1),(2),(4),(6),(7) から、数式(8) で表される。
参照電流Ｉ0 と出力電流ＩOUT との関係（電流源回路の
入出力電流比）を計算する。参照電流Ｉ0 と出力電流Ｉ
OUTとの関係は、入力電流ＩIN＝参照電流Ｉ0 として、
数式(1),(2),(4),(6),(7) から、数式(8) で表される。
【００４２】
【数８】
【００４３】上記数式(8) において、ｎ＝５，β＝２０
とすると、出力電流ＩOUT ／参照電流Ｉ0 ＝０．９９７
５となる。また、ｎ＝５，β＝４０とした場合、その比
率は１．００１８となり、ｎ＝５，β＝１００とする
と、その比率は１．００１５となる。このように、トラ
ンジスタＴＢ1 〜ＴＢn 及びＴＣ1 〜ＴＣn の電流増幅
率βが変動した場合においても、所定の参照電流Ｉ0 に
対する出力電流ＩOUT の値は殆ど変わることがない。し
かも、上記比率はすべてほぼ１となっており、この電流
源回路の各出力電流ＩOUT として参照電流Ｉ0 と同じ電
流を取り出すことができる。
とすると、出力電流ＩOUT ／参照電流Ｉ0 ＝０．９９７
５となる。また、ｎ＝５，β＝４０とした場合、その比
率は１．００１８となり、ｎ＝５，β＝１００とする
と、その比率は１．００１５となる。このように、トラ
ンジスタＴＢ1 〜ＴＢn 及びＴＣ1 〜ＴＣn の電流増幅
率βが変動した場合においても、所定の参照電流Ｉ0 に
対する出力電流ＩOUT の値は殆ど変わることがない。し
かも、上記比率はすべてほぼ１となっており、この電流
源回路の各出力電流ＩOUT として参照電流Ｉ0 と同じ電
流を取り出すことができる。
【００４４】図２に示した電流源回路においては、カレ
ントミラー回路２１内の出力用トランジスタ回路を、そ
れぞれ２段構成としているが、例えば図３に示すよう
に、それぞれ１つのトランジスタで実現することもでき
る。
ントミラー回路２１内の出力用トランジスタ回路を、そ
れぞれ２段構成としているが、例えば図３に示すよう
に、それぞれ１つのトランジスタで実現することもでき
る。
【００４５】この場合、図３において、カレントミラー
回路２３内のｎ個の出力用トランジスタ回路を、それぞ
れトランジスタＴＢ1 〜ＴＢn のみで構成し、トランジ
スタＴＢn のコレクタ電流（出力電流ＩOUT ）をトラン
ジスタＴＤ1 のエミッタへ流す。トランジスタＴＤ
1 は、出力電流ＩOUT に基づいて、各トランジスタＴＢ
1〜ＴＢn のベース電流に相当する電流を補償用カレン
トミラー回路２２に流す。補償用カレントミラー回路２
２の動作は図２で説明した通りである。そして、トラン
ジスタＴＢ1 〜ＴＢn の全ベース電流ＩB に相当する電
流が補償用カレントミラー回路２２を介して引き抜かれ
る（供給される）。
回路２３内のｎ個の出力用トランジスタ回路を、それぞ
れトランジスタＴＢ1 〜ＴＢn のみで構成し、トランジ
スタＴＢn のコレクタ電流（出力電流ＩOUT ）をトラン
ジスタＴＤ1 のエミッタへ流す。トランジスタＴＤ
1 は、出力電流ＩOUT に基づいて、各トランジスタＴＢ
1〜ＴＢn のベース電流に相当する電流を補償用カレン
トミラー回路２２に流す。補償用カレントミラー回路２
２の動作は図２で説明した通りである。そして、トラン
ジスタＴＢ1 〜ＴＢn の全ベース電流ＩB に相当する電
流が補償用カレントミラー回路２２を介して引き抜かれ
る（供給される）。
【００４６】なお、図２または図３においては、トラン
ジスタＴＢ0 〜ＴＢn 、トランジスタＴＣ1 〜ＴＣn お
よびトランジスタＴＤ1 をｐｎｐ型トランジスタで構成
しているが、これらをｎｐｎ型トランジスタで構成した
場合でも、同様の作用によって電流増幅率のばらつきに
よる電流源回路の入出力電流比の変動が小さくなる。た
だし、一般に、ｐｎｐ型トランジスタは、ｎｐｎ型トラ
ンジスタと比べて電流増幅率が低いため、増幅率の変動
の影響を受けやすい。また、トランジスタに流れる電流
が増加したときに、ｐｎｐ型トランジスタのほうが高注
入領域に到達しやすく、そのことによって電流増幅率の
低下が起こりやすい。このように、ｐｎｐ型トランジス
タのほうが電流増幅率のばらつきが大きくなるので、本
発明の構成をｐｎｐ型トランジスタに適用したときのほ
うが、より効果的である。
ジスタＴＢ0 〜ＴＢn 、トランジスタＴＣ1 〜ＴＣn お
よびトランジスタＴＤ1 をｐｎｐ型トランジスタで構成
しているが、これらをｎｐｎ型トランジスタで構成した
場合でも、同様の作用によって電流増幅率のばらつきに
よる電流源回路の入出力電流比の変動が小さくなる。た
だし、一般に、ｐｎｐ型トランジスタは、ｎｐｎ型トラ
ンジスタと比べて電流増幅率が低いため、増幅率の変動
の影響を受けやすい。また、トランジスタに流れる電流
が増加したときに、ｐｎｐ型トランジスタのほうが高注
入領域に到達しやすく、そのことによって電流増幅率の
低下が起こりやすい。このように、ｐｎｐ型トランジス
タのほうが電流増幅率のばらつきが大きくなるので、本
発明の構成をｐｎｐ型トランジスタに適用したときのほ
うが、より効果的である。
【００４７】上記実施例では、カレントミラー回路２１
または２３を構成するｎ個の出力用トランジスタ回路の
特性を互いに等しい場合について説明したが、本発明は
このような構成に限定されるものではない。
または２３を構成するｎ個の出力用トランジスタ回路の
特性を互いに等しい場合について説明したが、本発明は
このような構成に限定されるものではない。
【００４８】図４は、複数の出力電流を互いに任意の割
合の電流値とした電流源回路の一例の回路ブロック図で
ある。同図において、カレントミラー回路３１は、入力
用トランジスタ回路であるトランジスタＴＦ0 及び出力
用トランジスタ回路であるトランジスタＴＦ1 〜ＴＦ4
を有する。トランジスタＴＦ0 〜ＴＦ4 は、同一工程で
形成され、等しい電流増幅率βを有する。また、トラン
ジスタＴＦ1 〜ＴＦ4は、そのエミッタ接合面積を３：
２：１：１の比率で形成している。従って、トランジス
タＴＦ0 に参照電流Ｉ0 を流すと、トランジスタＴＦ1
〜ＴＦ4 の各出力電流ＩOUT1〜ＩOUT4は、３：２：１：
１の比率の電流値となる。
合の電流値とした電流源回路の一例の回路ブロック図で
ある。同図において、カレントミラー回路３１は、入力
用トランジスタ回路であるトランジスタＴＦ0 及び出力
用トランジスタ回路であるトランジスタＴＦ1 〜ＴＦ4
を有する。トランジスタＴＦ0 〜ＴＦ4 は、同一工程で
形成され、等しい電流増幅率βを有する。また、トラン
ジスタＴＦ1 〜ＴＦ4は、そのエミッタ接合面積を３：
２：１：１の比率で形成している。従って、トランジス
タＴＦ0 に参照電流Ｉ0 を流すと、トランジスタＴＦ1
〜ＴＦ4 の各出力電流ＩOUT1〜ＩOUT4は、３：２：１：
１の比率の電流値となる。
【００４９】ベース電流生成回路３２は、トランジスタ
ＴＦ4 が出力する出力電流ＩOUT4に基づいてトランジス
タＴＦ4 のベース電流に相当する電流を生成する。補償
電流供給回路３３は、例えば７：１のカレントミラー回
路であり、ベース電流生成回路３２が生成した電流を７
倍することによって、トランジスタＴＦ1 〜ＴＦ4 の全
ベース電流に相当する電流を供給する。このようにし
て、複数の出力電流を互いに任意の割合の電流値とした
電流源回路においても、カレントミラー回路３１のベー
ス電流を補償することができる。
ＴＦ4 が出力する出力電流ＩOUT4に基づいてトランジス
タＴＦ4 のベース電流に相当する電流を生成する。補償
電流供給回路３３は、例えば７：１のカレントミラー回
路であり、ベース電流生成回路３２が生成した電流を７
倍することによって、トランジスタＴＦ1 〜ＴＦ4 の全
ベース電流に相当する電流を供給する。このようにし
て、複数の出力電流を互いに任意の割合の電流値とした
電流源回路においても、カレントミラー回路３１のベー
ス電流を補償することができる。
【００５０】また、上記実施例では、複数の出力電流の
うちの１つの電流に基づいてカレントミラー回路のベー
ス電流を生成しているが、２つ以上の出力電流に基づい
て生成してもよい。例えば、図４に示す構成において、
ベース電流生成回路３２が出力電流ＩOUT3およびＩOUT4
の電流和からトランジスタＴＦ3 およびＴＦ4 のベース
電流の和を生成し、補償電流供給回路３３がその生成さ
れた電流を３．５倍するようにしてもよい。
うちの１つの電流に基づいてカレントミラー回路のベー
ス電流を生成しているが、２つ以上の出力電流に基づい
て生成してもよい。例えば、図４に示す構成において、
ベース電流生成回路３２が出力電流ＩOUT3およびＩOUT4
の電流和からトランジスタＴＦ3 およびＴＦ4 のベース
電流の和を生成し、補償電流供給回路３３がその生成さ
れた電流を３．５倍するようにしてもよい。
【００５１】
【発明の効果】カレントミラー回路を利用した電流源回
路において、カレントミラー回路に入力される参照用の
電流について、カレントミラー回路の出力用トランジス
タ回路のベース電流を補償するので、カレントミラー回
路を構成する各トランジスタの特性にばらつきが生じた
場合においても、電流源回路の入力電流と出力電流との
比率の変動が小さくなり、特性の安定した電流源が実現
できる。
路において、カレントミラー回路に入力される参照用の
電流について、カレントミラー回路の出力用トランジス
タ回路のベース電流を補償するので、カレントミラー回
路を構成する各トランジスタの特性にばらつきが生じた
場合においても、電流源回路の入力電流と出力電流との
比率の変動が小さくなり、特性の安定した電流源が実現
できる。
【図１】本発明の機能を説明する原理図である。
【図２】本発明の電流源回路の一実施例の回路図であ
る。
る。
【図３】本発明の電流源回路の他の実施例の回路図であ
る。
る。
【図４】本発明の電流源回路のさらに他の実施例の回路
図である。
図である。
【図５】カレントミラー回路を利用した従来の電流源回
路の回路図である。
路の回路図である。
１ 電流供給手段 ２ カレントミラー回路 ３ 電流補償手段 ４ ベース電流生成部 ５ 補償電流供給部 １１ 入力回路 ２１ カレントミラー回路 ２２ 補償用カレントミラー回路 ２３ カレントミラー回路 ３１ カレントミラー回路 ３２ ベース電流生成回路 ３３ 補償電流供給回路
Claims (3)
- 【請求項１】 参照電流を供給する電流供給手段と、 上記電流供給手段から供給された参照電流に基づいて、
ｎ個の出力電流を生成するカレントミラー回路と、 上記ｎ個の出力電流のうちの少なくともひとつの電流値
に基づいて上記カレントミラー回路のベース電流を生成
し、該生成したベース電流を用いて上記電流供給手段か
ら上記カレントミラー回路へ供給される参照電流を補正
する電流補償手段と、 を有することを特徴とする電流源回路。 - 【請求項２】 上記カレントミラー回路は、それぞれ等
しい特性を有するｎ個の出力用トランジスタ回路を有
し、 上記電流補償手段は、 上記ｎ個の出力用トランジスタ回路のうちのひとつの出
力電流を監視し、その電流値に基づいて該出力用トラン
ジスタ回路のベース電流を生成するベース電流生成部
と、 該ベース電流生成部によって生成されたベース電流をｎ
倍し、そのｎ倍した電流を上記カレントミラー回路に供
給する補償電流供給部と、 を有することを特徴とする請求項１記載の電流源回路。 - 【請求項３】 上記補償電流供給部を、電流比が１：ｎ
で動作するカレントミラー回路で構成することを特徴と
する請求項２記載の電流源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6199575A JPH0863247A (ja) | 1994-08-24 | 1994-08-24 | 電流源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6199575A JPH0863247A (ja) | 1994-08-24 | 1994-08-24 | 電流源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0863247A true JPH0863247A (ja) | 1996-03-08 |
Family
ID=16410120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6199575A Pending JPH0863247A (ja) | 1994-08-24 | 1994-08-24 | 電流源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0863247A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1079548A (ja) * | 1996-07-12 | 1998-03-24 | Ricoh Co Ltd | 半導体レーザ制御装置 |
| JPH1079549A (ja) * | 1996-07-12 | 1998-03-24 | Ricoh Co Ltd | 半導体レーザ制御装置 |
| JP2000357928A (ja) * | 1999-06-17 | 2000-12-26 | Nec Corp | 多出力カレントミラー回路 |
| JP2001154748A (ja) * | 1999-09-14 | 2001-06-08 | Toshiba Microelectronics Corp | 定電流回路 |
| US6756951B1 (en) | 1999-08-03 | 2004-06-29 | Pioneer Corporation | Display apparatus and driving circuit of display panel |
| JP2006140299A (ja) * | 2004-11-11 | 2006-06-01 | Nec Electronics Corp | 半導体装置 |
| KR100902474B1 (ko) * | 2002-07-19 | 2009-06-11 | 매그나칩 반도체 유한회사 | 전류손실보상기능을 구비한 전류소오스회로 |
-
1994
- 1994-08-24 JP JP6199575A patent/JPH0863247A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1079548A (ja) * | 1996-07-12 | 1998-03-24 | Ricoh Co Ltd | 半導体レーザ制御装置 |
| JPH1079549A (ja) * | 1996-07-12 | 1998-03-24 | Ricoh Co Ltd | 半導体レーザ制御装置 |
| JP2000357928A (ja) * | 1999-06-17 | 2000-12-26 | Nec Corp | 多出力カレントミラー回路 |
| US6756951B1 (en) | 1999-08-03 | 2004-06-29 | Pioneer Corporation | Display apparatus and driving circuit of display panel |
| JP2001154748A (ja) * | 1999-09-14 | 2001-06-08 | Toshiba Microelectronics Corp | 定電流回路 |
| KR100902474B1 (ko) * | 2002-07-19 | 2009-06-11 | 매그나칩 반도체 유한회사 | 전류손실보상기능을 구비한 전류소오스회로 |
| JP2006140299A (ja) * | 2004-11-11 | 2006-06-01 | Nec Electronics Corp | 半導体装置 |
| JP4544458B2 (ja) * | 2004-11-11 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9864389B1 (en) | Temperature compensated reference voltage circuit | |
| EP0039178B1 (en) | Integrated circuit for generating a reference voltage | |
| JPH0863247A (ja) | 電流源回路 | |
| JPH08279737A (ja) | 電力トランジスタの保護回路および保護方法 | |
| JP4328391B2 (ja) | 電圧および電流基準回路 | |
| US20020014883A1 (en) | Current source with low supply voltage and with low voltage sensitivity | |
| JP2001134330A (ja) | 定電流回路 | |
| KR0128251B1 (ko) | 정전압 회로 | |
| US5592076A (en) | Base current supply circuit for multiple current sources | |
| KR20030011833A (ko) | 전력 소모가 적은 바이어스 회로를 갖는 ｆｔ 배율기 증폭기 | |
| US4280090A (en) | Temperature compensated bipolar reference voltage circuit | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| JP2793343B2 (ja) | バイアス回路 | |
| JPS5819083B2 (ja) | 定電流回路 | |
| JP2000134045A (ja) | 電圧・電流変換回路 | |
| JPS60117312A (ja) | 定電圧回路 | |
| JPS6333726B2 (ja) | ||
| JPH06112740A (ja) | カレントミラー回路 | |
| KR20000020853A (ko) | 온도 변화에 안정된 바이어스 전류 발생 회로 | |
| US20020196071A1 (en) | Current reference circuit for low supply voltages | |
| JPH04295910A (ja) | 基準電圧回路 | |
| JP2754824B2 (ja) | 定電圧回路 | |
| JPH07121256A (ja) | 電流ミラー回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| JP2528838Y2 (ja) | 直流電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030603 |