CN116405015B - Mos电容的漏电流补偿电路、应用电路及集成电路 - Google Patents

Mos电容的漏电流补偿电路、应用电路及集成电路 Download PDF

Info

Publication number
CN116405015B
CN116405015B CN202310650959.9A CN202310650959A CN116405015B CN 116405015 B CN116405015 B CN 116405015B CN 202310650959 A CN202310650959 A CN 202310650959A CN 116405015 B CN116405015 B CN 116405015B
Authority
CN
China
Prior art keywords
current
mos capacitor
leakage current
voltage
mirror
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310650959.9A
Other languages
English (en)
Other versions
CN116405015A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Mindmotion Microelectronics Co ltd
Original Assignee
Shanghai Mindmotion Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Mindmotion Microelectronics Co ltd filed Critical Shanghai Mindmotion Microelectronics Co ltd
Priority to CN202310650959.9A priority Critical patent/CN116405015B/zh
Publication of CN116405015A publication Critical patent/CN116405015A/zh
Application granted granted Critical
Publication of CN116405015B publication Critical patent/CN116405015B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Amplifiers (AREA)

Abstract

本申请涉及MOS电容的漏电流补偿电路、应用电路及集成电路。漏电流补偿电路的电压输入端连接至目标MOS电容，其电流输出端提供补偿电流；其差分放大器的输入端分别连接至电压输入端和一参考MOS电容的第一端、输入端和参考MOS电容的第一端构成反馈回路，使参考MOS电容的电压差跟踪目标MOS电容的电压差；其第一电流镜将参考MOS电容的漏电流放大后连接至电流输出端构成补偿电流；其第二电流镜为第一电流镜提供偏置电流，且该偏置电流可调。MOS电容的应用电路包括上述目标MOS电容和漏电流补偿电路；集成电路包括上述MOS电容的应用电路。本申请的电路可灵活设置，可为MOS电容提供快速的漏电流补偿。

Description

MOS电容的漏电流补偿电路、应用电路及集成电路
技术领域
本申请涉及MOS电容技术领域，尤其涉及一种MOS电容的漏电流补偿电路、应用电路及集成电路。
背景技术
在电路设计中，电容是最为常用的器件之一，而MOS电容是集成电路设计中很常用的一种器件。MOS电容器件根据其栅极可承受的电压，可分为高压MOS电容和低压MOS电容。相对于高压MOS电容，低压MOS电容的单位面积容值要高数倍，所以在电路中需要较大的电容值的电容时，比如100pF以上的电容时，一般会在低电压电源电路中采用低压MOS电容。MOS电容又可分为PMOS电容和NMOS电容，图1所示的第一NMOS管NM1和第一PMOS管PM1分别为简单连接直流电压信号的NMOS电容和PMOS电容。
但是在90nm以下的先进工艺中，低压MOS电容随着工艺端的缩小，栅极漏电流也相应地大幅增加，以至于在使用较大电容值的MOS电容的电路端会有uA级别的漏电流。PMOS电容漏电流的方向是由电源或高电压端漏到栅极，NMOS电容漏电流的方向是由栅极漏电到地或低电压端。
MOS电容的漏电流会影响其在电荷泵、锁相环等电路中的应用，造成这些电路的性能下降，因此需要对其进行补偿，以减少或消除对MOS电容应用电路的影响。
发明内容
针对现有技术存在的以上不足之处，本申请的目的在于提供一种可以对MOS电容的漏电流进行动态补偿的MOS电容的漏电流补偿电路，以及基于该漏电流补偿电路的MOS电容的应用电路及集成电路。
为了实现上述目的，本申请提供了以下技术方案。
一种MOS电容的漏电流补偿电路，包括：电压输入端，用于连接至两端具有第一电压差的目标MOS电容，使所述目标MOS电容的第一漏电流流至所述电压输入端；电流输出端，用于提供所述第一漏电流的补偿电流；参考MOS电容，设置为两端具有第二电压差，从而具有第二漏电流；差分放大器，其输入端分别连接至所述电压输入端和所述参考MOS电容的第一端；第一电流镜，其参考电流支路连接所述第一端，其镜像电流支路连接所述电流输出端；其中，所述差分放大器的输出端和所述第一端之间构成反馈回路，使所述第一端的电压跟踪所述电压输入端的电压，进而使所述第二电压差跟踪所述第一电压差；相对于所述电压输入端，所述补偿电流的方向和所述第一漏电流的方向相反。
在一些实施方式中，漏电流补偿电路还包括第二电流镜，其参考电流支路连接所述第一端，其镜像电流支路连接所述电流输出端，相对于所述第一端和所述电流输出端，所述第一电流镜的电流方向和所述第二电流镜的电流方向相反。
在一些实施方式中，漏电流补偿电路还包括第一偏置电压输入端，其连接至所述第二电流镜和所述差分放大器，用于为所述第二电流镜和所述差分放大器提供偏置电压；所述差分放大器的输出端为所述第一电流镜提供偏置电压。
在一些实施方式中，漏电流补偿电路还包括第一偏置电压输入端，其连接至所述第一电流镜和所述差分放大器，用于为所述第一电流镜和所述差分放大器提供偏置电压；所述差分放大器的输出端为所述第二电流镜提供偏置电压。
在一些实施方式中，所述第一电流镜和所述第二电流镜的电流比相同，所述第二电流镜的参考电流支路的电流大于所述第二漏电流的最大值。
在一些实施方式中，所述第一偏置电压输入端提供的电压用于关闭所述第二电流镜或调整所述第二电流镜的电流，所述第二电流镜的参考电流支路的电流最大值为所述第二漏电流的最大值的N倍，N为大于等于2的整数。
在一些实施方式中，漏电流补偿电路还包括第一使能输入端、第一开关管和第二开关管，所述第一使能输入端连接所述第一开关管和所述第二开关管，用于控制所述第一电流镜的参考电流支路和镜像电流支路均开启或均关闭。
在一些实施方式中，所述参考MOS电容的尺寸小于所述目标MOS电容的尺寸，所述第一电流镜的电流比等于所述目标MOS电容和所述参考MOS电容的尺寸比。
在一些实施方式中，所述参考MOS电容的尺寸大于所述目标MOS电容的尺寸，所述第一电流镜的电流比等于所述目标MOS电容和所述参考MOS电容的尺寸比。
本申请还提供了一种MOS电容的应用电路，包括第一MOS电容和前述的任一种MOS电容的漏电流补偿电路，所述第一MOS电容构成所述目标MOS电容；所述第一MOS电容的两端具有第一电压差，所述第一MOS电容的第一端连接至所述电压输入端和所述电流输出端，使所述第二电压差跟踪所述第一电压差。
本申请还涉及一种集成电路，包括前述的MOS电容的应用电路。
本申请的各个实施例具有以下技术效果中的至少一种：
1.针对需要补偿漏电流的目标MOS电容，用相同工艺的参考MOS电容对目标MOS电容的漏电流进行跟踪，产生补偿电流，并将补偿电流以相反方向连接至电压输入端；对于应用目标MOS电容的电路来说，目标MOS电容的漏电流得到补偿或得以消除；
2.通过第二电流镜的设置，使第一电流镜的偏置电流增大，从而使差分放大器的反馈回路带宽增加、参考MOS电容的第二电压差对目标MOS电容的第一电压差的跟踪速度更快；
3.差分放大器可通过第一电流镜或第二电流镜构成反馈回路，电路设置更加灵活；
4.通过可调的偏置电压将第二电流镜的电流设置为可调，可根据漏电流补偿电路的响应速度需求和功耗要求进行调节；
5.通过使能输入端的设置，可根据需要开闭漏电流补偿电路；
6.通过设置尺寸更大的参考MOS电容，可在未设置的第二电流镜时提高漏电流补偿电路的响应速度。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明的上述特性、技术特征、优点及其实现方式予以进一步说明。
图1是MOS电容漏电流示意图；
图2是用于PMOS电容的漏电流补偿电路100的工作原理示意图；
图3是图2中的漏电流补偿电路100的内部结构示意图；
图4是图2中的漏电流补偿电路100的一个实施例的电路图；
图5是图2中的漏电流补偿电路100的另一个实施例的电路图；
图6是图5实施例的一种改进电路；
图7是用于NMOS电容的漏电流补偿电路100的工作原理示意图；
图8是图7中的漏电流补偿电路100的内部结构示意图；
图9是图7中的漏电流补偿电路100的一个实施例的电路图；
附图标记说明：
10.目标MOS电容，100.漏电流补偿电路，101.电压输入端，102.电流输出端，103.第一偏置电压输入端，104.第一使能输入端，105.第二使能输入端，110.参考MOS电容，120.第一电流镜，130.差分放大器，140.第二电流镜；
电路图标记说明：
IL.漏电流，IL1.第一漏电流，IL2.第二漏电流，Iout.补偿电流，Iin.电压输入端实际漏电流，S1.第一电压信号，S2.第二电压信号，S3.第三电压信号，NM1.第一NMOS管，NM2.第二NMOS管，NM3.第三NMOS管，NM4.第四NMOS管，NM5.第五NMOS管，NM6.第六NMOS管，NM7.第七NMOS管，NM8.第八NMOS管，PM1.第一PMOS管，PM2.第二PMOS管，PM3.第三PMOS管，PM4.第四PMOS管，PM5.第五PMOS管，PM6.第六PMOS管，PM7.第七PMOS管，PM8.第八PMOS管，PM9.第九PMOS管，VDD.电源电压端，VSS.接地端，A1.第一差分放大器，A2.第二差分放大器，VPB.PMOS管偏置电压，VNB.NMOS管偏置电压，Vin.电压输入端电压，ENB.第一使能输入端电压，EN.第二使能输入端电压。
具体实施方式
为了更清楚地说明本申请的实施例或现有技术中的技术方案，下面将对照附图说明本申请的具体实施方式。下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中只示意性地表示出了与本申请相关的部分，它们并不代表其作为产品的实际结构。在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
如图1所示，集成电路中通常用MOS管构成MOS电容。例如，图1中的第一NMOS管NM1构成一个MOS电容，第一电压信号S1在其两端施加的电压差会使其产生漏电流IL；该漏电流IL和第一电压信号S1以及温度等因素相关，当第一NMOS管NM1用于电荷泵、锁相环、滤波器、压控振荡器等MOS电容应用电路时，该漏电流IL就会影响电路的整体性能。MOS电容的两端也可分别连接至不同的电压信号，如图1中的第一PMOS管PM1构成的MOS电容，其两端的电压差由第二电压信号S2和第三电压信号S3共同产生。为了补偿该漏电流IL，以下实施例提供了多种漏电流补偿电路100。
实施例一。如图2所示，本实施例为一种PMOS电容的漏电流补偿电路100，用于补偿第二PMOS管PM2构成的目标MOS电容10的漏电流。其中目标MOS电容10的两端均连接至MOS电容应用电路。虽然目标MOS电容10在具体的MOS电容应用电路里的设置可以各不相同，但本实施例用简单的连接方式说明本申请的技术构思，本领域技术人员可根据实际电路需要进行电路变形。目标MOS电容10的两端具有第一电压差，从而具有第一漏电流IL1；第一漏电流IL1和第一电压差、目标MOS电容10的参数以及温度等因素相关。
如图2所示，本实施例的漏电流补偿电路100具有电压输入端101、电流输出端102。电压输入端101用于连接至目标MOS电容10的第一端，即图中第二PMOS管PM2的栅极，使目标MOS电容10的第一漏电流IL1流至电压输入端101。电压输入端101既是漏电流补偿电路100的一个端口，也是连接目标MOS电容10的栅极、目标MOS电容10所在的MOS电容应用电路以及电流输出端102的一个节点。
电压输入端101必然也连接至目标MOS电容10所在的MOS电容应用电路，此时电压输入端电压Vin即目标MOS电容10的栅极电压。电流输出端102用于向电压输入端101提供补偿电流Iout。在未连接漏电流补偿电路100时，第一漏电流IL1流向其所在的MOS电容应用电路，从而影响MOS电容应用电路的性能。为了补偿第一漏电流IL1，相对于电压输入端101构成的节点，补偿电流Iout的方向和第一漏电流IL1的方向相反。此处的相反指的是，第一漏电流IL1流向电压输入端101构成的节点时，补偿电流Iout则从该节点流出。而如图7所示，当目标MOS电容10为NMOS管时，则是第一漏电流IL1从电压输入端101构成的节点流出，补偿电流Iout流向该节点。
两种情况下，补偿电流Iout均可设置为小于等于第一漏电流IL1；此时从目标MOS电容10所在的MOS电容应用电路的角度看，电压输入端实际漏电流Iin为第一漏电流IL1和补偿电流Iout之间的差值。当补偿电流Iout小于第一漏电流IL1时，漏电流补偿电路100可减少电压输入端实际漏电流Iin；理想地，当补偿电流Iout等于第一漏电流IL1时，则可实现完全补偿，使电压输入端实际漏电流Iin为零。由于第一漏电流IL1是基于第一电压差及温度等参数而实时变化的，因此补偿电流Iout也需要快速响应进行调整，才能实现理想的补偿效果。
为了实现补偿电流Iout对第一漏电流IL1的跟踪补偿，如图3所示，漏电流补偿电路100还包括参考MOS电容110、第一电流镜120和差分放大器130。参考MOS电容110用于产生第二漏电流IL2，第二漏电流IL2和参考MOS电容110两端的第二电压差、参考MOS电容110的参数以及温度等因素相关。为了实现更好的跟踪补偿，参考MOS电容110需采用和目标MOS电容10相同的工艺设置，在实际用于集成电路时还可和目标MOS电容10设置在相邻的位置，以使两者的温度接近。为了使两者的温度几乎相同，可将参考MOS电容110和目标MOS电容10均通过多个小尺寸的MOS管并联构成，而且组成参考MOS电容110的多个小尺寸MOS管和组成目标MOS电容10的多个小尺寸MOS管呈一排、多排或立体地一一交替设置。
第一差分放大器A1构成本实施例的差分放大器130，其两个输入端分别连接至电压输入端101和参考MOS电容110的第一端。参考MOS电容110的第一端指的是电压动态变化的一端，本实施例中即第三PMOS管PM3的栅极；当参考MOS电容110两端的电压均动态变化时，第一端亦为其栅极。第一电流镜120的参考电流支路连接参考MOS电容110的栅极，其镜像电流支路连接电流输出端102。本申请中，为了简洁起见，并便于理解电路工作原理，电路结构中不同位置处具有相同电压或相同稳态电流的节点或端口采用相同的电路图标记进行标示，例如图3中第一电流镜120连接参考MOS电容110的栅极的节点在稳定状态具有和第二漏电流IL2相同的电流，因此也使用了相同的电路图标记；其他如补偿电流Iout、NMOS管偏置电压VNB、PMOS管偏置电压VPB等电路图标记亦是如此。
其中，差分放大器130的输出端通过第一电流镜120和参考MOS电容110的栅极之间构成反馈回路，使参考MOS电容110的栅极的电压跟踪电压输入端101的电压，进而使参考MOS电容110两端的第二电压差跟踪目标MOS电容10两端的第一电压差。本实施例的参考MOS电容110由第三PMOS管PM3构成。连接方式和目标MOS电容10相同，其漏极、源极和衬底连接电源电压端VDD。在目标MOS电容10的漏极、源极和衬底未连接电源电压端VDD时，仅需对本实施例的漏电流补偿电路100稍作调整即可，在此不再详述。
具体地，如图4所示，本实施例的第一电流镜120由第二NMOS管NM2和第三NMOS管NM3构成，差分放大器130的输出端连接至两者的栅极，构成NMOS管偏置电压VNB，从而通过参考MOS电容110的栅极构成反馈回路。当目标MOS电容10的第一电压差发生变化时，即电压输入端电压Vin发生变化时，差分放大器130的输出电压使参考MOS电容110的栅极的电压随之发生变化，从而使参考MOS电容110的第二电压差实现对目标MOS电容10的第一电压差的动态跟踪。
本实施例通过采用和目标MOS电容10工艺相同、位置相邻或相间布置的参考MOS电容110来产生第二漏电流IL2，并通过第一电流镜120对第二漏电流IL2进行调整后形成补偿电流Iout，从而实现对第一漏电流IL1的动态补偿，使之对目标MOS电容10所在的MOS电容应用电路的影响减小或消除。其中，在需要实现完全补偿时，需要将第一电流镜120的电流比根据参考MOS电容110和目标MOS电容10的参数进行匹配设置。例如，为了降低漏电流补偿电路100的功耗，通常参考MOS电容110的尺寸如宽长比会设置成小于目标MOS电容10的尺寸，从而使第二漏电流IL2较小；此时第一电流镜120的电流比应等于目标MOS电容10和参考MOS电容110的尺寸比。例如当参考MOS电容110的尺寸为目标MOS电容10的尺寸的四分之一时，第二漏电流IL2也是第一漏电流IL1的四分之一，此时第一电流镜120的电流比应当为四，即把第三NMOS管NM3的尺寸设为第二NMOS管NM2的尺寸的四倍。
实施例二。在实施例一的基础上，如图5所示，本实施例的漏电流补偿电路100还包括第二电流镜140，其参考电流支路连接参考MOS电容110的栅极和第一电流镜120的参考电流支路，其镜像电流支路连接电流输出端102和第一电流镜120的镜像电流支路。
具体地，第二电流镜140由第四PMOS管PM4和第五PMOS管PM5构成，第四PMOS管PM4的漏极连接参考MOS电容110即第三PMOS管PM3的栅极以及第二NMOS管NM2的漏极、第五PMOS管PM5的漏极连接电流输出端102以及第三NMOS管NM3的漏极。相对于参考MOS电容110的栅极和电流输出端102，第一电流镜120的电流方向和第二电流镜140的电流方向相反；具体地，相对于第四PMOS管PM4和第二NMOS管NM2的连接点来说，由第四PMOS管PM4构成的第二电流镜140的参考电流支路的电流流向该连接点、由第二NMOS管NM2构成的第一电流镜120的参考电流支路的电流从该连接点流出，两个电流镜的镜像电流支路的情况类似。
为了实现对第一漏电流IL1的精确补偿，第一电流镜120和第二电流镜140的电流比设为相同。此时补偿电流Iout和第二漏电流IL2的关系和图4实施例相同。本实施例对第一电流镜120和第二电流镜140的电流比的匹配度要求较高，因此第二NMOS管NM2、第三NMOS管NM3以及第四PMOS管PM4、第五PMOS管PM5之间的匹配比较重要，需要在集成电路的布图设计和工艺设计时进行匹配。
同时，第二电流镜140的设置是为了使第一电流镜120的工作电流明显大于第二漏电流IL2，从而提高差分放大器130的反馈回路的响应速度。因此，第二电流镜140的参考电流支路的电流大于第二漏电流IL2的最大值。同时为了避免漏电流补偿电路100的功耗过大，可将第二电流镜140的参考电流支路的电流设为第二漏电流IL2最大值的2~6倍。
在没有第二电流镜140提供偏置电流的情况下，第一电流镜120的参考电流支路的工作点电流就是第二漏电流IL2，此时第二NMOS管NM2的跨导增益会很小，其和差分放大器130组成的反馈回路的带宽也会很小，所以反馈回路的反应速度（即参考MOS电容110的栅极电压跟踪电压输入端电压Vin或者达到稳态的速度）会很慢；在有第二电流镜140提供额外偏置电流的情况下，第二NMOS管NM2的工作点电流就是第二漏电流IL2加第二电流镜140提供的偏置电流，第二NMOS管NM2的跨导增益会增大不少，反馈回路带宽会变大，反馈回路响应速度会加快，从而提高补偿电流Iout的响应速度。
实施例三。在实施例二的基础上，如图5所示，本实施例还包括第一偏置电压输入端103，其连接至第二电流镜140和差分放大器130，用于为第二电流镜140和差分放大器130提供PMOS管偏置电压VPB。差分放大器130的输出端为第一电流镜120提供NMOS管偏置电压VNB。当第二电流镜140的偏置电压和差分放大器130的偏置电压相关联时，可以控制差分放大器130工作时候的失调电压等性能，当然如果不关联也能工作，但性能会受影响。
作为本实施例的变化方式，第一偏置电压输入端103也可连接至第一电流镜120和差分放大器130，为第一电流镜120和差分放大器130提供偏置电压；同时差分放大器130的输出端为第二电流镜140提供偏置电压，也可构成差分放大器130的反馈回路。
作为本实施例的另一种变化方式，仍如图5所示，第一偏置电压输入端103提供的电压可变，可用于关闭第二电流镜140或调整第二电流镜140的电流。例如，第二电流镜140的参考电流支路的电流调节范围可设置为第二漏电流IL2的最大值的0至6倍。通过调节第一偏置电压输入端103的输入电压，可以控制第二电流镜140关闭，或调节其电流，即调节第一电流镜120的偏置电流，从而实现漏电流补偿电路100的响应速度或功耗的调节。此时可为差分放大器130设置第二偏置电压输入端，为其提供独立的偏置电压。
实施例四。在以上各个实施例的基础上，如图6所示，本实施例还包括第一使能输入端104、第一开关管（图中的第四NMOS管NM4）和第二开关管（图中的第七PMOS管PM7），第一使能输入端104连接第一开关管的栅极和第二开关管的栅极，用于控制第一电流镜120的参考电流支路和镜像电流支路均开启或均关闭。
具体地，第四NMOS管NM4构成第一开关管。在设置有第二电流镜140（即图6中的第四PMOS管PM4和第五PMOS管PM5）的实施例中，还可设置第二和第三开关管，即图6中的第七PMOS管PM7和第六PMOS管PM6。当第一使能输入端104的第一使能输入端电压ENB为高电平时，第四NMOS管NM4构成的第一开关管导通，将第一电流镜120的NMOS管偏置电压VNB拉低，此时图6中的第二NMOS管NM2、第三NMOS管NM3、第六PMOS管PM6、第七PMOS管PM7均截止，从而将所有电流支路均关断。当第一使能输入端电压ENB为低电平时，电路则可正常工作。另外还可设置第二使能输入端105，其第二使能输入端电压EN用于控制差分放大器130的开启或关断。
实施例五。在实施例一的基础上，本实施例的参考MOS电容110的尺寸大于目标MOS电容10的尺寸；同时，第一电流镜120的电流比仍然等于目标MOS电容10和参考MOS电容110的尺寸比。在实施例三的分析中可知，未设置第二电流镜140时，第一电流镜120的参考电流支路的工作点电流很小，使得差分放大器130的反馈回路带宽很小，电路响应速度很慢。因此将参考MOS电容110的尺寸设置得较大时，可以提高第二漏电流IL2，从而在一定程度上提高电路的响应速度。
实施例六。在以上各实施例的基础上，如图7所示，本实施例的漏电流补偿电路100用于补偿NMOS管构成的目标MOS电容10的漏电流。图7中的第五NMOS管NM5构成该目标MOS电容10，此时除了电流方向等和MOS管类型相关的具体电路参数不同外，整体电路结构和图2实施例类似。同时如图8所示，本实施例的参考MOS电容110由第六NMOS管NM6构成，差分放大器130由第二差分放大器A2构成，电路整体结构和图3实施例类似。具体的电路结构如图9所示，其中的第一电流镜120由第八PMOS管PM8和第九PMOS管PM9构成，第二电流镜140（图中未标示）由第七NMOS管NM7和第八NMOS管NM8构成，第一偏置电压输入端103输入的NMOS管偏置电压VNB为第二电流镜140和差分放大器130提供偏置电压。本实施例还可有和前述各个实施例对应的其他变化方式，在此不再详述。
实施例七。如图3所示，本实施例为一种MOS电容的应用电路，包括由第二PMOS管PM2构成的第一MOS电容和前述实施例一的MOS电容的漏电流补偿电路100，第一MOS电容构成漏电流补偿电路100的目标MOS电容10。本实施例可为电荷泵、锁相环、压控振荡器、滤波器等应用MOS电容的应用电路，第一MOS电容的两端具有第一电压差，第一MOS电容的第一端即栅极连接至漏电流补偿电路100的电压输入端101和电流输出端102，此时漏电流补偿电路100的参考MOS电容110两端的第二电压差跟踪第一MOS电容两端的第一电压差。漏电流补偿电路100也可采用前述其他实施例的技术方案。
实施例八。本实施例为一种集成电路，包括实施例七的MOS电容的应用电路。在本实施例的布图设计和工艺设计时，应保证目标MOS电容10和参考MOS电容110的工艺相同，并将其设置于相邻位置，或将目标MOS电容10和参考MOS电容110均设置为多个小尺寸MOS管的并联结构，并将各自的小尺寸MOS管一一交替设置，以减少工艺偏差和温度差带来的不利影响。
上述仅为本申请的较佳实施例及所运用的技术原理，在不脱离本申请构思的情况下，还可以进行各种明显的变化、重新调整和替代。本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点和功效。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神的情况下进行各种修饰或改变。在不冲突的情况下，以上实施例及实施例中的特征可以相互组合。

Claims (10)

1.一种MOS电容的漏电流补偿电路，其特征在于，包括：
电压输入端，用于连接至两端具有第一电压差的目标MOS电容，使所述目标MOS电容的第一漏电流流至所述电压输入端；
电流输出端，用于提供所述第一漏电流的补偿电流；
参考MOS电容，设置为两端具有第二电压差，从而具有第二漏电流；
差分放大器，其输入端分别连接至所述电压输入端和所述参考MOS电容的第一端，所述第一端为所述参考MOS电容的栅极；
第一电流镜，其参考电流支路连接所述第一端，其镜像电流支路连接所述电流输出端；
其中，所述差分放大器的输出端和所述第一端之间构成反馈回路，使所述第一端的电压跟踪所述电压输入端的电压，进而使所述第二电压差跟踪所述第一电压差；相对于所述电压输入端，所述补偿电流的方向和所述第一漏电流的方向相反。
2.根据权利要求1所述的MOS电容的漏电流补偿电路，其特征在于，
还包括第二电流镜，其参考电流支路连接所述第一端，其镜像电流支路连接所述电流输出端，相对于所述第一端和所述电流输出端，所述第一电流镜的电流方向和所述第二电流镜的电流方向相反。
3.根据权利要求2所述的MOS电容的漏电流补偿电路，其特征在于，
还包括第一偏置电压输入端，其连接至所述第二电流镜和所述差分放大器，用于为所述第二电流镜和所述差分放大器提供偏置电压；
所述差分放大器的输出端为所述第一电流镜提供偏置电压。
4.根据权利要求2所述的MOS电容的漏电流补偿电路，其特征在于，
还包括第一偏置电压输入端，其连接至所述第一电流镜和所述差分放大器，用于为所述第一电流镜和所述差分放大器提供偏置电压；
所述差分放大器的输出端为所述第二电流镜提供偏置电压。
5.根据权利要求2所述的MOS电容的漏电流补偿电路，其特征在于，
所述第一电流镜和所述第二电流镜的电流比相同，所述第二电流镜的参考电流支路的电流大于所述第二漏电流的最大值。
6.根据权利要求3所述的MOS电容的漏电流补偿电路，其特征在于，
所述第一偏置电压输入端提供的电压用于关闭所述第二电流镜或调整所述第二电流镜的电流，所述第二电流镜的参考电流支路的电流最大值为所述第二漏电流的最大值的N倍，N为大于等于2的整数。
7.根据权利要求1至6中任一项所述的MOS电容的漏电流补偿电路，其特征在于，
还包括第一使能输入端、第一开关管和第二开关管，所述第一使能输入端连接所述第一开关管的栅极和所述第二开关管的栅极，用于控制所述第一电流镜的参考电流支路和镜像电流支路均开启或均关闭。
8.根据权利要求1至6中任一项所述的MOS电容的漏电流补偿电路，其特征在于，
所述参考MOS电容的尺寸小于所述目标MOS电容的尺寸，所述第一电流镜的电流比等于所述目标MOS电容和所述参考MOS电容的尺寸比。
9.一种MOS电容的应用电路，其特征在于，
包括第一MOS电容和权利要求1至8中任一项所述的MOS电容的漏电流补偿电路，所述第一MOS电容构成所述目标MOS电容；
所述第一MOS电容的两端具有第一电压差，所述第一MOS电容的栅极连接至所述电压输入端和所述电流输出端，使所述第二电压差跟踪所述第一电压差。
10.一种集成电路，其特征在于，
包括权利要求9所述的MOS电容的应用电路。
CN202310650959.9A 2023-06-05 2023-06-05 Mos电容的漏电流补偿电路、应用电路及集成电路 Active CN116405015B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310650959.9A CN116405015B (zh) 2023-06-05 2023-06-05 Mos电容的漏电流补偿电路、应用电路及集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310650959.9A CN116405015B (zh) 2023-06-05 2023-06-05 Mos电容的漏电流补偿电路、应用电路及集成电路

Publications (2)

Publication Number Publication Date
CN116405015A CN116405015A (zh) 2023-07-07
CN116405015B true CN116405015B (zh) 2023-08-18

Family

ID=87010831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310650959.9A Active CN116405015B (zh) 2023-06-05 2023-06-05 Mos电容的漏电流补偿电路、应用电路及集成电路

Country Status (1)

Country Link
CN (1) CN116405015B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4211941A (en) * 1978-08-03 1980-07-08 Rca Corporation Integrated circuitry including low-leakage capacitance
US5818268A (en) * 1995-12-27 1998-10-06 Lg Semicon Co., Ltd. Circuit for detecting leakage voltage of MOS capacitor
US6744303B1 (en) * 2003-02-21 2004-06-01 Sun Microsystems, Inc. Method and apparatus for tunneling leakage current compensation
JP2009194547A (ja) * 2008-02-13 2009-08-27 Panasonic Corp 低域ろ波回路
TW201004151A (en) * 2008-07-01 2010-01-16 Univ Nat Taiwan Phase locked loop (PLL) with leakage current calibration
JP2015153382A (ja) * 2014-02-19 2015-08-24 株式会社メガチップス 電流補償回路
CN114063700A (zh) * 2020-07-30 2022-02-18 株式会社索思未来 漏电流补偿电路、锁相环电路和集成电路系统
CN114142722A (zh) * 2021-10-19 2022-03-04 厦门优迅高速芯片有限公司 一种带漏电流补偿功能的电荷泵电路
CN115454200A (zh) * 2022-09-27 2022-12-09 思瑞浦微电子科技（苏州）股份有限公司 电压产生电路、漏电流补偿方法及芯片

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005057256A (ja) * 2003-08-04 2005-03-03 Samsung Electronics Co Ltd 漏洩電流を利用した半導体検査装置および漏洩電流補償システム
JP4544458B2 (ja) * 2004-11-11 2010-09-15 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4211941A (en) * 1978-08-03 1980-07-08 Rca Corporation Integrated circuitry including low-leakage capacitance
US5818268A (en) * 1995-12-27 1998-10-06 Lg Semicon Co., Ltd. Circuit for detecting leakage voltage of MOS capacitor
US6744303B1 (en) * 2003-02-21 2004-06-01 Sun Microsystems, Inc. Method and apparatus for tunneling leakage current compensation
JP2009194547A (ja) * 2008-02-13 2009-08-27 Panasonic Corp 低域ろ波回路
TW201004151A (en) * 2008-07-01 2010-01-16 Univ Nat Taiwan Phase locked loop (PLL) with leakage current calibration
JP2015153382A (ja) * 2014-02-19 2015-08-24 株式会社メガチップス 電流補償回路
CN114063700A (zh) * 2020-07-30 2022-02-18 株式会社索思未来 漏电流补偿电路、锁相环电路和集成电路系统
CN114142722A (zh) * 2021-10-19 2022-03-04 厦门优迅高速芯片有限公司 一种带漏电流补偿功能的电荷泵电路
CN115454200A (zh) * 2022-09-27 2022-12-09 思瑞浦微电子科技（苏州）股份有限公司 电压产生电路、漏电流补偿方法及芯片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A Phase-Locked Loop With Background Leakage Current Compensation;Jung-Yu Chang;《IEEE Transactions on Circuits and Systems II: Express Briefs 》;第666-670页 *

Also Published As

Publication number Publication date
CN116405015A (zh) 2023-07-07

Similar Documents

Publication Publication Date Title
US7184510B2 (en) Differential charge pump
EP2421132A2 (en) Charge pump with a plurality of transfer control switches
US9660590B2 (en) Low-noise high efficiency bias generation circuits and method
US9444468B2 (en) Oscillator devices and methods
US6737841B2 (en) Amplifier circuit for adding a laplace transform zero in a linear integrated circuit
Ming et al. A high-efficiency and fast-transient low-dropout regulator with adaptive pole tracking frequency compensation technique
US20020145467A1 (en) Folded floating-gate differential pair amplifier
US6876244B1 (en) Differential charge pump
CN102710124A (zh) 一种电荷泵电路
US20220206100A1 (en) Pseudo-resistance calibration circuit based on switched capacitor
JP2023549550A (ja) 低温ドリフトリング発振器、チップ及び通信端末
CN113098453B (zh) 一种相位插值电路
CN102571018A (zh) 一种片上滤波器的自动频率调谐电路
CN116405015B (zh) Mos电容的漏电流补偿电路、应用电路及集成电路
WO2007072551A1 (ja) 電圧制御リングオシレータ
KR20230125303A (ko) 위상 고정 루프 회로 및 신호 처리 장치
WO2016116138A1 (en) Impedance circuit for a charge pump arrangement and charge pump arrangement
WO2022106649A9 (en) Amplitude regulator for crystal oscillator
US9231540B2 (en) High performance class AB operational amplifier
Kinget et al. Ultra-low voltage analog design techniques for nanoscale CMOS technologies
Zhu et al. A novel CMOS CCCII with wide tunable R x and its application
CN116781062A (zh) 电平转换电路及电平转换方法
EP1387478A2 (en) Adding a Laplace transform zero to a linear integrated circuit for frequency stability
CN113640776B (zh) 一种基于负反馈的高精度频率锁定电路
CN112054670B (zh) 麦克风及其电荷泵电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant