JP2023549550A

JP2023549550A - 低温ドリフトリング発振器、チップ及び通信端末

Info

Publication number: JP2023549550A
Application number: JP2023529905A
Authority: JP
Inventors: 晨▲ヨウ▼ 高; 永壽王; 昇林
Original assignee: Shanghai Vanchip Technologies Co Ltd
Current assignee: Shanghai Vanchip Technologies Co Ltd
Priority date: 2020-11-16
Filing date: 2021-11-16
Publication date: 2023-11-27
Also published as: WO2022100755A1; US20230291393A1; KR20230119141A; CN112350722A; EP4246812A1

Abstract

【課題】低温ドリフトリング発振器、チップ及び通信端末を提供する。【解決手段】低温ドリフトリング発振器は、温度追跡補償回路、インバータ発振回路及びバッファ整形回路を備える。ダイオード接続されたＰＭＯＳトランジスタとＮＭＯＳトランジスタの、温度依存性のインピーダンスを利用して、インバータ発振回路内のインバータのＰＭＯＳトランジスタとＮＭＯＳトランジスタのインピーダンスの温度特性を追跡及び補償する。同時に、特定の温度係数を有するバイアス電流に基づいて、温度追跡補償回路内の各変数の温度係数の比例関係を調整することにより、ダイオード接続されたＰＭＯＳトランジスタとＮＭＯＳトランジスタのインピーダンス温度特性を、補償した温度特性の電圧に変換し、この電圧をインバータ発振回路の供給電圧として使用することにより、リング発振器から出力されるクロック信号の発振周波数が温度の影響をほとんど受けない。【選択図】図１

Description

本発明は、低温ドリフトリング発振器に関すると共に、この低温ドリフトリング発振器を備える集積回路チップ及び対応する通信端末に関し、無線周波数集積回路の技術分野に属する。

集積回路の発展やチップ応用環境の複雑化に伴い、高精度集積回路に対する要求も高まっている。発振器は、一般的に使用される高精度の集積回路である。その中でも、リング発振器（ＲｉｎｇＯＳＣｉｌｌａｔｏｒ）は、集積しやすいという利点から、様々なタイプの集積回路、特に位相同期ループ回路に広く使用されている。チップ応用環境の複雑さには多くの影響因子が含まれており、その中でも温度因子が最も一般的である。したがって、リング発振器に対する温度の影響を最小限に抑えることが不可欠である。一般的なリング発振器は、いくつかの遅延セルの端から端まで接続して構成されている。中でも遅延ユニットは、インバータや差動増幅器で構成されてもよい。インバータ接続で遅延ユニットを形成する場合、カスケードされたインバータの端から端まで接続し、リング発振器を構成する。リング発振器の顕著な特徴は、奇数の直列に接続されたインバータを介して、閉ループ回路を構成することである（つまり、最後の出力が最初の入力となる）。最初のトリガーが「１」であれば、最後の出力は「０」であり、その後、入力は当然「０」となり、出力は再び「１」となる。このようして、「０」と「１」を固定の周波数で交互に発振出力する。

リング発振器から出力されるクロック信号の周波数の大きさは、１段のインバータの遅延時間によって決定される。１段のインバータは、出力端のグランド・コンデンサに対する充放電とみなすことができ、その遅延時間はグランド・コンデンサの充放電時間とみなすことができる。グランド・コンデンサの充放電時間の長さは、充放電経路における抵抗の大きさとグランド・コンデンサの容量によって決定される。その中で、充放電経路における抵抗は温度の影響を受けやすいため、温度変化に伴う充放電経路の抵抗の影響を小さくすることは、低温ドリフトリング発振器を実現するための重要な要素の１つになっている。

本発明が解決しようとする第一の技術的課題は、低温ドリフトリング発振器を提供することである。

本発明が解決しようとするその他の技術的課題は、低温ドリフトリング発振器を備えるチップ及び対応する通信端末を提供することである。

上記の目的を達成するために、本発明は以下の技術的解決策を用いる。
本発明の実施形態による第１の態様では、温度追跡補償回路、インバータ発振回路及びバッファ整形回路を備え、前記温度追跡補償回路の出力端が、前記インバータ発振回路の入力端に接続され、前記インバータ発振回路の出力端が、前記バッファ整形回路の入力端に接続される低温ドリフトリング発振器を提供する。

好ましくは、前記インバータ発振回路は、奇数段の第１のインバータと、前記第１のインバータと同じ段数のコンデンサがカスケード接続して構成される。カスケード接続した前記第１のインバータは、端から端までが接続され、すべての前記第１のインバータが前記温度追跡補償回路に接続され、最終段の前記第１のインバータは、前記バッファ整形回路に接続される。

好ましくは、前記コンデンサは、ＭＯＳコンデンサまたはＭＩＭコンデンサである。

好ましくは、前記温度追跡補償回路は、温度追跡補償ユニット、第１のイネーブル制御ユニット、電圧追従ユニット、第１のフィルタユニット及び第２のフィルタユニットを備える。前記電圧追従ユニットは、前記温度追跡補償ユニット、前記第１のイネーブル制御ユニット、前記第１のフィルタユニット及びバイアス電流発生回路とそれぞれ互いに接続される。前記第２のフィルタユニットは、前記電圧追従ユニットに接続され、前記温度追跡補償ユニット、前記第１のイネーブル制御ユニット、前記電圧追従ユニット、前記第１のフィルタユニット及び前記第２のフィルタユニットは、それぞれさらにグランドに接続される。

好ましくは、前記温度追跡補償ユニットは、ダイオード接続された第２のＰＭＯＳトランジスタと第４のＮＭＯＳトランジスタから構成される。または、前記温度追跡補償ユニットは、第３のＰＭＯＳトランジスタまたは第７のＮＭＯＳトランジスタによって実現される。

好ましくは、前記電圧追従ユニットは、電圧フォロワーまたは電圧同相増幅器を用いて実現される。

好ましくは、前記バッファ整形回路は、第２のインバータからなるレベル変換ユニットで構成される。

好ましくは、前記温度追跡補償回路、前記インバータ発振回路及び前記バッファ整形回路の１つ以上の位置に、イネーブル制御管として、ＰＭＯＳトランジスタまたはＮＭＯＳトランジスタを設けることによって、前記温度追跡補償回路、前記インバータ発振回路及び前記バッファ整形回路のオン・オフを制御する。

好ましくは、前記温度追跡補償回路は、前記インバータ発振回路における第１のインバータ・インピーダンスの温度特性を追跡して、前記インバータ発振回路の発振周波数を補償する温度特性を有する供給電圧を生成し、前記インバータ発振回路に出力する。

本発明の実施形態による第２の態様では、上記低温ドリフトリング発振器を含む集積回路チップを提供する。

本発明の実施形態による第３の態様では、上記低温ドリフトリング発振器を含む通信端末を提供する。

本発明によって提供される低温ドリフトリング発振器、チップ及び通信端子は、ダイオード接続されたＰＭＯＳトランジスタとＮＭＯＳトランジスタの、温度依存性インピーダンスを利用して、インバータ発振回路内のインバータのＰＭＯＳトランジスタとＮＭＯＳトランジスタのインピーダンスの温度特性を追跡及び補償する。同時に、特定の温度係数を有するバイアス電流に基づいて、温度追跡補償回路内の各変数μ_ｎ，μ_ｐ，Ｖth_ｎ，Ｖth_ｐの温度係数の比例関係を調整することにより、ダイオード接続されたＰＭＯＳトランジスタとＮＭＯＳトランジスタのインピーダンス温度特性を補償した温度特性の電圧に変換し、この電圧をインバータ発振回路の供給電圧として使用することにより、発振周波数が温度の影響をほとんど受けないリング発振器の出力クロック信号を実現する。

本発明の実施形態によって提供される低温ドリフトリング発振器の概略ブロック図である。本発明の実施形態によって提供される低温ドリフトリング発振器の回路の概略図である。本発明の実施形態によって提供される低温ドリフトリング発振器におけるインバータ発振器回路のインバータ遅延充電モデルの概略図である。本発明の実施形態によって提供される低温ドリフトリング発振器におけるインバータ発振器回路のインバータ遅延放電モデルの概略図である。本発明の実施形態によって提供される低温ドリフトリング発振器における温度追跡補償回路の回路図１である。本発明の実施形態によって提供される低温ドリフトリング発振器における温度追跡補償回路の回路図２である。本発明の実施形態によって提供される低温ドリフトリング発振器における温度追跡補償回路の回路図３である。

以下、図面及び具体的な実施形態を参照しながら、本発明の技術内容をさらに詳細に説明する。リング発振器によって出力されるクロック信号の発振周波数が温度の影響をほとんど受けず、回路システムの安定性と信頼性を向上させることを目的とする。図１に示すように、本発明の一実施形態によって提供される低温ドリフトリング発振器は、温度追跡補償回路４０１、インバータ発振回路４０２及びバッファ整形回路４０３を備える。ここで、温度追跡補償回路４０１の出力端は、インバータ発振回路４０２の入力端に接続され、インバータ発振回路４０２の出力端は、バッファ整形回路４０３の入力端に接続される。

インバータ発振回路４０２は、設計に必要な発振周波数のクロック信号を生成するために使用される。前記インバータ発振回路４０２は、奇数段の第１のインバータ、及び第１のインバータの段数と同数のコンデンサをカスケード接続して構成される。ここで、カスケード接続された第１のインバータは、端から端まで接続され、すべての第１のインバータは温度追跡補償回路４０１に接続され、第１のインバータの最終段は、バッファ整形回路４０３に接続される。図２に示す実施形態において、インバータ発振回路４０２は、３段の第１のインバータ４０２０と、３つのコンデンサを端から端までカスケード接続して構成され、各段の第１のインバータは、第１のＮＭＯＳトランジスタ及び第１のＰＭＯＳトランジスタを備える。第１のＮＭＯＳトランジスタは、第１のＰＭＯＳトランジスタのゲート及びドレインに対応して接続され、第１のＰＭＯＳトランジスタのソースは、温度追跡補償回路４０１に接続され、第１のＮＭＯＳトランジスタのソースは接地される。また、最終段に位置する第１のインバータの第１のＮＭＯＳトランジスタと第１のＰＭＯＳトランジスタのドレインは、互いに接続された後、バッファ整形回路４０３に接続される。ここで、インバータ発振回路４０２のコンデンサは、ＭＯＳコンデンサまたはＭＩＭコンデンサであってもよい。

図２に示すように、第１のＮＭＯＳトランジスタ５０４及び第１のＰＭＯＳトランジスタ５０５、第１のＮＭＯＳトランジスタ５０８及び第１のＰＭＯＳトランジスタ５０９、第１のＮＭＯＳトランジスタ５１１及び第１のＰＭＯＳトランジスタ５１２は、３段の第１のインバータを得るように、それぞれ各段のインバータを構成する。ここで、カスケード接続された第１のインバータは、端から端まで接続され、すなわち第３段の第１のインバータにおける第１のＮＭＯＳトランジスタ５１１及び第１のＰＭＯＳトランジスタ５１２のドレインは共に接続された後、第１段の第１のインバータにおける第１のＮＭＯＳトランジスタ５０４及び第１のＰＭＯＳトランジスタ５０５のゲートに接続される。第２のＮＭＯＳトランジスタ５０７、第２のＮＭＯＳトランジスタ５１０及び第２のＮＭＯＳトランジスタ５１３は、ＭＯＳコンデンサ方法で接続される。具体的には、第２のＮＭＯＳトランジスタ５０７のゲートは、第１のＮＭＯＳトランジスタ５０４及び第１のＰＭＯＳトランジスタ５０５のドレイン、及び第１のＮＭＯＳトランジスタ５０８と第１のＰＭＯＳトランジスタ５０９のゲートにそれぞれ接続される。第２のＮＭＯＳトランジスタ５１０のゲートは、第１のＮＭＯＳトランジスタ５０８と第１のＰＭＯＳトランジスタ５０９のドレイン、及び第１のＮＭＯＳトランジスタ５１１と第１のＰＭＯＳトランジスタ５１２のゲートにそれぞれ接続される。第２のＮＭＯＳトランジスタ５１３のゲートは、第１のＮＭＯＳトランジスタ５１１と第１のＰＭＯＳトランジスタ５１２のドレインに接続され、第２のＮＭＯＳトランジスタ５０７、第２のＮＭＯＳトランジスタ５１０と第２のＮＭＯＳトランジスタ５１３のソース及びドレインはそれぞれ接地される。したがって、上記の３段の第１のインバータ及び３つのＭＯＳコンデンサがカスケード接続してインバータ発振回路４０２を構成する。

インバータ発振回路４０２のオン・オフを確保するために、インバータ発振回路４０２の対応する位置にイネーブル制御管を設けることができる。ここで、回路の実際の需要に応じて、インバータ発振回路４０２のオン・オフを制御するために、インバータ発振回路４０２の１つ以上の位置に、イネーブル制御管としてＰＭＯＳトランジスタまたはＮＭＯＳトランジスタを設けるように選択する。図２に示す実施形態において、インバータ発振回路４０２の第１段における第１のインバータと第２のＮＭＯＳトランジスタ５０７との間に、イネーブル制御管として第３のＮＭＯＳトランジスタ５０６を設けてもよい。この第３のＮＭＯＳトランジスタ５０６のゲートはイネーブル信号を受信し、第３のＮＭＯＳトランジスタ５０６のドレインは、第１段の第１のインバータにおける第１のＮＭＯＳトランジスタ５０４と第１のＰＭＯＳトランジスタ５０５のドレインに接続され、第３のＮＭＯＳトランジスタ５０６のソースは接地される。

インバータ発振回路４０２が発振するために、正帰還条件を満たす必要がある。したがって、第１のインバータを用いて遅延ユニットを構成する場合、第１のインバータの段数が１より大きい奇数段でなければならない。第１段の第１のインバータの遅延時間をｔ_ｄと仮定し、奇数Ｎ（Ｎ＞１）個の第１のインバータと第１のインバータと同数のコンデンサを端から端まで接続し、それらをカスケード接続してインバータ発振回路４０２を構成すると、インバータ発振回路４０２の発振周波数はｆ＝１／（２Ｎｔ_ｄ）であり、式から分かるように、各段の第１のインバータの遅延時間で、インバータ発振回路４０２の発振周波数を決定する。

図２に示すように、イネーブル信号のハイレベルとローレベルとを交互に切り替えることによって、各段の第１のインバータにおける第１のＮＭＯＳトランジスタ及び第１のＰＭＯＳトランジスタが交互にオン・オフを切り替え、負荷コンデンサ（図２に例示した第２のＮＭＯＳトランジスタ５０７、第２のＮＭＯＳトランジスタ５１０及び第２のＮＭＯＳトランジスタ５１３など）は順次に充放電される。コンデンサの充放電時間は各段の第１のインバータの遅延時間である。

図３ａは、インバータ発振回路におけるインバータの遅延充電モデルを示している。図３ｂは、インバータ発振回路におけるインバータの遅延放電モデルを示している。インバータ発振回路において、第１のインバータの第１のＰＭＯＳトランジスタがオンになり、第１のインバータの第１のＮＭＯＳトランジスタがオフになる場合、第１のＰＭＯＳトランジスタの導通等価抵抗Ｒｐ及び電源がコンデンサＣＬを充電させる。ここで、抵抗Ｒｐは充電回路上の抵抗である。コンデンサの充電式は、
である。

式において、Ｖ_ｃはコンデンサ端の電圧で、Ｖ_ｄｄは電源電圧で、ＣＬは静電容量で、τは時間定数で、ｔはコンデンサの充電時間である。

第１のインバータの第１のＮＭＯＳトランジスタがオンになり、第１のインバータの第１のＰＭＯＳトランジスタがオフになる場合、第１のＮＭＯＳトランジスタの導通等価抵抗Ｒｎ及びコンデンサＣＬはグランドに放電する。ここで、抵抗Ｒｎは充電回路上の抵抗である。コンデンサの放電式は、
である。

式において、Ｖ_ｃはコンデンサ端の電圧で、Ｖ_ｏは放電前のコンデンサの電圧で、ＣＬは静電容量で、τは時間定数で、ｔはコンデンサの放電時間である。

式（１）及び（２）に基づいて、第１段の第１のインバータの遅延時間、
と、変数
を導出することができる。ここで、μ_ｐは第１のインバータにおける第１のＰＭＯＳトランジスタの電子移動度で、μ_ｎは第１のインバータにおける第１のＮＭＯＳトランジスタの電子移動度で、Ｃ_ｏｘは単位面積のゲート酸化層のコンデンサで、Ｗ，Ｌはトランジスタサブゲートの幅と長さである。この時点で、第１段の第１のインバータの遅延時間ｔ_ｄは、変数Ｋｐ，Ｋｎ，Ｖ_ｄｄ，ＣＬの関数として見なすことができる。また、リング発振器の発振周波数がｆ＝１／（２Ｎｔ_ｄ）であるため、ｆも変数Ｋｐ，Ｋｎ，Ｖ_ｄｄ，ＣＬの関数と見なすことができる。ｆの関数について温度の偏導関数を取ることによって、発振周波数ｆの温度係数ＴＣＦ＿ｆの式、
を求めることができる。ＴＣＦ＿ｆは、
の関数と見なすことができる。すなわち、発振周波数ｆの温度特性は、変数
によって決定される。ここで、
は、それぞれ変数μ_ｎ，μ_ｐ，Ｖth_ｎ，Ｖth_ｐ，Ｖ_ｄｄの温度係数であり、μ_ｎは第１のインバータの第１のＮＭＯＳトランジスタの電子移動度で、μ_ｐは第１のインバータの第１のＰＭＯＳトランジスタのホール移動度で、Ｖth_ｎは第１のインバータの第１のＮＭＯＳトランジスタの閾値電圧で、Ｖth_ｐは第１のインバータの第１のＰＭＯＳトランジスタの閾値電圧で、Ｖ_ｄｄは第１のインバータの供給電圧である。

以上から分かるように、第１のインバータにおける第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタのインピーダンスの大きさと、インバータ発振回路４０２におけるコンデンサの容量の大きさによって、インバータ発振回路４０２から出力されるクロック信号の発振周波数の大きさが決定される。ここで、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタのインピーダンスは温度による影響が大きく、コンデンサは温度による影響が小さい。したがって、変数μ_ｎ，μ_ｐ，Ｖth_ｎ，Ｖth_ｐの温度係数の比例関係を変更することにより、
の各温度係数のオフセット補償を実現することによって、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタ・インピーダンスの温度特性を補償することができ、さらに本低温ドリフトリング発振器から出力されるクロック信号の発振周波数が温度による影響をほとんど受けないようにすることができる。ある工程において、コンデンサが受ける温度の影響が大きい場合、変数μ_ｎ，μ_ｐ，Ｖth_ｎ，Ｖth_ｐの温度係数の比例関係を変更することにより、コンデンサ値の温度特性を補償することもできる。

図４、図５ａ及び図５ｂに示すように、温度追跡補償回路４０１は、温度追跡補償ユニット４０１０、第１のイネーブル制御ユニット４０１１、電圧追従ユニット４０１２、第１のフィルタユニット４０１３及び第２のフィルタユニット４０１４を備える。電圧追従ユニット４０１２は、温度追跡補償ユニット４０１０、第１のイネーブル制御ユニット４０１１、第１のフィルタユニット４０１３及びバイアス電流発生回路とそれぞれ互いに接続される。第２のフィルタユニット４０１４は、電圧追従ユニット４０１２に接続され、温度追跡補償ユニット４０１０、第１のイネーブル制御ユニット４０１１、電圧追従ユニット４０１２、第１のフィルタユニット４０１３及び第２のフィルタユニット４０１４は、それぞれさらにグランドに接続される。

図４に示すように、温度追跡補償ユニット４０１０は、ダイオード接続された第２のＰＭＯＳトランジスタ６０２及び第４のＮＭＯＳトランジスタ６０１で構成されてもよい。すなわち、第２のＰＭＯＳトランジスタ６０２のゲートはドレインに接続され、第４のＮＭＯＳトランジスタ６０１のゲートはドレインに接続され、第２のＰＭＯＳトランジスタ６０２のドレインと第４のＮＭＯＳトランジスタ６０１のドレインとが接続される。第２のＰＭＯＳトランジスタ６０２のソースは、第１のイネーブル制御ユニット４０１１、電圧追従ユニット４０１２、第１のフィルタユニット４０１３及バイアス電流発生回路にそれぞれ接続され、第４のＮＭＯＳトランジスタ６０１のソースは接地される。ここで、バイアス電流発生回路によって生成されるバイアス電流は、特定の温度係数を有するバイアス電流である。このバイアス電流は、本低温ドリフトリング発振器から出力されるクロック信号の発振周波数の温度特性をより良好にバランス調整するために、温度係数がゼロの電流であってもよいし、正または負の温度係数を有する電流であってもよい。

上記のＰＭＯＳトランジスタ及びＮＭＯＳトランジスタで採用したダイオード接続は、集積回路の製造工程に関連するゲートとソースと間の接続方法であってもよい。集積回路において、使用されるダイオードは、用途に応じて、ＭＯＳトランジスタのソース－ゲート接合またはドレイン－ゲート接合の組み合わせに相当する。

温度追跡補償ユニット４０１０の第２のＰＭＯＳトランジスタ６０２及び第４のＮＭＯＳトランジスタ６０１は、インバータ発振回路４０２におけるＰＭＯＳトランジスタ及びＮＭＯＳトランジスタと同一の集積回路チップに集積されているため、第２のＰＭＯＳトランジスタ６０２及び第４のＮＭＯＳトランジスタ６０１の温度変化の傾向は、インバータ発振回路４０２におけるＰＭＯＳトランジスタ及びＮＭＯＳトランジスタの特性と基本的に同じである。したがって、第２のＰＭＯＳトランジスタ６０２及び第４のＮＭＯＳトランジスタ６０１で示される温度依存性のインピーダンスを用いて、追跡インバータ発振回路４０２におけるＰＭＯＳトランジスタ及びＮＭＯＳトランジスタ・インピーダンスの温度特性を追跡することができる。

具体的には、温度追跡補償ユニット４０１０の第２のＰＭＯＳトランジスタ６０２及び第４のＮＭＯＳトランジスタ６０１で示される温度依存性のインピーダンスに基づいて、インバータ発振回路４０２におけるＰＭＯＳトランジスタ及びＮＭＯＳトランジスタ・インピーダンスの温度特性を追跡し、第２のＰＭＯＳトランジスタ６０２及び第４のＮＭＯＳトランジスタ６０１のアスペクト比をそれぞれ調整することにより、第２のＰＭＯＳトランジスタ６０２の変数μ_ｐ，Ｖth_ｐ及び第４のＮＭＯＳトランジスタ６０１の変数μ_ｎ，Ｖth_ｎの温度係数の比例関係を調整し、特定の温度係数を有するインピーダンスを得る。また、第２のＰＭＯＳトランジスタ６０２及び第４のＮＭＯＳトランジスタ６０１は、バイアス電流発生回路から提供される特定の温度係数を有するバイアス電流に基づいてバイアスされ、インバータ発振回路４０２の発振周波数を補償する温度特性を有する供給電圧Ｖｔｒｉｍを生成する。この供給電圧Ｖｔｒｉｍは、電圧追従ユニット４０１２を介して駆動または増幅された後、インバータ発振回路４０２に供給電圧Ｖｄｄを提供する。よって、第２のＰＭＯＳトランジスタ６０２の変数μ_ｐ，Ｖth_ｐと第４のＮＭＯＳトランジスタ６０１の変数μ_ｎ，Ｖth_ｎの温度係数の比例関係を調整し、インバータ発振回路４０２の変数μ_ｎ，μ_ｐ，Ｖth_ｎ，Ｖth_ｐ，Ｖ_ｄｄの温度係数を補償することによって、インバータ発振回路４０２は、発振周波数が温度の影響を受けないクロック信号を出力することができる。

ここで、図４に示すように、電圧追従ユニット４０１２は、電圧フォロワー６０５を用いて実現することができる。この電圧フォロワー６０５は、インバータ発振回路４０２の発振周波数を補償する温度特性を有する温度追跡補償ユニット４０１０によって生成された供給電圧Ｖｔｒｉｍの駆動を強化するために用いられる。

図５ａ及び図５ｂに示すように、電圧追従ユニット４０１２は、異なる設計の要件に従って、電圧同相増幅器を使用することができる。この電圧同相増幅器は、演算増幅器７０５、第１の抵抗Ｒ１及び第２の抵抗Ｒ２を備える。演算増幅器７０５の正相入力端は、第２のＰＭＯＳトランジスタ７０１のソース、第１のイネーブル制御ユニット４０１１、第１のフィルタユニット４０１３及びバイアス電流発生回路と互いに接続される。演算増幅器７０５の反転入力端は、第１の抵抗Ｒ１及び第２の抵抗Ｒ２の一端に接続され、演算増幅器７０５の出力端は、第２のフィルタユニット４０１４及びインバータ発振回路４０２における第１のインバータの第１のＰＭＯＳトランジスタのソースに接続される。インバータ発振回路４０２の発振周波数を補償する温度特性を有する温度追跡補償ユニット４０１０によって生成された供給電圧Ｖｔｒｉｍは、電圧同相増幅器によって増幅された後、インバータ発振回路４０２に電源源電圧Ｖｄｄを提供する。この電源電圧はＶｄｄ＝｛（Ｒ１＋Ｒ２）／Ｒ１｝・Ｖｔｒｉｍである。

図５ａ及び図５ｂに示すように、温度追跡補償ユニット４０１０は、第３のＰＭＯＳトランジスタ７０１または第７のＮＭＯＳトランジスタ８０１を用いて実現することもできる。具体的には、第３のＰＭＯＳトランジスタ７０１のソースは、第１のイネーブル制御ユニット４０１１、電圧追従ユニット４０１２、第１のフィルタユニット４０１３及びバイアス電流発生回路にそれぞれ接続され、第３のＰＭＯＳトランジスタ７０１のゲートとドレインは、それぞれ接地される。第７のＮＭＯＳトランジスタ８０１のゲートとドレインは、第１のイネーブル制御ユニット４０１１、電圧追従ユニット４０１２、第１のフィルタユニット４０１３及バイアス電流発生回路にそれぞれ接続され、第７のＮＭＯＳトランジスタ８０１のソースは接地される。

温度追跡補償ユニット４０１０の第３のＰＭＯＳトランジスタ７０１または第７のＮＭＯＳトランジスタ８０１で示される温度依存性のインピーダンスに基づいて、インバータ発振回路４０２内のＰＭＯＳトランジスタ及びＮＭＯＳトランジスタ・インピーダンスの温度特性を追跡する。第３のＰＭＯＳトランジスタ７０１または第７のＮＭＯＳトランジスタ８０１のアスペクト比をそれぞれ調整することにより、第３のＰＭＯＳトランジスタ７０１の変数μ_ｐ，Ｖth_ｐ及び第７のＮＭＯＳトランジスタ８０１の変数μ_ｎ，Ｖth_ｎの温度係数の比例関係を調整し、特定の温度係数を有するインピーダンスを得る。また、バイアス電流発生回路から提供される特定の温度係数を有する電流に基づいて、第３のＰＭＯＳトランジスタ７０１または第７のＮＭＯＳトランジスタ８０１にバイアスを掛け、インバータ発振回路４０２の発振周波数を補償する温度特性を有する供給電圧Ｖｔｒｉｍを生成する。この電源電圧Ｖｔｒｉｍは、電圧同相増幅器で増幅された後、インバータ発振回路４０２に電源電圧Ｖｄｄを提供することにより、第３のＰＭＯＳトランジスタ７０１の変数μ_ｐ，Ｖth_ｐと第７のＮＭＯＳトランジスタ８０１の変数μ_ｎ，Ｖth_ｎの温度係数の比例関係を調整し、インバータ発振回路４０２の変数μ_ｎ，μ_ｐ，Ｖth_ｎ，Ｖth_ｐ，Ｖ_ｄｄの温度係数を補償する。よって、インバータ発振回路４０２は、発振周波数が温度の影響をほとんど受けないクロック信号を出力する。

第１のフィルタユニット４０１３及び第２のフィルタユニット４０１４は、フィルタリング及び電圧を安定化する機能を果たす。図４、図５ａ及び図５ｂに示すように、第１のフィルタユニット４０１３は、第５のＮＭＯＳトランジスタ６０６を用いて実現することができる。第２のフィルタユニット４０１４は、第６のＮＭＯＳトランジスタ６０７を用いて実現することができる。第５のＮＭＯＳトランジスタ６０６のゲートは、第２のＰＭＯＳトランジスタ６０２のソース、第８のＮＭＯＳトランジスタ６０４のドレイン及び電圧フォロワー６０５の正相入力端にそれぞれ接続され、第５のＮＭＯＳトランジスタのソース及びドレインは、それぞれ接地される。第６のＮＭＯＳトランジスタ６０７のゲートは、電圧フォロワー６０５の出力端及びインバータ発振回路４０２の各段におけるインバータの第１のＰＭＯＳトランジスタのソースに接続され、第６のＮＭＯＳトランジスタ６０７のソース及びドレインは、それぞれ接地される。

第１のイネーブル制御ユニット４０１１は、温度追跡補償回路４０１のオン・オフを制御する。この第１のイネーブル制御ユニット４０１１は、温度追跡補償回路４０１の対応する位置に設けることができる。ここで、回路の設計要件に応じて、温度追跡補償回路４０１のオン・オフを制御するために、温度追跡補償回路４０１の１つ以上の位置に、イネーブル制御管としてＰＭＯＳトランジスタまたはＮＭＯＳトランジスタを設けるように選択できる。図４に示すように、温度追跡補償回路４０１の第２のＰＭＯＳトランジスタ６０２と第１のフィルタユニット４０１３の第５のＮＭＯＳトランジスタ６０６との間に、イネーブル制御管として第８のＮＭＯＳトランジスタ６０４を設けてもよい。この第８のＮＭＯＳトランジスタ６０４のゲートは、イネーブル信号に接続され、第８のＮＭＯＳトランジスタ６０４のドレインは、第２のＰＭＯＳトランジスタ６０２のソース、第５のＮＭＯＳトランジスタ６０６のゲート及び電圧フォロワー６０５の正相入力端に接続され、第８のＮＭＯＳトランジスタ６０４のソースは接地される。

バッファ整形回路４０３は、インバータ発振回路から出力されるクロック信号を整形し、デューティサイクルを調整し、信号品質を満たすようために駆動能力を増強するために用いられる。これは一般的に、レベル変換回路によって実現してもよく、他の回路によって実現してもよい。

本発明の一実施形態において、図２に示すように、バッファ整形回路４０３は、多段の第２のインバータ・カスケード、すなわち、第２のインバータからなるレベル変換ユニットで構成される。図２に示すように、１例として、バッファ整形回路４０３が４段の第２のインバータ４０３０をカスケード接続して構成され、各段の第２のインバータ４０３０は、第９のＮＭＯＳトランジスタ及び第４のＰＭＯＳトランジスタを備える。第９のＮＭＯＳトランジスタは、第４のＰＭＯＳトランジスタのゲート及びドレイン対応して接続され、第４のＰＭＯＳトランジスタのソースは、電源電圧に接続され、第９のＮＭＯＳトランジスタのソースは接地される。また、第１段の第２のインバータ４０３０における第９のＮＭＯＳトランジスタと第４のＰＭＯＳトランジスタのゲートは共に接続されて、第１段の第２のインバータ４０３０の入力端として、インバータ発振回路４０２の最終段における第１のインバータの第１のＮＭＯＳトランジスタと第１のＰＭＯＳトランジスタのドレインを接続するために用いられる。最終段の第２のインバータ４０３０の第９のＮＭＯＳトランジスタは、第１段の第２のインバータ４０３０の出力端として、第４のＰＭＯＳトランジスタのドレインと共に接続される。

図２に示すように、第９のＮＭＯＳトランジスタ５１４及び第４のＰＭＯＳトランジスタ５１７、第９のＮＭＯＳトランジスタ５１９及び第４のＰＭＯＳトランジスタ５２０、第９のＮＭＯＳトランジスタ５２１及び第４のＰＭＯＳトランジスタ５２２、第９のＮＭＯＳトランジスタ５２３及び第４のＰＭＯＳトランジスタ５２４が、それぞれ各段の第２のインバータを構成することによって、４段の第２のインバータが得られる。上記４段の第２のインバータをカスケード接続してバッファ整形回路４０３が構成される。このバッファ整形回路４０３において、デューティサイクルは、第２のインバータの最初の２段における第９のＮＭＯＳトランジスタと第４のＰＭＯＳトランジスタのアスペクト比によって調整され、駆動能力は、第２のインバータの後の２段における第９のＮＭＯＳトランジスタと第４のＰＭＯＳトランジスタのアスペクト比によって強化される。

バッファ整形回路４０３のオン・オフを確保するために、バッファ整形回路４０３の対応する位置に、イネーブル制御管を設けることができる。ここで、回路の設計要件に応じて、バッファ整形回路４０３のオン・オフを制御するために、バッファ整形回路４０３の１つ以上の位置に、イネーブル制御管としてＰＭＯＳトランジスタまたはＮＭＯＳトランジスタを設けるように選択する。図２に示すように、バッファ整形回路４０３における第１段の第２のインバータの第９のＮＭＯＳトランジスタ５１４及び第４のＰＭＯＳトランジスタ５１７との間に、イネーブル制御管としてそれぞれ第１０のＮＭＯＳトランジスタ５１５と第５のＰＭＯＳトランジスタ５１６を設けてもよい。この第１０のＮＭＯＳトランジスタ５１５と第５のＰＭＯＳトランジスタ５１６のゲートは、イネーブル信号に接続され、第１０のＮＭＯＳトランジスタ５１５のソースは、第９のＮＭＯＳトランジスタ５１４のドレインに接続され、第５のＰＭＯＳトランジスタ５１６のソースは、第４のＰＭＯＳトランジスタ５１７のドレインに接続される。また、電源電圧と第１段の第２のインバータの出力端との間に、イネーブル制御管として第６のＰＭＯＳトランジスタ５１８が設けられ、第６のＰＭＯＳトランジスタ５１８のゲートは、イネーブル信号に接続される。第６のＰＭＯＳトランジスタ５１８のドレインは、第１０のＮＭＯＳトランジスタ５１５と第５のＰＭＯＳトランジスタ５１６のドレイン、及び第９のＮＭＯＳトランジスタ５１９と第４のＰＭＯＳトランジスタ５２０のゲートにそれぞれ接続される。

上記をまとめると、温度追跡補償回路４０１は、インバータ発振回路４０２内の第１のインバータ・インピーダンスの温度特性を追跡し、インバータ発振回路４０２の発振周波数を補償する温度特性を有する供給電圧生成して、インバータ発振回路４０２に出力することによって、インバータ発振回路４０２から出力されるクロック信号の発振周波数が温度の影響をほとんど受けない。インバータ発振回路から出力されるクロック信号は、信号品質の要求を満たすために、バッファ整形回路４０３を介して整形及び駆動される。

また、本発明の実施形態によって提供される低温ドリフトリング発振器は、集積回路チップに用いてもよい。この集積回路チップにおける低温ドリフトリング発振器の具体的な構造については、ここで詳細に説明しない。

上述した低温ドリフトリング発振器は、ＲＦ集積回路の重要な構成要素として、通信端末に用いることもできる。ここで言及する通信端末とは、モバイル環境で利用でき、携帯電話、ノートパソコン、タブレットパソコン、車載パソコンなどを備えるＧＳＭ、ＥＤＧＥ、ＴＤ＿ＳＣＤＭＡ、ＴＤＤ＿ＬＴＥ、ＦＤＤ＿ＬＴＥなどの各種通信規格をサポートできるコンピュータ機器である。また、本発明で提供される技術的解決策は、通信基地局などの他のＲＦ集積回路アプリケーションにも適用可能である。

本発明の実施形態によって提供される低温ドリフトリング発振器、チップ及び通信端末は、ダイオード接続されたＰＭＯＳトランジスタとＮＭＯＳトランジスタの、温度依存性のインピーダンスを利用して、インバータ発振回路内のインバータのＰＭＯＳトランジスタとＮＭＯＳトランジスタのインピーダンスの温度特性を追跡及び補償する。同時に、特定の温度係数を有するバイアス電流に基づいて、温度追跡補償回路内の各変数μ_ｎ，μ_ｐ，Ｖth_ｎ，Ｖth_ｐの温度係数の比例関係を調整することにより、ダイオード接続されたＰＭＯＳトランジスタとＮＭＯＳトランジスタのインピーダンス温度特性を補償した温度特性の電圧に変換し、この電圧をインバータ発振回路の供給電圧として使用することにより、リング発振器から出力されるクロック信号の発振周波数が温度の影響をほとんど受けない。

以上、本発明により提供される低温ドリフトリング発振器、チップ及び通信端末を詳細に説明した。当業者であれば、本発明の実質的な内容を逸脱することなく、それに対してなされた如何なる明白な変更は、いずれも本発明の特許権の保護範囲に属する。

Claims

低温ドリフトリング発振器であって、
温度追跡補償回路、インバータ発振回路及びバッファ整形回路を備え、前記温度追跡補償回路の出力端は、前記インバータ発振回路の入力端に接続され、前記インバータ発振回路の出力端は、前記バッファ整形回路の入力端に接続されることを特徴とする低温ドリフトリング発振器。
前記インバータ発振回路は、奇数段の第１のインバータと、前記第１のインバータと同じ段数のコンデンサとがカスケード接続して構成され、
カスケード接続した前記第１のインバータは、端から端までが接続され、すべての前記第１のインバータは、前記温度追跡補償回路に接続され、最終段の前記第１のインバータは、前記バッファ整形回路に接続されることを特徴とする請求項１に記載の低温ドリフトリング発振器。
前記コンデンサは、ＭＯＳコンデンサまたはＭＩＭコンデンサであることを特徴とする請求項２に記載の低温ドリフトリング発振器。
前記温度追跡補償回路は、温度追跡補償ユニット、第１のイネーブル制御ユニット、電圧追従ユニット、第１のフィルタユニット及び第２のフィルタユニットを備え、前記電圧追従ユニットは、前記温度追跡補償ユニット、前記第１のイネーブル制御ユニット、前記第１のフィルタユニット及びバイアス電流発生回路とそれぞれ互いに接続され、前記第２のフィルタユニットは、前記電圧追従ユニットに接続され、前記温度追跡補償ユニット、前記第１のイネーブル制御ユニット、前記電圧追従ユニット、前記第１のフィルタユニット及び前記第２のフィルタユニットは、それぞれさらにグランドに接続されることを特徴とする請求項１に記載の低温ドリフトリング発振器。
前記温度追跡補償ユニットは、ダイオード接続された第２のＰＭＯＳトランジスタと第４のＮＭＯＳトランジスタから構成されることを特徴とする請求項４に記載の低温ドリフトリング発振器。
前記温度追跡補償ユニットは、第３のＰＭＯＳトランジスタまたは第７のＮＭＯＳトランジスタによって実現されることを特徴とする請求項４に記載の低温ドリフトリング発振器。
前記電圧追従ユニットは、電圧フォロワーまたは電圧同相増幅器を用いて実現されることを特徴とする請求項４に記載の低温ドリフトリング発振器。
前記バッファ整形回路は、第２のインバータからなるレベル変換ユニットで構成されることを特徴とする請求項１に記載の低温ドリフトリング発振器。
前記温度追跡補償回路、前記インバータ発振回路及び前記バッファ整形回路のオン・オフを制御するために、前記温度追跡補償回路、前記インバータ発振回路及び前記バッファ整形回路の１つ以上の位置に、イネーブル制御管としてＰＭＯＳトランジスタまたはＮＭＯＳトランジスタを設けることを特徴とする請求項１に記載の低温ドリフトリング発振器。
前記温度追跡補償回路は、前記インバータ発振回路における第１のインバータ・インピーダンスの温度特性を追跡して、前記インバータ発振回路の発振周波数を補償する温度特性を有する供給電圧を生成し、前記インバータ発振回路に出力することを特徴とする請求項１～９のいずれか１項に記載の低温ドリフトリング発振器。
請求項１～１０のいずれか１項に記載の低温ドリフトリング発振器を備えることを特徴とする集積回路チップ。
請求項１～１０のいずれか１項に記載の低温ドリフトリング発振器を備えることを特徴とする通信端末。