JPS60158717A - 温度補償付発振回路 - Google Patents
温度補償付発振回路Info
- Publication number
- JPS60158717A JPS60158717A JP59014005A JP1400584A JPS60158717A JP S60158717 A JPS60158717 A JP S60158717A JP 59014005 A JP59014005 A JP 59014005A JP 1400584 A JP1400584 A JP 1400584A JP S60158717 A JPS60158717 A JP S60158717A
- Authority
- JP
- Japan
- Prior art keywords
- fets
- voltage
- inverter
- gate
- temperature rise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はミ温度補償付発振回路に関する。以下説明は、
相補型金属酸化膜半導体（０ＭＯ８と称す）集積回路を
例として行なうが、ＭＭＯ８゜ｐｕｏｓ型集積回路にて
も、はぼ同様−である。
相補型金属酸化膜半導体（０ＭＯ８と称す）集積回路を
例として行なうが、ＭＭＯ８゜ｐｕｏｓ型集積回路にて
も、はぼ同様−である。
従来、第１図の如く、インバータ１ａの出力を次段のイ
ンバータ１′ｂの入力へ次々と接続し、これを奇数僻並
べて、終端の出力を先頭の入力へ戻すことによね、容易
に発振回路（これをリング・オシレータと称す）の得ら
れることがよく知られている。しかしながら、こうした
リング・オシレータでは、発振周波数の温度依存性が大
きく、また、比較的低い周波数を得るためには、段数を
ふやさねばならない。従って、安定な周波数を簡便に得
る方法としては、水晶振動子を用いた発振回路が用いら
れる。
ンバータ１′ｂの入力へ次々と接続し、これを奇数僻並
べて、終端の出力を先頭の入力へ戻すことによね、容易
に発振回路（これをリング・オシレータと称す）の得ら
れることがよく知られている。しかしながら、こうした
リング・オシレータでは、発振周波数の温度依存性が大
きく、また、比較的低い周波数を得るためには、段数を
ふやさねばならない。従って、安定な周波数を簡便に得
る方法としては、水晶振動子を用いた発振回路が用いら
れる。
第２図に示す従来の水晶発振回路を、半導体集積回路に
て実現させるためには、水晶振動子２、及び、容量３．
容量４を外付けし、集積回路内部のインバータ１、及び
、インバータ１９入力、出力間に挿入された帰還抵抗５
とによって成る。従って、水晶発振回路の場合には、少
なくとも２ケ所、集積回路の内外を連絡するための接点
６、及び、接点７（この接点において、インバータ１の
入力、出力間に、水晶振動子２が接続される）を必要と
する。また、水晶発振回路は、電源電圧変動に対ｔて、
安定であるために、かえって、電圧対周波数変換への応
用が困難であ゛る。
て実現させるためには、水晶振動子２、及び、容量３．
容量４を外付けし、集積回路内部のインバータ１、及び
、インバータ１９入力、出力間に挿入された帰還抵抗５
とによって成る。従って、水晶発振回路の場合には、少
なくとも２ケ所、集積回路の内外を連絡するための接点
６、及び、接点７（この接点において、インバータ１の
入力、出力間に、水晶振動子２が接続される）を必要と
する。また、水晶発振回路は、電源電圧変動に対ｔて、
安定であるために、かえって、電圧対周波数変換への応
用が困難であ゛る。
かかる点に鑑みて、本発明は、電圧対周波数変換への応
動が可能であシながら、温度補償のなされた発振回路を
提供せんとするものである。また本発明によれば、段数
を増大させることなく、広範囲の周波数を得ることがで
きる。
動が可能であシながら、温度補償のなされた発振回路を
提供せんとするものである。また本発明によれば、段数
を増大させることなく、広範囲の周波数を得ることがで
きる。
以下、本発明の第１と第２の実施例について、それぞれ
第３図と第４図に基き説明する。
第３図と第４図に基き説明する。
第３図は本発明の第１の実施例の回路図である。
第６図において、正電源ＶフＤ （Ｖｖｎ側）、負電源
Ｖｓｓ （Ｖａｓ側）間に、ＶＤＤ側から、ＭＯ８電界
効果トランジスタ（以下ＭＯ８ＩＰ１ｅＴと略す）が４
個、すなわちＰチャネル型のＭＯ８ＦＫＴＱｍｅＰチャ
ネル型のＭＯ８ＦＩｌｉＴＱ、、、Ｎチャネル型のＭＯ
８Ｆ’ＫＴＱ、、Ｎチャネル型のＭＯＥＩＦＩＣＴＱ、
が、直列に接続されたものが、奇数個並んでおり、ＶＧ
ＩＩ側のＭＯ８Ｆ’ＢＴＱ、の列のゲートは、全て共通
で節点Ｎ、に接続されており、７１！８側のＭＯ８ＦＩ
ｌｔＴＱ１の列のゲートは、全て共通で節点Ｎ、に接続
されている。更に、ｖＤＤ側１節点Ｍ１間２節点’Ｉｍ
’、！間１節点Ｎ、、’Ｖ８８側間に、それぞれ、抵抗
Ｒ１ｅ Ｒａ ｍ Ｒａが挿入され、ＭＯ８ＦＦｉＴＱ
、とＱ、のゲート電圧ＶＧＰと７０１１を生成している
。本回路では、ＭＯ８ＦＪＣＴＱ、。
Ｖｓｓ （Ｖａｓ側）間に、ＶＤＤ側から、ＭＯ８電界
効果トランジスタ（以下ＭＯ８ＩＰ１ｅＴと略す）が４
個、すなわちＰチャネル型のＭＯ８ＦＫＴＱｍｅＰチャ
ネル型のＭＯ８ＦＩｌｉＴＱ、、、Ｎチャネル型のＭＯ
８Ｆ’ＫＴＱ、、Ｎチャネル型のＭＯＥＩＦＩＣＴＱ、
が、直列に接続されたものが、奇数個並んでおり、ＶＧ
ＩＩ側のＭＯ８Ｆ’ＢＴＱ、の列のゲートは、全て共通
で節点Ｎ、に接続されており、７１！８側のＭＯ８ＦＩ
ｌｔＴＱ１の列のゲートは、全て共通で節点Ｎ、に接続
されている。更に、ｖＤＤ側１節点Ｍ１間２節点’Ｉｍ
’、！間１節点Ｎ、、’Ｖ８８側間に、それぞれ、抵抗
Ｒ１ｅ Ｒａ ｍ Ｒａが挿入され、ＭＯ８ＦＦｉＴＱ
、とＱ、のゲート電圧ＶＧＰと７０１１を生成している
。本回路では、ＭＯ８ＦＪＣＴＱ、。
とＱ、のペアがイン′バータとして動作し、ＭＯ８ＦＦ
ＩＴＱ４とＱ８はインバータの動作電圧７＠ｆｆを制御
する。抵抗Ｒ，，’Ｒ，，Ｒ８は、温度依存性の小さな
抵抗素子を外付けしても良いし、集積回路内部に、例え
ば、多結晶シリコンなどによシ、温度係数小なる抵抗体
を実現させても良い。この抵抗値を変化させると、ゲー
ト電圧ＶＧＰ 、 ＶＧＩＩが変化し、インバータの動
作電圧ｖ＊ｆｔが変化する。
ＩＴＱ４とＱ８はインバータの動作電圧７＠ｆｆを制御
する。抵抗Ｒ，，’Ｒ，，Ｒ８は、温度依存性の小さな
抵抗素子を外付けしても良いし、集積回路内部に、例え
ば、多結晶シリコンなどによシ、温度係数小なる抵抗体
を実現させても良い。この抵抗値を変化させると、ゲー
ト電圧ＶＧＰ 、 ＶＧＩＩが変化し、インバータの動
作電圧ｖ＊ｆｔが変化する。
インバータの動作電圧７＠ｆｆが大きく々れは、各イン
バータにおける伝播遅延時間（以下ｔｐａｌ と略す）
が小さくたるので、発振周期が短くなシ、周波数は高く
なる。低周波数の発振回路を得るためには、インバータ
の動作電圧７＠ｆｆが、インバータを形成するＮチャネ
ルＭＯ８ＦＩＩ！ＴＱ、とＰチャネルＭＯ８ＩＦＩｌｉ
ＴＱｓの閾値電圧ｙ ’ｒ’ｍとｖファの和すたわちＶ
ＴＩＩ ＋ ｌ ＶＴＰ ｌよシも僅かに大きい程度に
トルＣイアバー１１（Ｄ動作電圧Ｖａｆｔがｙｔｍ−）
−Ｉ ＶＴＰ ｌ以下になると、インバータが動作しな
くなる）。
バータにおける伝播遅延時間（以下ｔｐａｌ と略す）
が小さくたるので、発振周期が短くなシ、周波数は高く
なる。低周波数の発振回路を得るためには、インバータ
の動作電圧７＠ｆｆが、インバータを形成するＮチャネ
ルＭＯ８ＦＩＩ！ＴＱ、とＰチャネルＭＯ８ＩＦＩｌｉ
ＴＱｓの閾値電圧ｙ ’ｒ’ｍとｖファの和すたわちＶ
ＴＩＩ ＋ ｌ ＶＴＰ ｌよシも僅かに大きい程度に
トルＣイアバー１１（Ｄ動作電圧Ｖａｆｔがｙｔｍ−）
−Ｉ ＶＴＰ ｌ以下になると、インバータが動作しな
くなる）。
しかし、以上により、ゲート電圧７ＧＦと７ＧＭが温度
に対して安定であったとしても、ＭＯ８ＦＩｎＴＱ Ｉ
−Ｑ ４の移動度が、温度上昇によって低下してしまう
ので、ゲート電圧’ｇａｐ 、 ＶＧＩＩは、温度変化
に対して安定というよりも、温度上昇に際して、インバ
ータの動作電圧７＠ｆｆを増大させるものであることが
望ましい。
に対して安定であったとしても、ＭＯ８ＦＩｎＴＱ Ｉ
−Ｑ ４の移動度が、温度上昇によって低下してしまう
ので、ゲート電圧’ｇａｐ 、 ＶＧＩＩは、温度変化
に対して安定というよりも、温度上昇に際して、インバ
ータの動作電圧７＠ｆｆを増大させるものであることが
望ましい。
従って、本発明の第２実施例を示す第４図のように、ゲ
ート電圧ＶＧＦとＶＧＭを、それぞれ、ｖＤＤ側と７ｓ
ｓ側間に直列に接続されたＰチャネルＭＯ８ＦＩＴＱｅ
と抵抗Ｒ４の間の節点Ｎ８、及び、抵抗ＲＢとＮチャネ
ル１（Ｏ８？ＢＴＱｓの間の節点Ｎ、から得ることにす
れば、温度上昇に伴い、ＭＯ８ＦＥＴＱＢ とＱ６の移
動度が低下して電流が減少し、抵抗Ｒ，とＲ６による電
位降下が小さくなり、ゲート電圧ＶＧＰは低下し、ゲー
ト電圧ＶＧＩＩは上昇するので、ＭＯ８Ｆ１ｕ’Ｉ’Ｑ
、とＱ、のゲート・ソース間電圧が増大し、結局、ＭＯ
８ＦＩＴＱ、とＱｓＫよって成るインバータの動作電圧
を高めることが可能となる。各ＭＯ８ＦＥＴの寸法及び
、抵抗Ｒ４とＲ６の大きさは、ＭＯ８ＦＫＴＱｔ とｑ
３の温度上昇による移動度低下に起因するｔｐａの増大
を、ＭＯ８？ＫＴＱ、とＱ４のソース・ドレイン間イン
ピーダンスのＳ少によって補償するだけのゲート電圧ｙ
ＧｐとｖＧＭの変化を生せしめるように選ぶ必要がある
。
ート電圧ＶＧＦとＶＧＭを、それぞれ、ｖＤＤ側と７ｓ
ｓ側間に直列に接続されたＰチャネルＭＯ８ＦＩＴＱｅ
と抵抗Ｒ４の間の節点Ｎ８、及び、抵抗ＲＢとＮチャネ
ル１（Ｏ８？ＢＴＱｓの間の節点Ｎ、から得ることにす
れば、温度上昇に伴い、ＭＯ８ＦＥＴＱＢ とＱ６の移
動度が低下して電流が減少し、抵抗Ｒ，とＲ６による電
位降下が小さくなり、ゲート電圧ＶＧＰは低下し、ゲー
ト電圧ＶＧＩＩは上昇するので、ＭＯ８Ｆ１ｕ’Ｉ’Ｑ
、とＱ、のゲート・ソース間電圧が増大し、結局、ＭＯ
８ＦＩＴＱ、とＱｓＫよって成るインバータの動作電圧
を高めることが可能となる。各ＭＯ８ＦＥＴの寸法及び
、抵抗Ｒ４とＲ６の大きさは、ＭＯ８ＦＫＴＱｔ とｑ
３の温度上昇による移動度低下に起因するｔｐａの増大
を、ＭＯ８？ＫＴＱ、とＱ４のソース・ドレイン間イン
ピーダンスのＳ少によって補償するだけのゲート電圧ｙ
ＧｐとｖＧＭの変化を生せしめるように選ぶ必要がある
。
さて、以上の構成によるならば、抵抗体Ｒ４５Ｒ３を集
積回路内に内蔵さ嬢ることにより、外付は部品なしで、
温度補償された発振回路を得ることができる。何らかの
形で順序回路を内蔵する集積回路の場合、適当な周波数
のクロック信号を基準として制御回路を構成するのが通
例であシ、本発明による発振回路によシ、クロック信号
を生成すれば、従来のような水晶振動子を接続するため
の端子を設ける必要もなくなる。
積回路内に内蔵さ嬢ることにより、外付は部品なしで、
温度補償された発振回路を得ることができる。何らかの
形で順序回路を内蔵する集積回路の場合、適当な周波数
のクロック信号を基準として制御回路を構成するのが通
例であシ、本発明による発振回路によシ、クロック信号
を生成すれば、従来のような水晶振動子を接続するため
の端子を設ける必要もなくなる。
また、各ＭＯ８Ｆ］ｌｆＴの寸法及び、抵抗Ｒ４とＲ，
の大きさを適当に選ぶことにより、インバータの動作電
圧ｖ＊ｔｆをＶ？１１ ＋ ｌ Ｖ？Ｐ ＋より、７Ｄ
Ｉ）まで変化させることが可能で、これにより、幅広い
帯域の周波数を得ることができる。従って、音声帯域程
度の周波数を、小規模な回路によって得られる。
の大きさを適当に選ぶことにより、インバータの動作電
圧ｖ＊ｔｆをＶ？１１ ＋ ｌ Ｖ？Ｐ ＋より、７Ｄ
Ｉ）まで変化させることが可能で、これにより、幅広い
帯域の周波数を得ることができる。従って、音声帯域程
度の周波数を、小規模な回路によって得られる。
また、温度補償を、ゲート電圧ＶＧＰ 、 ＶＧＩ双方
に対してではなく、一方についてのみ行うよう設計すれ
ば、他方を、アナログ電圧入力端子とすることにより、
この端子の電圧によって、発振周波数を制御することが
できる。これにより、広精度かつ高速なアナログ・デジ
タル変換器への応用を図ることができる。
に対してではなく、一方についてのみ行うよう設計すれ
ば、他方を、アナログ電圧入力端子とすることにより、
この端子の電圧によって、発振周波数を制御することが
できる。これにより、広精度かつ高速なアナログ・デジ
タル変換器への応用を図ることができる。
第１図は従来のリング・オシレータの回路図、第２図は
従来の水晶発振回路の回路図、第３図は本発明の第一実
施例の回路図、第４図は、本発明の温度補償を考慮に入
れた第二実施例の回路図である。 １ａ、 １ｂ、 ’１ ”・インバータ２・・・水晶振
動子 ３．４・・・容 量 ５・・・−・・・・帰還抵抗 ６．７ ・・・接続端子 Ｑ’ｓ ＝ Ｑｔ 、Ｑｓ・−ＩＪチャネルＭ、ＯＳ
Ｆ Ｅ ＴＱｓ ｅ Ｑ４ ａ Ｑａ・” Ｐチャネル
ＭＯ８ＦＥＴＲ１ｔ Ｒｔ ｒ Ｒａ ＋ Ｒ４ｒ Ｒ
ｓ・・・抵 抗ＮＩ ＊ ”ｔ ＃ Ｎ３１ Ｎ４・・
・・・・節 意思上 出願人 セイコー電子工業株式会社
従来の水晶発振回路の回路図、第３図は本発明の第一実
施例の回路図、第４図は、本発明の温度補償を考慮に入
れた第二実施例の回路図である。 １ａ、 １ｂ、 ’１ ”・インバータ２・・・水晶振
動子 ３．４・・・容 量 ５・・・−・・・・帰還抵抗 ６．７ ・・・接続端子 Ｑ’ｓ ＝ Ｑｔ 、Ｑｓ・−ＩＪチャネルＭ、ＯＳ
Ｆ Ｅ ＴＱｓ ｅ Ｑ４ ａ Ｑａ・” Ｐチャネル
ＭＯ８ＦＥＴＲ１ｔ Ｒｔ ｒ Ｒａ ＋ Ｒ４ｒ Ｒ
ｓ・・・抵 抗ＮＩ ＊ ”ｔ ＃ Ｎ３１ Ｎ４・・
・・・・節 意思上 出願人 セイコー電子工業株式会社
Claims (1)
- 奇数個のインバータあるいは、これと同等の機能を有す
る回路が初段インバータの出力が次段のインバータの入
力に接続され、前記次段のインバーターの出力が更に次
のインバータの入力に接続されることによりこれらのイ
ンバータが輪状に接続され、かつ、該インバータの正電
源、若しくは負電源に、インバータの動作電圧を制御す
る制御手段を有して、前記制御手段が温度上昇に際して
該インバータの動作電圧を高めることを特徴とする温度
補償付発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59014005A JPS60158717A (ja) | 1984-01-27 | 1984-01-27 | 温度補償付発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59014005A JPS60158717A (ja) | 1984-01-27 | 1984-01-27 | 温度補償付発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60158717A true JPS60158717A (ja) | 1985-08-20 |
Family
ID=11849096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59014005A Pending JPS60158717A (ja) | 1984-01-27 | 1984-01-27 | 温度補償付発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60158717A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0254212A2 (en) * | 1986-07-17 | 1988-01-27 | Kabushiki Kaisha Toshiba | MOS semiconductor circuit |
| JPH02130014A (ja) * | 1988-11-09 | 1990-05-18 | Toyoda Mach Works Ltd | 容量の温度補償回路 |
| FR2668668A1 (fr) * | 1990-10-30 | 1992-04-30 | Samsung Electronics Co Ltd | Generateur de tension de substrat pour un dispositif a semiconducteurs. |
| JPH04296113A (ja) * | 1991-03-25 | 1992-10-20 | Sanyo Electric Co Ltd | 電圧制御発振回路 |
| EP0614274A1 (en) * | 1993-03-04 | 1994-09-07 | Nec Corporation | Oscillator |
-
1984
- 1984-01-27 JP JP59014005A patent/JPS60158717A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0254212A2 (en) * | 1986-07-17 | 1988-01-27 | Kabushiki Kaisha Toshiba | MOS semiconductor circuit |
| US4853654A (en) * | 1986-07-17 | 1989-08-01 | Kabushiki Kaisha Toshiba | MOS semiconductor circuit |
| JPH02130014A (ja) * | 1988-11-09 | 1990-05-18 | Toyoda Mach Works Ltd | 容量の温度補償回路 |
| FR2668668A1 (fr) * | 1990-10-30 | 1992-04-30 | Samsung Electronics Co Ltd | Generateur de tension de substrat pour un dispositif a semiconducteurs. |
| JPH04296113A (ja) * | 1991-03-25 | 1992-10-20 | Sanyo Electric Co Ltd | 電圧制御発振回路 |
| EP0614274A1 (en) * | 1993-03-04 | 1994-09-07 | Nec Corporation | Oscillator |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE31749E (en) | Class B FET amplifier circuit | |
| JPH11177398A (ja) | 遅延回路 | |
| EP0936736B1 (en) | Delay elements arranged for a signal controlled oscillator | |
| JPH0347013B2 (ja) | ||
| US3958187A (en) | Clock signal generating device with complementary mos transistors | |
| JPH09293789A (ja) | 半導体集積回路 | |
| US6677825B2 (en) | Ring oscillator circuit and a delay circuit | |
| JP2591981B2 (ja) | アナログ電圧比較器 | |
| JPS60158717A (ja) | 温度補償付発振回路 | |
| US4383224A (en) | NMOS Crystal oscillator | |
| WO2022100755A1 (zh) | 一种低温漂环形振荡器、芯片及通信终端 | |
| JPH0258806B2 (ja) | ||
| JP3607580B2 (ja) | 電圧制御発振器 | |
| EP0257736B1 (en) | An amplifier having a cascade circuit | |
| US4032864A (en) | Electronic circuit having a misfet as an amplifying element | |
| JP3512137B2 (ja) | 電圧制御発振器及びｐｌｌ回路 | |
| JPH07202646A (ja) | 電圧制御発振回路 | |
| JPH01170203A (ja) | 電子発振器 | |
| JP2651246B2 (ja) | Ｃｍｏｓ入力バッファ回路 | |
| JPH0427729B2 (ja) | ||
| JPH10308654A (ja) | 電圧制御発振回路 | |
| US6255881B1 (en) | High tunability CMOS delay element | |
| JPH06343033A (ja) | 論理回路 | |
| JPS63276316A (ja) | 発振回路 | |
| JP3284926B2 (ja) | 電圧制御型発振器 |