KR20100073948A - 광대역 출력 주파수를 갖는 링 발진기 - Google Patents

광대역 출력 주파수를 갖는 링 발진기 Download PDF

Info

Publication number
KR20100073948A
KR20100073948A KR1020090026593A KR20090026593A KR20100073948A KR 20100073948 A KR20100073948 A KR 20100073948A KR 1020090026593 A KR1020090026593 A KR 1020090026593A KR 20090026593 A KR20090026593 A KR 20090026593A KR 20100073948 A KR20100073948 A KR 20100073948A
Authority
KR
South Korea
Prior art keywords
output
differential
signal
ring oscillator
unit
Prior art date
Application number
KR1020090026593A
Other languages
English (en)
Other versions
KR101208616B1 (ko
Inventor
이희동
김귀동
권종기
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US12/507,687 priority Critical patent/US8081038B2/en
Publication of KR20100073948A publication Critical patent/KR20100073948A/ko
Application granted granted Critical
Publication of KR101208616B1 publication Critical patent/KR101208616B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H03K3/0322—Ring oscillators with differential cells
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2201/00—Aspects of oscillators relating to varying the frequency of the oscillations
    • H03B2201/02—Varying the frequency of the oscillations by electronic means
    • H03B2201/0208—Varying the frequency of the oscillations by electronic means the means being an element with a variable capacitance, e.g. capacitance diode

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

본 발명에 따른 링 발진기는, 각 지연 셀에 추가로 연결된 버랙터에 의해 발진 주파수 범위를 넓힐 수 있을 뿐만 아니라, 상기 버랙터에 인가되는 제어 신호를 조절하는 것에 의해 발진 주파수를 간단하게 가변시킬 수 있으므로, 간단한 구조를 가지면서 광대역의 발진 주파수 범위를 갖는 잇점이 있다. 또한, 본 발명에 따른 링 발진기는, 각 지연 셀에 추가로 연결된 스위치에 의해 발진 주파수 범위를 간단하게 넓히거나 좁힐 수 있으므로, 여러 다른 발진기 회로에 적용이 용이하다는 잇점이 있다.
전압제어발진기, VCO, 링 발진기, 지연 셀, 버랙터, 스위치

Description

광대역 출력 주파수를 갖는 링 발진기{The ring oscillator with wide frequency range}
본 발명은 광대역 출력 주파수를 갖는 링 발진기에 관한 것으로, 더 자세하게는 추가로 구비된 버랙터 및 스위치에 의해 간단한 구조를 가지면서 광대역 발진 주파수 범위를 갖는 링 발진기에 관한 것이다.
본 발명은 지식경제부 및 정보통신연구진흥원의 IT성장동력기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호 : 2008-S-015-01, 과제명 : 45nm급 혼성 SoC용 아날로그 회로].
일반적으로 전압 제어 발진기(VCO: Voltage Control Oscillator)는 전압 조절로 발진 주파수를 제어하는 소자로서, 소정 주파수를 상향 변환(up-conversion) 하거나 또는 하향 변환(down-conversion)할 때 필수적으로 사용되는 소자이다.
이와 같은 전압 제어 발진기는 링 발진기, LC 발진기, 수정 발진기로 나눌 수 있으며, 그 중 링 발진기는 구조가 간단하기 때문에 클록/데이터 복원 회로와 주파수 합성기에서 폭넓게 사용되고 있다.
도 1a 및 도 1b는 종래의 링 발진기(100, 100')를 나타낸 도면이다.
도 1a를 참조하면, 링 발진기(100)는 다수의 지연 셀(100a~100c)이 루프로 구성되어 발진 주파수를 발생시키는 구조이며, 상기 각 지연 셀(100a~100c)은 입력 신호를 반전 및 지연시켜 출력하는 인버터로 구성된다.
이와 같이 구성된 링 발진기(100)의 발진 주파수는 상기 각 지연 셀(100a~100c)의 지연 시간에 의해 변화되며, 이에 대하여 간략하게 설명하면 다음과 같다.
먼저, 링 발진기에 N개의 지연 셀이 사용되고, 상기 각 지연 셀의 지연 시간을 tD 라고 가정하면, 루프를 한바퀴 돌았을때의 전체 지연 시간(2?N?tD)은 발진 주기(T)가 된다.
따라서, 링 발진기의 발진 주파수(fosc)는 다음의 수학식 1과 같이 나타낼 수 있다.
fosc = 1/(2·N·tD)
상기 수학식 1에서 알 수 있는 바와 같이, 링 발진기에 사용되는 각 지연 셀의 지연 시간(tD)을 빠르게 하면 발진 주파수가 높아지고, 지연 시간(tD)을 늦추면 발진 주파수가 낮아진다.
여기에서, 상기 각 지연 셀의 지연 시간을 변화시키는 하나의 방법으로서, 상기 각 지연 셀에 공급되는 바이어스 전류를 조절하여 트랜스컨턱턴스의 변화를 통해 지연 시간을 변화시키는 방법이 있다.
그러나, 상기와 같은 바이어스 조절 방법은 각 지연 셀에 낮은 바이어스 전류가 공급될 경우 각 지연 셀의 위상 잡음이 급격히 증가하는 문제점이 있다.
따라서, 고속 동작이 요구되는 링 발진기는 발진 주파수 범위를 넓히기 위해 도 1b와 같이 각 지연 셀의 출력 노드에 다수의 스위치드 캐패시터(110)를 각각 연결하는 방법을 이용한다.
하지만, 도 1b와 같이 구성된 링 발진기(100')에서는 다수의 스위치드 캐패시터(110)로 인해 회로의 복잡도와 칩 면적이 증가한다는 문제점이 있다.
또한, 다수의 스위치드 캐패시터(110)에 의해 발진 주파수에 큰 진폭 변동이 발생하게 되며, 이로 인하여 위상잡음의 변화폭이 커지는 문제점도 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 본 발명의 목적은 간단한 구조를 가지면서 광대역 발진 주파수 범위를 갖는 링 발진기를 구현하는 것이다.
상기 목적을 달성하기 위하여 본 발명에 따른 광대역 출력 주파수를 갖는 링 발진기는, 다수의 지연 셀이 루프 형태로 연결되어 발진 주파수를 발생시키는 구조를 가지며, 상기 각 지연 셀은, 전단의 지연 셀로부터 제1 차동 입력 신호를 입력받아 상기 제1 차동 입력 신호를 반전시켜 반전에 의해 소정 시간 지연된 신호를 제1, 2 출력 노드로 출력하는 트랜스컨덕턴스부; 상기 트랜스컨덕턴스부에 연결되어 외부로부터 입력된 제1 제어 신호에 따라 상기 제1 차동 입력 신호의 반전 속도를 가변시키는 반전 속도 가변부; 두단 전의 지연 셀로부터 제2 차동 입력 신호를 입력받아 상기 트랜스컨덕턴스부에 능동 부하를 제공하는 능동 부하부; 및 외부로부터 입력된 제2 제어 신호에 따라 상기 트랜스컨덕턴스부로부터 출력되는 차동 출력 신호의 출력 속도를 가변시키는 출력 속도 가변부를 포함하는 것을 특징으로 한다.
상기 트랜스컨덕턴스부는 상기 제1 차동 입력 신호가 게이트에 입력되는 제1, 2 NMOS 트랜지스터로 구성되며, 상기 반전 속도 가변부는 제1, 2 버랙터로 구성 된다.
여기에서, 상기 제1 제어 신호의 크기에 따라 상기 제1, 2 버랙터의 캐패시턴스값이 변화되어 상기 제1 차동 입력 신호의 반전 속도가 가변된다.
상기 능동 부하부는 두단 전의 지연 셀로부터 상기 제2 차동 입력 신호가 게이트에 입력되는 제1, 2 PMOS 트랜지스터로 구성되며, 상기 출력 속도 가변부는, 전원 전압 및 상기 제1, 2 출력 노드 사이에 크로스-커플된 제3, 4 PMOS 트랜지스터와, 상기 제2 제어 신호에 따라 상기 제3, 4 PMOS 트랜지스터를 온오프하는 제1, 2 스위치로 구성된다.
여기에서, 상기 제2 제어 신호에 따라 상기 제1, 2 스위치에 의해 상기 제3, 4 PMOS 트랜지스터가 온되면, 상기 제3, 4 PMOS 트랜지스터가 상기 차동 출력 신호를 래치하여 상기 차동 출력 신호의 출력 속도를 증가시킨다.
본 발명에 따른 링 발진기는, 각 지연 셀에 추가로 연결된 버랙터에 의해 발진 주파수 범위를 넓힐 수 있을 뿐만 아니라, 상기 버랙터에 인가되는 제어 신호를 조절하는 것에 의해 발진 주파수를 간단하게 가변시킬 수 있으므로, 간단한 구조를 가지면서 광대역의 발진 주파수 범위를 갖는 잇점이 있다.
또한, 본 발명에 따른 링 발진기는, 각 지연 셀에 추가로 연결된 스위치에 의해 발진 주파수 범위를 간단하게 넓히거나 좁힐 수 있으므로, 여러 다른 발진기 회로에 적용이 용이하다는 잇점이 있다.
이하, 본 발명에 따른 링 발진기에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명에 따른 링 발진기(200)를 나타낸 도면이다.
도 2를 참조하면, 본 발명에 따른 링 발진기(200)는, 입력 신호를 반전 및 지연시켜 출력하는 제1 내지 제4 지연 셀(200a~200d)이 루프 형태로 연결되어 발진 주파수를 발생시키는 구조를 가지며, 상기 각 지연 셀(200a~200d)은 입력 신호를 반전 및 지연시켜 출력하는 인버터 또는 지연 소자로 구성될 수 있다.
상기 각 지연 셀(200a~200d)은 전단의 지연 셀로부터 입력된 제1 차동 입력 신호(+Vi1, -Vi1)를 반전시켜 반전에 의해 소정 시간 지연된 신호를 차동 출력 신호(-Vo, +Vo)로 출력한다.
이 때, 제1 제어 신호(Vct1)에 의해 상기 제1 차동 입력 신호(+Vi1, -Vi1)의 반전 속도가 조절되며, 제2 제어 신호(Vct2)에 의해 상기 각 지연 셀(200a~200d)이 차동 모드 혹은 단일 모드로 동작하여 상기 차동 출력 신호(-Vo, +Vo)의 출력 속도가 조절된다.
본 발명의 이해를 돕기 위해 상기 제1 지연 셀(200a)의 동작을 간략하게 설명하면 다음과 같다.
먼저, 이전 단의 상기 제4 지연 셀(200d)의 차동 출력 신호(-Vo, +Vo)가 상기 제1 지연 셀(200a)의 제1 차동 입력 신호(-Vi1, +Vi1)로서 입력된다. 이와 동시 에, 두단 전의 상기 제3 지연 셀(200c)의 차동 출력 신호(-Vo, +Vo)가 상기 제1 지연 셀(200a)의 제2 차동 입력 신호(-Vi2, +Vi2)로서 입력된다.
그 다음, 상기 제1 지연 셀(200a)은 상기 제1 차동 입력 신호(+Vi1, -Vi1)를 반전시키면서 상기 제1 제어 신호(Vct1)에 따라 소정 시간 지연시켜 차동 출력 신호(-Vo, +Vo)로 출력한다.
이 때, 상기 제2 제어 신호(Vct2)에 의해 상기 차동 출력 신호(-Vo, +Vo)의 출력 속도가 조절된다.
상기 제2, 3, 4 지연 셀(200b~200d)의 동작 방식도 상기 제1 지연 셀(200a)의 동작 방식과 동일하다.
한편, 상기 각 지연 셀(200a~200d)은 바크하우센(Barkhausen) 발진조건을 만족하기 위해 다음과 같은 연결 구조를 갖는다.
먼저, 상기 제1, 2, 3 지연 셀(200a~200c)의 음 및 양의 차동 출력 신호(-Vo, +Vo)는 다음 지연 셀의 양 및 음의 제1 차동 입력 신호(+Vi1, -Vi1)로 각각 입력된다.
하지만, 소신호 등가회로 분석시 루프이득 크기가 1이상이며, 루프이득의 위상이 360도의 정수배가 되어야 하는 바크하우센(Barkhausen) 발진조건을 만족하기 위해, 상기 제4 지연 셀(200d)의 음 및 양의 차동 출력 신호(-Vo, +Vo)는 피드백되면서 상기 제1 지연 셀(200a)의 음 및 양의 제1 차동 입력 신호(-Vi1, +Vi1)로 각각 교차 입력된다.
다음으로, 상기 제1 지연 셀(200a)의 음 및 양의 차동 출력 신호(-Vo, +Vo) 는 상기 제3 지연 셀(200c)의 양 및 음의 제2 차동 입력 신호(+Vi2, -Vi2)로 각각 입력되고, 상기 제2 지연 셀(200b)의 음 및 양의 차동 출력 신호(-Vo, +Vo)는 상기 제4 지연 셀(200d)의 양 및 음의 제2 차동 입력 신호(+Vi2, -Vi2)로 각각 입력된다.
하지만, 앞서 상술한 바와 같이 바크하우센(Barkhausen) 발진조건을 만족하기 위해, 상기 제3 지연 셀(200c)의 음 및 양의 차동 출력 신호(-Vo, +Vo)는 피드백되면서 제1 지연 셀(200a)의 음 및 양의 제2 차동 입력 신호(-Vi2, +Vi2)로 각각 교차 입력되며, 상기 제4 지연 셀(200d)의 음 및 양의 차동 출력 신호(-Vo, +Vo) 역시 피드백되면서 제2 지연 셀(200b)의 음 및 양의 제2 차동 입력 신호(-Vi2, +Vi2)로 각각 교차 입력된다.
즉, 상기 각 지연 셀(200a~200d)로부터 출력되는 차동 출력 신호 중에서 피드백되는 차동 출력 신호는 다른 지연 셀에 입력될 때 교차되어 입력된다.
본 실시예에서는 링 발진기에 포함된 지연 셀이 짝수개인 경우를 예로 들어 설명하였지만, 만약 지연 셀이 홀수개인 경우 모든 지연 셀의 입출력 신호 구성은 교차 형태를 이루도록 구성되는 것이 바람직하다.
상기 각 지연 셀(200a~200d)의 구성 및 동작에 대하여 더 자세히 설명하면 다음과 같다.
도 3은 도 2에 도시된 각 지연 셀(200a~200d)의 회로도이다.
도 3를 참조하면, 본 발명의 링 발진기(200)를 구성하는 각 지연 셀(200a~200d)은, 상기 제1 차동 입력 신호(+Vi1, -Vi1)를 반전시켜 반전에 의해 소정 시간 지연된 차동 출력 신호(-Vo, +Vo)를 출력하는 트랜스컨덕턴스부(210)와, 상기 트랜스컨덕턴스부(210)에 연결되어 상기 제1 제어 신호(Vct1)에 따라 상기 제1 차동 입력 신호(+Vi1, -Vi1)의 반전 속도(반전 지연 시간)를 가변시키는 반전 속도 가변부(230)와, 상기 제2 차동 입력 신호(+Vi2, -Vi2)를 입력받아 상기 트랜스컨덕턴스부(210)에 능동 부하를 제공하는 능동 부하부(250)와, 상기 제2 제어 신호(Vct2)에 따라 상기 차동 출력 신호(-Vo, +Vo)의 출력 속도(출력 지연 시간)를 가변시키는 출력 속도 가변부(270)를 포함한다.
여기에서, 상기 트랜스컨덕턴스부(210)와 상기 반전 속도 가변부(230)를 합쳐 하나의 큰 트랜스컨덕턴스 모듈로 볼 수 있으며, 상기 능동 부하부(250)와 상기 출력 속도 가변부(270)를 합쳐 하나의 큰 능동 부하 모듈로 볼 수 있다.
상기 트랜스컨덕턴스부(210)는 소정의 트랜스컨덕턴스에 의해 상기 제1 차동 입력 신호(+Vi1, -Vi1)를 반전시켜 반전에 의해 소정 시간 지연된 차동 출력 신호(-Vo, +Vo)를 출력하는 제1, 2 NMOS 트랜지스터(NM1, NM2)로 구성되며, 상기 반전 속도 가변부(230)는 상기 제1 제어 신호(Vct1)에 따라 상기 제1 차동 입력 신호(+Vi1, -Vi1)의 반전 속도를 가변시키는 제1, 2 버랙터(VC1, VC2)로 구성된다.
상기 능동 부하부(250)는 소정의 트랜스컨덕턴스를 갖는 제1, 2 PMOS 트랜지스터(PM1, PM2)로 구성되며, 상기 출력 속도 가변부(270)는 크로스-커플된 제3, 4 PMOS 트랜지스터(PM3, PM4)와, 상기 제2 제어 신호(Vct2)에 따라 상기 제3, 4 PMOS 트랜지스터(PM3, PM4)를 온오프하는 제1, 2 스위치(SW1, SW2)로 구성된다.
설명의 편의를 위해 상기 제3, 4 PMOS 트랜지스터(PM3, PM4)가 오프 상태인 경우를 단일 모드라 하고, 온 상태인 경우를 차동 모드라 한다.
먼저 상기 각 구성 요소의 연결관계에 대하여 더 자세히 설명하면 다음과 같다.
먼저, 상기 제1 NMOS 트랜지스터(NM1)는 음의 차동 출력 신호(-Vo)가 출력되는 제1 출력 노드(N1)와 접지(GND) 사이에 연결되며, 상기 제2 NMOS 트랜지스터(NM2)는 양의 차동 출력 신호(+Vo)가 출력되는 제2 출력 노드(N2)와 접지(GND) 사이에 연결된다. 상기 제1, 2 NMOS 트랜지스터(NM1, NM2)의 게이트에는 제1 차동 입력 신호(+Vi1, -Vi1)가 각각 입력되고, 상기 제1, 2 NMOS 트랜지스터(NM1, NM2)의 드레인은 상기 제1, 2 출력 노드(N1, N2)에 각각 연결되며, 소스는 접지(GND)에 공통으로 연결된다.
그 다음, 상기 제1 버랙터(VC1)는 상기 제1 NMOS 트랜지스터(NM1)의 드레인과 제3 노드(N3) 사이에 연결되며, 상기 제2 버랙터(VC2)는 상기 제2 NMOS 트랜지스터(NM2)의 드레인과 상기 제3 노드(N3) 사이에 연결된다. 여기에서, 상기 제3 노드(N3)는 상기 제1 제어 신호(Vct1)가 입력되는 노드이다.
그 다음, 상기 제1, 2 PMOS 트랜지스터(PM1, PM2)는 전원 전압(VDD)과 상기 제1, 2 출력 노드(N1, N2) 사이에 각각 연결된다. 상기 제1, 2 PMOS 트랜지스터(PM1, PM2)의 게이트에는 두단 전 지연 셀의 차동 출력 신호가 제2 차동 입력 신호(+Vi2, -Vi2)로 각각 입력되고, 상기 제1, 2 PMOS 트랜지스터(PM1, PM2)의 소스는 전원 전압(VDD)에 공통으로 연결되며, 드레인은 상기 제1, 2 출력 노드(N1, N2)에 각각 연결된다.
여기에서, 상기 제1, 2 PMOS 트랜지스터(PM1, PM2)의 게이트에 두단 전 지연 셀의 차동 출력 신호를 제2 차동 입력 신호(+Vi2, -Vi2)가 입력됨에 따라, 상기 제1, 2 NMOS 트랜지스터(NM1, NM2)에 비해 동작 속도가 느린 상기 제1, 2 PMOS 트랜지스터(PM1, PM2)의 동작 속도가 빨라져 상기 차동 출력 신호(-Vo, +Vo)의 출력 속도가 빨라지게 된다.
그 다음, 상기 제3, 4 PMOS 트랜지스터(PM3, PM4)는 전원 전압(VDD)과 상기 제1, 2 출력 노드(N1, N2) 사이에 각각 크로스-커플되어 연결되며, 상기 제3, 4 PMOS 트랜지스터(PM3, PM4)의 게이트에는 제4 노드(N4)로부터 입력되는 상기 제2 제어 신호(Vct2)에 따라 온/오프되는 제1, 2 스위치(SW1, SW2)가 각각 연결된다. 상기 제3, 4 PMOS 트랜지스터(PM3, PM4)의 드레인은 상기 제1, 2 PMOS 트랜지스터(PM1, PM2)의 드레인에 연결되고, 소스는 전원 전압(VDD)에 공통으로 연결된다.
이와 같이 구성된 각 지연 셀(200a~200d)은, (1) 상기 반전 속도 가변부(230)에 의해 상기 제1 차동 입력 신호(+Vi1, -Vi1)의 반전 속도가 조절되어 이를 통해 발진 주파수의 가변이 가능한 것과, (2) 상기 출력 속도 가변부(270)에 의해 단일 모드 혹은 차동 모드로 동작하여 상기 차동 출력 신호(-Vo, +Vo)의 출력 속도가 조절되어 이를 통해 발진 주파수 가변이 가능한 것에 가장 큰 특징이 있는 바, 이에 대하여 보다 자세히 설명하면 다음과 같다.
(1) 상기 반전 속도 가변부(230)에 의한 발진 주파수 가변
상기 반전 속도 가변부(230)를 구성하는 제1, 2 버랙터(VC1, VC2)는 상기 제1 제어 신호(Vct1)에 따라 캐패시턴스가 가변되는 소자로서, 본 발명의 이해를 돕 기 위해 상기 제1, 2 버랙터(VC1, VC2)가 발진 주파수에 미치는 영향을 살펴보면 다음과 같다.
도 4a와 도 4b는 도 3에 도시된 제1, 2 버랙터(VC1, VC2)의 제1 제어 신호(Vct1)에 대한 캐패시턴스 변화를 나타낸 그래프로서, 단일 모드와 차동 모드에서의 캐패시턴스 변화를 나타낸 그래프이다.
도 4a 및 도 4b에 도시된 바와 같이, 상기 제1, 2 버랙터(VC1, VC2)에 인가되는 제1 제어 신호(Vct1)의 크기가 증가할수록 상기 제1, 2 버랙터(VC1, VC2)의 캐패시턴스 값이 감소하는 것을 알 수 있다.
이와 같이 제1, 2 버랙터(VC1, VC2)의 캐패시턴스값이 감소되면, 상기 제1, 2 NMOS 트랜지스터(NM1, NM2)의 트랜스컨덕턴스에는 변화가 없지만, 캐패시턴스는 감소하게 된다. 그리고, 상기 제1, 2 NMOS 트랜지스터(NM1, NM2)의 캐패시턴스가 감소되면, 상기 제1 차동 입력 신호(+Vi1, -Vi1)의 반전 속도가 증가되어 반전에 의한 지연 시간이 감소되므로, 결과적으로 발진 주파수가 높아지게 된다.
즉, 종래의 링 발진기(100)는 발진 주파수 범위를 변화시키기 위해 별도의 스위치드 캐패시터(110)를 구비해야 하기 때문에 회로의 복잡도와 칩 면적이 증가하는 문제점이 있지만, 본 발명의 링 발진기(200)는 상기 제1, 2 버랙터(VC1, VC2)에 인가되는 제1 제어 신호(Vct1)를 조절함으로써 발진 주파수를 간단하게 가변시킬 수 있으므로, 회로의 복잡도와 칩 면적을 감소시킬 수 있다.
한편, 도 4a에 도시된 단일 모드에서의 제1, 2 버랙터(VC1, VC2)의 캐패시턴스 변화값이 도 4b에 도시된 차동 모드에서의 제1, 2 버랙터(VC1, VC2)의 캐패시턴 스 변화값 보다 약 4배 정도 큰 것을 알 수 있다.
따라서, 상기 제1, 2 버랙터(VC1, VC2)에 인가되는 제1 제어 신호(Vct1)를 조절하여 발진 주파수를 가변시킬 수 있을 뿐만 아니라, 단일 모드와 차동 모드에서의 제1, 2 버랙터(VC1, VC2)의 캐패시턴스 변화에 의해서도 발진 주파수를 가변시킬 수 있으므로, 종래의 링 발진기(100)에 비하여 훨씬 넓은 발진 주파수 범위를 갖게 된다.
(2) 상기 출력 속도 가변부(270)에 의한 발진 주파수 가변
상기 출력 속도 가변부(270)를 구성하는 제3, 4 PMOS 트랜지스터(PM3, PM4)는 상기 제2 제어 신호(Vct2)에 따라 단일 모드 혹은 차동 모드로 동작하여 상기 차동 출력 신호(-Vo, +Vo)의 출력 속도를 제어하며, 본 발명의 이해를 돕기 위해 상기 제3, 4 PMOS 트랜지스터(PM3, PM4)가 발진 주파수에 미치는 영향을 살펴보면 다음과 같다.
도 5a 및 도 5b는 본 발명에 따른 링 발진기(200)의 단일 모드 및 차동 모드에서의 전체 출력 파형(+Vout, -Vout)을 나타낸 시뮬레이션 결과이다.
도 5a를 참조하면, 상기 제3, 4 PMOS 트랜지스터(PM3, PM4)가 오프 상태인 단일 모드의 경우 T1의 시간 동안 2개의 파형이 출력되지만, 도 5b를 참조하면, 상기 제3, 4 PMOS 트랜지스터(PM3, PM4)가 온 상태인 차동 모드의 경우 T1의 시간 동안 4개의 파형이 출력되는 것을 알 수 있다.
즉, 단일 모드의 경우에는 상기 능동 부하부(250)의 제1, 2 PMOS 트랜지스터(PM1, PM2)로부터 제공된 능동 부하값과, 상기 제1, 2 버랙터(VC1, VC2)의 캐패 시턴스값(도 4a 참조)에 의해 상기 차동 출력 신호(-Vo, +Vo)의 출력 속도가 결정된다. 이와 달리, 차동 모드의 경우에는 상기 능동 부하부(250)의 제1, 2 PMOS 트랜지스터(PM1, PM2)로부터 제공된 능동 부하값과, 상기 제1, 2 버랙터(VC1, VC2)의 캐패시턴스값(도 4b 참조)과, 상기 제3, 4 PMOS 트랜지스터(PM3, PM4)가 상기 차동 출력 신호(-Vo, +Vo)를 래치하는 래치 강도에 의해 상기 차동 출력 신호(-Vo, +Vo)의 출력 속도가 결정되며, 이에 따라 상기 차동 출력 신호(-Vo, +Vo)의 출력 속도가 단일 모드의 경우에 비하여 빨라진다.
이 때, 상기 제3, 4 PMOS 트랜지스터(PM3, PM4)의 크기에 따라 상기 차동 출력 신호(-Vo, +Vo)를 래치하는 래치 강도가 달라진다.
따라서, 이러한 단일 모드와 차동 모드에서의 차동 출력 신호(-Vo, +Vo)의 출력 속도 차이에 의해 단일 모드와 차동 모드에서의 발진 주파수의 범위도 달라지게 되며, 그 결과가 도 6에 도시되어 있다.
도 6은 본 발명에 따른 링 발진기(200)의 단일 모드 및 차동 모드에서의 발진 주파수를 나타낸 시뮬레이션 결과이다.
도 6에 도시된 바와 같이, 단일 모드로 동작할 때 발진 주파수 가변 범위는 140~200 MHz 이고, 차동 모드로 동작할 때 발진 주파수 가변 범위는 250~700 MHz 이며, 이러한 시뮬레이션 결과로부터 단일 모드에서 보다 차동 모드에서 고주파 대역의 발진 주파수가 출력되는 것을 알 수 있다.
즉, 본 발명의 링 발진기(200)는 상기 제1, 2 스위치부(SW1, SW2)의 간단한 온/오프 동작에 의해 단일 모드 발진과 차동 모드 발진을 간단하게 선택할 수 있으 므로, 이에 따라 추가적인 캐패시터 소자 없이 다양한 발진 주파수를 출력할 수 있다.
상술한 바와 같이, 본 발명의 링 발진기(200)는, 각 지연 셀(200a~200d)에 추가로 구비된 상기 제1, 2 버랙터(VC1, VC2)에 의해 발진 주파수의 범위를 넓힐 수 있을 뿐만 아니라, 상기 제1, 2 버랙터(VC1, VC2)에 인가되는 제1 제어 신호(Vct1)를 조절하는 것에 의해 발진 주파수를 간단하게 가변시킬 수 있으므로, 종래의 링 발진기(100)에 비하여 간단한 구조를 가지면서 광대역의 발진 주파수 범위를 갖는 잇점이 있다.
또한, 본 발명의 링 발진기(200)는, 각 지연 셀(200a~200d)에 추가로 구비된 상기 제1, 2 스위치부(SW1, SW2)에 의해 발진 주파수 범위를 간단하게 넓히거나 좁힐 수 있으므로, 여러 다른 발진기 회로에 적용이 용이하다는 잇점이 있다.
한편, 본 실시예에서는 4개의 지연 셀로 구성된 링 발진기에 대하여 설명하였지만, 지연 셀의 개수 및 연결 구조는 다양하게 변형이 가능함은 물론이다.
또한, 본 실시예에서는 각 지연 셀에 하나의 출력 속도 가변부(270)가 구비된 경우를 예로 들어 설명하였지만, 다수개의 출력 속도 가변부(270)에 스위치를 각각 연결하여 다단으로 병렬 연결한 후 상기 스위치를 통해 차동 출력 신호의 출력 속도를 여러 레벨로 조절하는 것도 가능하다.
또한, 상기 제1, 2 NMOS 트랜지스터(NM1, NM2)는 PMOS 트랜지스터로 대체 가능하며, 마찬가지로 제1 내지 제4 PMOS 트랜지스터(PM1~PM4)는 NMOS 트랜지스터로 대체 가능하다. 즉, 도 3에 도시된 지연 셀의 회로도는 상보적인 회로도로 대체 가 능하다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 설명하였다. 그러나, 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것으로, 본 발명의 범위가 상기의 실시예에 한정되는 것은 아니며, 여러 가지 다른 형태로 변형이 가능함은 물론이다.
도 1a 및 도 1b는 종래의 링 발진기를 나타낸 도면이다.
도 2는 본 발명에 따른 링 발진기를 나타낸 도면이다.
도 3은 도 2에 도시된 각 지연 셀의 회로도이다.
도 4a와 도 4b는 도 3에 도시된 제1, 2 버랙터의 제1 제어 신호에 대한 캐패시턴스 변화를 나타낸 그래프로서, 단일 모드와 차동 모드에서의 캐패시턴스 변화를 나타낸 그래프이다.
도 5a 및 도 5b는 본 발명에 따른 링 발진기의 단일 모드 및 차동 모드에서의 출력 파형을 나타낸 시뮬레이션 결과이다.
도 6은 본 발명에 따른 링 발진기의 단일 모드 및 차동 모드에서의 발진 주파수를 나타낸 시뮬레이션 결과이다.
* 도면의 주요부분에 대한 부호의 설명 *
100, 100' : 종래의 링 발진기
100a ~ 100c : 종래의 링 발진기의 지연 셀
110 : 스위치드 캐패시터
200 : 본 발명의 링 발진기
200a ~ 200d : 본 발명의 링 발진기의 지연 셀
+Vi1, -Vi1 : 지연 셀의 제1 차동 입력 신호
+Vi2, -Vi2 : 지연 셀의 제2 차동 입력 신호
Vct1, Vct2 : 지연 셀의 제1, 2 제어 신호
-Vo, +Vo : 지연 셀의 차동 출력 신호
210 : 트랜스컨덕턴스부
NM1, NM2 : 제1, 2 NMOS 트랜지스터
230 : 반전 속도 가변부
VC1, VC2 : 제1, 2 버랙터
250 : 능동 부하부
PM1, PM2 : 제1, 2 PMOS 트랜지스터
270 : 출력 속도 가변부
PM3, PM4 : 제3, 4 PMOS 트랜지스터
SW1, SW2 : 제1, 2 스위치

Claims (10)

  1. 다수의 지연 셀이 루프 형태로 연결되어 발진 주파수를 발생시키는 구조를 가지며,
    상기 각 지연 셀은,
    전단의 지연 셀로부터 제1 차동 입력 신호를 입력받아 상기 제1 차동 입력 신호를 반전시켜 반전에 의해 소정 시간 지연된 신호를 제1, 2 출력 노드로 출력하는 트랜스컨덕턴스부;
    상기 트랜스컨덕턴스부에 연결되어 외부로부터 입력된 제1 제어 신호에 따라 상기 제1 차동 입력 신호의 반전 속도를 가변시키는 반전 속도 가변부;
    두단 전의 지연 셀로부터 제2 차동 입력 신호를 입력받아 상기 트랜스컨덕턴스부에 능동 부하를 제공하는 능동 부하부; 및
    외부로부터 입력된 제2 제어 신호에 따라 상기 트랜스컨덕턴스부로부터 출력되는 차동 출력 신호의 출력 속도를 가변시키는 출력 속도 가변부를 포함하는 것을 특징으로 하는 광대역 출력 주파수를 갖는 링 발진기.
  2. 제 1항에 있어서,
    상기 트랜스컨덕턴스부는 상기 제1 차동 입력 신호가 게이트에 입력되는 제1, 2 NMOS 트랜지스터로 구성되며,
    상기 제1 NMOS 트랜지스터는 상기 제1 출력 노드 및 접지 사이에 연결되고, 상기 제2 NMOS 트랜지스터는 상기 제2 출력 노드 및 접지 사이에 연결된 것을 특징으로 하는 광대역 출력 주파수를 갖는 링 발진기.
  3. 제 2항에 있어서,
    상기 반전 속도 가변부는 제1, 2 버랙터로 구성되며,
    상기 제1 버랙터는 상기 제1 NMOS 트랜지스터의 드레인 및 상기 제1 제어 신호가 입력되는 제3 노드 사이에 연결되고, 상기 제2 버랙터는 상기 제2 NMOS 트랜지스터의 드레인 및 상기 제3 노드 사이에 연결된 것을 특징으로 하는 광대역 출력 주파수를 갖는 링 발진기.
  4. 제 3항에 있어서,
    상기 제1 제어 신호의 크기에 따라 상기 제1, 2 버랙터의 캐패시턴스값이 변화되어 상기 제1 차동 입력 신호의 반전 속도가 가변되는 것을 특징으로 하는 광대역 출력 주파수를 갖는 링 발진기.
  5. 제 1항에 있어서, 상기 능동 부하부는 두단 전의 지연 셀로부터 상기 제2 차 동 입력 신호가 게이트에 입력되는 제1, 2 PMOS 트랜지스터로 구성되며,
    상기 제1 PMOS 트랜지스터는 전원 전압 및 상기 제1 출력 노드 사이에 연결되고, 상기 제2 PMOS 트랜지스터는 전원 전압 및 상기 제2 출력 노드 사이에 연결된 것을 특징으로 하는 광대역 출력 주파수를 갖는 링 발진기.
  6. 제 1항에 있어서, 상기 출력 속도 가변부는,
    전원 전압 및 상기 제1, 2 출력 노드 사이에 크로스-커플된 제3, 4 PMOS 트랜지스터와, 상기 제2 제어 신호에 따라 상기 제3, 4 PMOS 트랜지스터를 온오프하는 제1, 2 스위치로 구성된 것을 특징으로 하는 광대역 출력 주파수를 갖는 링 발진기.
  7. 제 6항에 있어서,
    상기 제2 제어 신호에 따라 상기 제1, 2 스위치에 의해 상기 제3, 4 PMOS 트랜지스터가 오프되면, 상기 능동 부하부로부터 제공된 능동 부하값과 상기 반전 속도 가변부를 통해 가변된 상기 제1 차동 입력 신호의 반전 속도에 의해 상기 차동 출력 신호의 출력 속도가 결정되는 것을 특징으로 하는 광대역 출력 주파수를 갖는 링 발진기.
  8. 제 6항에 있어서,
    상기 제2 제어 신호에 따라 상기 제1, 2 스위치에 의해 상기 제3, 4 PMOS 트랜지스터가 온되면, 상기 제3, 4 PMOS 트랜지스터가 상기 차동 출력 신호를 래치하여 상기 차동 출력 신호의 출력 속도를 증가시키는 것을 특징으로 하는 광대역 출력 주파수를 갖는 링 발진기.
  9. 제 8항에 있어서, 상기 제3, 4 PMOS 트랜지스터의 크기에 따라 상기 차동 출력 신호를 래치하는 래치 강도가 달라지는 것을 특징으로 하는 광대역 출력 주파수를 갖는 링 발진기.
  10. 제 1항에 있어서, 상기 각 지연 셀은 바크하우센 발진조건을 만족하도록 연결된 것을 특징으로 하는 광대역 출력 주파수를 갖는 링 발진기.
KR1020090026593A 2008-12-22 2009-03-27 광대역 출력 주파수를 갖는 링 발진기 KR101208616B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/507,687 US8081038B2 (en) 2008-12-22 2009-07-22 Ring oscillator having wide frequency range

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080131512 2008-12-22
KR1020080131512 2008-12-22

Publications (2)

Publication Number Publication Date
KR20100073948A true KR20100073948A (ko) 2010-07-01
KR101208616B1 KR101208616B1 (ko) 2012-12-06

Family

ID=42636812

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090026593A KR101208616B1 (ko) 2008-12-22 2009-03-27 광대역 출력 주파수를 갖는 링 발진기

Country Status (1)

Country Link
KR (1) KR101208616B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120064513A (ko) * 2010-12-09 2012-06-19 한국전자통신연구원 다중-루프를 갖는 위상 고정 루프 회로
KR20130071977A (ko) * 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 전압제어발진기
WO2018052630A1 (en) * 2016-09-16 2018-03-22 Intel Corporation Rf switches for capacitive oscillator tuning
KR20200059925A (ko) 2018-11-22 2020-05-29 주식회사 비앤디네트웍스 데크 플레이트 고정방법
KR20200063911A (ko) 2018-11-28 2020-06-05 주식회사 비앤디네트웍스 대들보와 데크 플레이트의 결합구조

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208819A (ja) 2001-01-05 2002-07-26 Tdk Corp 発振回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120064513A (ko) * 2010-12-09 2012-06-19 한국전자통신연구원 다중-루프를 갖는 위상 고정 루프 회로
KR20130071977A (ko) * 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 전압제어발진기
WO2018052630A1 (en) * 2016-09-16 2018-03-22 Intel Corporation Rf switches for capacitive oscillator tuning
US10483911B2 (en) 2016-09-16 2019-11-19 Intel Corporation MOS transistor-based RF switch topologies for high speed capacitive tuning of oscillators
KR20200059925A (ko) 2018-11-22 2020-05-29 주식회사 비앤디네트웍스 데크 플레이트 고정방법
KR20200063911A (ko) 2018-11-28 2020-06-05 주식회사 비앤디네트웍스 대들보와 데크 플레이트의 결합구조

Also Published As

Publication number Publication date
KR101208616B1 (ko) 2012-12-06

Similar Documents

Publication Publication Date Title
US8081038B2 (en) Ring oscillator having wide frequency range
US8154352B2 (en) Oscillating circuit
US20200177193A1 (en) Voltage controlled oscillator based on complementary current-injection field-effect transistor devices
US7298183B2 (en) High frequency divider circuits and methods
US7176737B2 (en) Phase-locked loop and delay-locked loop including differential delay cells having differential control inputs
JP5876368B2 (ja) 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路
US20060192623A1 (en) Apparatus and methods for wide tuning-range ring oscillators
US20050264336A1 (en) Differential type delay cells and methods of operating the same
US6075419A (en) High speed wide tuning range multi-phase output ring oscillator
US7355488B2 (en) Differential amplifier for use in ring oscillator
KR101208616B1 (ko) 광대역 출력 주파수를 갖는 링 발진기
JP2009260607A (ja) 電圧制御発振器及び位相同期回路
US7145409B2 (en) Low power quadrature voltage controlled oscillator using back gate
US7595668B2 (en) High speed dynamic frequency divider
US20080238560A1 (en) Voltage-controlled oscillator and method of operating the same
Zhao et al. A wide tuning range voltage-controlled ring oscillator dedicated to ultrasound transmitter
Sharroush A voltage-controlled ring oscillator based on an FGMOS transistor
JP2000156629A (ja) 発振回路、位相同期回路、位相補間回路、位相調整回路および位相結合回路
Zhang et al. Process variation compensated voltage controlled ring oscillator with Subtraction-based Voltage Controlled Current Source
Saini et al. Differential ring voltage controlled oscillator-A review
Wei et al. Novel building blocks for PLL using complementary logic in 28nm UTBB-FDSOI technology
US7843276B2 (en) Oscillator
Agarwal et al. A comparative study on performance validation of ring oscillator for UWB & low power
Suman et al. An improved performance ring VCO: Analysis and design
Singh A low voltage high speed DCVSL based ring oscillator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161027

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 8