JP2009260607A - 電圧制御発振器及び位相同期回路 - Google Patents
電圧制御発振器及び位相同期回路 Download PDFInfo
- Publication number
- JP2009260607A JP2009260607A JP2008106638A JP2008106638A JP2009260607A JP 2009260607 A JP2009260607 A JP 2009260607A JP 2008106638 A JP2008106638 A JP 2008106638A JP 2008106638 A JP2008106638 A JP 2008106638A JP 2009260607 A JP2009260607 A JP 2009260607A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- source
- current
- inverter
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
- H03K3/0322—Ring oscillators with differential cells
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Abstract
【課題】位相ノイズ特性やジッタ特性に優れ、かつ、広い周波数範囲で動作する電圧制御発振器を提供する。
【解決手段】差動型遅延回路を複数縦続接続し、入力に対して位相が逆転するように最終段の出力を初段の入力に帰還させたリングオシレータと、このリングオシレータの電源となる電圧電流変換回路とを備えた電圧制御発振回路において、リングオシレータを構成する差動型遅延回路を差動信号の一方を入力し、反転させて出力する一対のバッファインバータと、差動出力の正転出力と反転出力とが位相が逆転した状態を保つように正転出力と反転出力との間に交差接続された2つのラッチインバータからなるラッチ回路とを設け、このバッファインバータとドレインを共有するラッチインバータとで、別々の電圧電流変換回路から電源を供給する。
【選択図】図6
【解決手段】差動型遅延回路を複数縦続接続し、入力に対して位相が逆転するように最終段の出力を初段の入力に帰還させたリングオシレータと、このリングオシレータの電源となる電圧電流変換回路とを備えた電圧制御発振回路において、リングオシレータを構成する差動型遅延回路を差動信号の一方を入力し、反転させて出力する一対のバッファインバータと、差動出力の正転出力と反転出力とが位相が逆転した状態を保つように正転出力と反転出力との間に交差接続された2つのラッチインバータからなるラッチ回路とを設け、このバッファインバータとドレインを共有するラッチインバータとで、別々の電圧電流変換回路から電源を供給する。
【選択図】図6
Description
本発明は、電圧制御発振器に関する。特に、リングオシレータ型の電圧制御発振器と電圧制御発振器を用いた位相同期回路に関する。
従来、電圧制御発振器(VCO)は、通信分野やデジタル信号処理の分野で広く用いられている。特に、集積回路化した電圧制御発振器としては、CMOSで構成したリングオシレータ型の電圧制御発振器がよく用いられる。この最も典型的なリングオシレータ型の電圧制御発振器としては、特許文献1に記載されているようなCMOSインバータを奇数段縦続接続し、最終段のインバータの出力を初段のインバータの入力に帰還させたものがよく知られている。
この従来の回路と動作について図面を用いて説明する。図1は、この従来のリングオシレータ型の電圧制御発振器の回路図である。この回路では、3段直列に縦続接続されたCMOSインバータ回路I1、I2、I3の最終段I3の出力を初段のインバータI1に入力し、リングオシレータを構成している。このリングオシレータは、PチャンネルMOSの電流源トランジスタP2と、NチャンネルMOSの電流源トランジスタN3から電源が供給されている。
また、この図1には、この電流源トランジスタP2とN3のゲートに、それぞれ、第1、第2の基準電圧を与える回路が記載されている。NチャネルMOSトランジスタN1のゲートとドレインを接続し、このトランジスタに一定電流を流したときのゲートソース間の電圧により第1の基準電圧信号を生成している。さらに、NチャンネルMOSトランジスタN1、N2で構成されるカレントミラー回路によりNチャンネルMOSトランジスタN2のソースドレイン間に流れる電流をゲートとドレインを接続したPチャンネルMOSトランジスタP1に流し込みこのPチャンネルMOSトランジスタP1のゲートソース間の電圧により第2の基準電圧を生成している。この回路では、NチャネルMOSトランジスタN1に流し込む電流を変えることにより、第1、第2の基準電圧を制御し、それによりさらに、電流源トランジスタP2、N3に流れる電流を制御することにより、リングオシレータの発振周波数を変えることができることが知られている。
また、このリングオシレータを構成するCMOSインバータを差動増幅器に置き換え、電源雑音に対する感度を低くし、プロセスばらつきに対しても安定にした電圧制御発振器も知られている。図2は、特許文献2に記載されている差動増幅器を用いた電圧制御発振器の回路図である。
上記特許文献1、2に記載されたCMOS型のリングオシレータは、LC構成の電圧制御発振器に比べて、比較的小面積で、周波数特性を広く確保することが出来るという利点を有する。しかし、一般的にLC構成の電圧制御発振器に比べて位相ノイズ特性が悪いと考えられている。
この位相ノイズ特性を改善したCMOSリングオシレータ構成の電圧制御発振器が、非特許文献1に記載されている。図3は、このリングオシレータを構成する遅延回路一段の回路図である。この遅延回路を複数縦続接続し、最終段の出力を初段の遅延回路の入力に帰還することでリングオシレータが構成できる。
このリングオシレータを構成する遅延素子は、MP21とMN21で構成する第1のバッファインバータにより、差動入力の一方を入力し、差動出力の他方を出力するとともに、MP22とMN22で構成する第2のバッファインバータにより、差動入力の他方を入力し、差動出力の一方を出力している。この第1、第2のバッファインバータの電源は、PMOSトランジスタMP11、MP12及びNMOSトランジスタMN11、MN12からなる電流源から電源が供給される。この電流源に流す電流により発振周波数を制御することができる。
さらに、MP31とMN31で構成するインバータとMP32とMN33で構成するインバータによりラッチを構成し、このラッチにより、第1のバッファインバータと第2のバッファインバータが、差動出力となるように位相を制御するとともに、発振振幅を確保し、位相ノイズ特性やジッタ特性を改善している。
上述したように上記特許文献3は、CMOSリングオシレータ構成の電圧制御発振器としては、位相ノイズ特性やジッタ特性が優れている。しかし、発明者の検討によれば、回路構成上、バッファインバータは、必ず、ラッチインバータより駆動能力が高い必要がある。電流源トランジスタから供給する電流を絞り、リングオシレータを低周波数で動作させようとすると、バッファインバータの駆動能力が低下し、ラッチインバータの保持能力のほうが高くなり、反転せず、リングオシレータとして動作しなくなる。したがって、この電圧制御発振器を広帯域PLLなどの広い周波数範囲での発振が要求される用途には適さないことがわかった。
本願で開示される発明は、概略以下の構成とされる。
本発明の1つのアスペクト(側面)に係る電圧制御発振器は、差動信号を入力し、遅延した差動信号を出力する遅延セルであって、電圧電流変換回路から供給される電流により遅延時間が制御される遅延セルを複数段縦続接続し、最終段の差動出力信号を初段の入力に対して位相が逆転するように初段の差動入力信号として帰還させ、前記電圧電流変換回路に与える電圧により発振周波数が制御される電圧制御発振器であって、前記遅延セルが、前記差動入力信号の一方を入力し、前記差動出力信号の他方を出力する第1のバッファインバータと、前記差動入力信号の他方を入力し、前記差動出力信号の一方を出力する第2のバッファインバータと、前記差動出力信号の一方を入力し、前記第1のバッファインバータと出力が共通接続された第1のラッチインバータと、前記差動出力信号の他方を入力し、前記第2のバッファインバータと出力が共通接続された第2のラッチインバータと、を含み、前記第1のラッチインバータが、前記第1のバッファインバータとは別の電圧電流変換回路から電流が供給され、かつ、前記第2のラッチインバータが、前記第2のバッファインバータとは別の電圧電流変換回路から電流が供給される遅延セルである。
本発明によれば、位相ノイズ特性やジッタ特性に優れ、かつ、広い周波数範囲で発振する電圧制御発振器が得られる。
本発明の実施形態について、実施例に基づいて説明する。
図4は、本発明の一実施例における電圧制御発振器全体のブロック図である。この実施例の電圧制御発振器は、差動信号を入力し、遅延した差動信号を出力する遅延セルDD1、DD2、DD3を複数段縦続接続している。最終段DD3の差動出力信号ON、OPを、初段DD1の入力IP、INに対して位相が逆転するように初段の差動入力信号IP、INとして帰還させている。
各遅延セルでは、入力と出力で位相が逆転しているので、遅延セルを奇数段縦続接続する場合は、最終段のONとOPを初段のIPとINにそれぞれ接続すれば、最終段の差動出力信号と、初段の差動入力信号とで位相が逆転することになり、遅延セルのループは発振することになる。一方、遅延セルを偶数段縦続接続する場合は、最終段のONとOPを入れ替えて初段のINとIPにそれぞれ接続すれば、最終段の差動出力信号と、初段の差動入力信号とで位相が逆転することになり、遅延セルのループは発振する。図4では、遅延セルを3段縦続接続しているので、縦続接続する数は奇数であり、最終段DD3のONとOPをそれぞれ初段DD1のIPとINに接続している。また、各遅延セルDD1〜DD3には、第1、第2の基準電圧信号であるVpcntとVncntが与えられ、発振周波数が制御されている。
また、DSCは、差動シングル変換回路であり、DD3の差動出力信号ONとOPを受けて、シングル出力信号FOUTを出力する。差動シングル変換回路としては、公知の回路を用いることができる。一例として、特開2006−339973号公報に記載されている回路を図7に示す。
次に、遅延セルDD1〜DD3の遅延セルの内部構成について、機能ブロック図である図5を参照して説明する。遅延セルは、差動入力信号IPを入力して差動出力信号ONを出力するバッファインバータBI1と、差動入力信号INを入力して差動出力信号OPを出力するバッファインバータBI2と、ラッチインバータLI1とLI2で構成するラッチ回路を備えている。ラッチ回路は、差動出力信号OPとONが常に反転状態を保つようにする機能を有している。さらに、差動出力信号OPとONの出力振幅を大きくする機能も有する。
また、Pチャンネル側電圧電流変換回路PS1は、基準電圧信号Vpcntを受けて、正電源VDDから定電流をバッファインバータBI1とラッチインバータLI2に供給する。同様に、Pチャンネル側電圧電流変換回路PS2は、基準電圧信号Vpcntを受けて、正電源VDDから定電流をバッファインバータBI2とラッチインバータLI1に供給する。
次に、Nチャンネル側電圧電流変換回路NS1は、基準電圧信号Vncontを受けて、バッファインバータBI1とラッチインバータLI2から定電流をグランドGNDに流し込む。同様に、Nチャンネル側電圧電流変換回路NS2は、基準電圧信号Vncntを受けて、バッファインバータBI2とラッチインバータLI1から定電流をグランドGNDに流し込む。
すなわち、バッファインバータBI1とBI2だけでなく、ラッチ回路を構成するラッチインバータLI1、LI2についても電圧電流変換回路から電流を供給する。
次に、遅延セルの内部回路をさらに詳しく示した内部回路図・図6を用いて、遅延セルの構成と動作について詳しく説明する。CMOS構成のバッファインバータ13は、それぞれ、ゲート同士とソース同士が互いに接続されたPチャンネルMOSトランジスタMP21、NチャンネルMOSトランジスタMN21から構成され、それぞれのゲートが差動入力信号IPに接続され、それぞれのドレインが共通接続され差動出力信号ONとなる。
また、同様に、バッファインバータ14は、それぞれ、ゲート同士とソース同士が互いに接続されたPチャンネルMOSトランジスタMP22とNチャンネルMOSトランジスタMN22とから構成され、それぞれのゲートが差動入力信号INに接続され、それぞれのドレインが差動出力信号OPとなる。
次に、ラッチ回路15は、PチャンネルMOSトランジスタMP31とNチャンネルMOSトランジスタMN31とからなるラッチインバータと、PチャンネルMOSトランジスタMP32とNチャンネルMOSトランジスタMN32からなるラッチインバータで構成される。このラッチ回路は、差動出力信号ONとOPとの間に接続され、差動出力信号ONとOPが常に反転状態を保つようにしている。
次に、バッファインバータ13のPチャンネルMOSトランジスタMP21とラッチ回路のPチャンネルMOSトランジスタMP32には、ソースが正電源VDDに、ゲートが基準電圧信号Vpcntに接続されたPチャンネルMOSトランジスタMP111から電源が供給される。同様に、バッファインバータ14のPチャンネルMOSトランジスタMP22とラッチ回路のPチャンネルMOSトランジスタMP31には、ソースが正電源VDDに、ゲートが基準電圧信号Vpcntに接続されたPチャンネルMOSトランジスタMP112から電源が供給される。
さらに、バッファインバータ13のNチャンネルMOSトランジスタMN21とラッチ回路のNチャンネルMOSトランジスタMN32のソースには、ソースがグランド電位GNDに、ゲートが基準電圧信号Vncntに接続されたNチャンネルMOSトランジスタMN111のドレインが接続される。同様に、バッファインバータ14のNチャンネルMOSトランジスタMN22とラッチ回路のNチャンネルMOSトランジスタMN31のソースには、ソースがグランド電位GNDに、ゲートが基準電圧信号Vncntに接続されたNチャンネルMOSトランジスタMN112のドレインが接続される。
次に、図6に記載の遅延セルの動作について説明する。最初に差動入力信号IPがローレベル、INがハイレベルだとする。その場合は、ONはハイレベル、OPはローレベルとなる。この状態では、MP21、MP31、MN22、MN32がオン状態となり、MP22、MP32、MN21、MN31がオフ状態となり安定状態となる。このとき、オン状態にあるトランジスタMP21、MP31、MN22、MN32には、それぞれ、電流源トランジスタMP111、MP112、MN112、MN111からそれぞれ電源が供給される。
この実施例では、遅延回路が奇数段のリング構成を取っているので、初段の入力が変化してからリングの段数によって決まる遅延時間が経過した後に最終段の出力信号が変化し、出力信号が逆相の信号として初段に入力されることになる。従って、一定遅延後には、差動入力信号IPがハイレベルに差動入力信号INはローレベルに遷移することになる。
ここで、図6の回路の左半分について着目すると、差動入力信号IPが徐々にローレベルからハイレベルに遷移し、NチャンネルトランジスタMN21のスレッシュホールド電圧以上になるとMN21も電流を流し始める。しかしながら、このときはまだPチャンネルトランジスタMP31は前の状態を保持しており、オン状態となっている。
従って、MP21とMP31からMN21へ貫通電流が流れることとなる。ここで、出力電圧ONはそれぞれのトランジスタの能力差によって決まる。入力の遷移によりMP21のインピーダンスが上がり、MN21のインピーダンスは下がる。ラッチ回路のトランジスタであるMP31はバッファインバータよりも駆動能力の低いトランジスタを使用するのでインピーダンスは高い。そのため、出力電圧ONはインピーダンスの低いトランジスタを使用しているグランド側に寄ることとなり、出力電圧ONの電位は下がる。
同様に、右半分の回路も同じ動作となるので、出力電圧OPは電源側に遷移する。それぞれの出力電圧ON、OPが最初の初期値から逆側に動き、内部ラッチを形成するインバータの論理閾値を超えると、ラッチ回路の電位は反転し、それにつれて、出力電圧ON、OPが完全に反転する。
この内部のラッチ回路の反転動作は外側のバッファインバータからみると正帰還の働きとなり、信号の遷移を手助けするものとなる。上記のような動作により、差動状態を保ちながら反転動作し差動出力が得られる。
ここで、上記に示した入力信号IP、INの変化に伴う出力信号ON、OPの反転動作が可能となる条件について考えると、入力信号が遷移する際、出力信号がラッチ回路15の論理閾値に到達しなければいけないことに着目する。その条件が満たされないと、ラッチ回路15の論理状態が遷移しないため出力信号ON、OPの論理は反転せず、発振が停止する。
この観点からすると、非特許文献1に記載されている従来の回路(図3)は、ラッチ回路(MP31、MP32、MN31、MN32)が電源VDD及びグランドGNDに直接接続されるため、発振周波数をコントロールするVDD−Vpcnt及びVncnt−GNDの電圧値が減少してくると、バッファインバータ(MP21、MN21または、MP22、MN22)よりラッチインバータ(MP31、MN31または、MP32、MN32)が低インピーダンスとなる場合が存在する。そうなると、出力ノードON、OPがラッチ回路(MP31、MP32、MN31、MN32)の論理閾値に達しない場合がある。その結果、発振停止が起こる。これにより低い周波数で発振させようとして、VDD−Vpcnt、Vncnt−GNDの電圧値を下げると、リングオシレータの絶対値発振限界を迎えてしまい発振停止が起こり、低い周波数での発振ができない。従って、広い周波数レンジでの発振を確保することが難しい。
一方、上述した本発明の実施例(図6)では、ラッチ回路15もバッファインバータ13、14と同じように制御される電流源(電圧電流変換回路)11、12を用いて電流を供給することで、ラッチ回路15とバッファインバータ13、14とのインピーダンス比の入れ替わりを防いでいる。これにより周波数が低いレンジにおいても、バッファインバータ13、14によりラッチ回路15を反転することが可能となり、結果として差動信号を保ちながら、広い出力発振周波数レンジが得られる。
ここで、図3の非特許文献1に記載されている従来技術と、本発明の一実施例である図6に記載の遅延セルを用いた電圧制御発振器の発振周波数範囲について、比較した結果について図8に示す。図の横軸は、遅延セルに与える基準電圧信号(Vpcnt、Vncnt)の元になるフィルタ電圧であり、縦軸は、発振周波数範囲である。従来例も本発明の一実施例も発振周波数の上限は、約1500MHZであり、ほとんど変わりはない。しかし、従来例の発振周波数は500MHZ以下では動作しないのに対して、本発明の一実施例では、さらに低い数十MHZの周波数でも動作することが確認されている。
次に、ラッチ回路15を設け、さらに、同一の出力(たとえば、ON)にドレインが接続されるバッファインバータ(たとえば、13)とラッチインバータ(たとえば、MP31、MN31)で電流源トランジスタ(MP111、MP112、MN111、MN112)を別々に設けることの効果について、図9を用いて説明する。この効果は、以下の理由によって得られる。まずは、内部ラッチが無い状態、すなわち、図6において内部ラッチ15を除いたバッファインバータ13のような電流源でコントロールされるインバータ回路を考える。内部ラッチが無いので、差動化を保つことが不可能であることは当然であるが、さらに発振振幅が小さくなる場合がある。それは、以下の理由によるものである。信号の遷移時、バッファインバータ13は上下の電流源(MP111及びMN111)でコントロールした電流を流す。この構成の場合、ある程度出力電位が電源/グランドに近づくとその変動によって電流源トランジスタMP111またはMN111のソースドレイン間電圧Vdsが圧迫され最終的に電流源トランジスタMP111またはMN111は線形領域で動作し微小電流しか流さなくなる。従って、出力電位はある点までは、急激に変化しその点を過ぎると緩やかに電源もしくはグランドに向かって遷移していく。この遷移が電源もしくはグランドに到達する時間よりリングオシレータのリングを一回りする遅延が短いと発振振幅は電源及びグランドに到達せず、小さい振幅しか行われない。特に入力信号IPがハイレベルからローレベルに変化した場合の出力信号ONの波形を図9の実線に示す。
それに対して、図6のようにラッチ回路15を設け、さらに、同一の出力にドレインが接続されるバッファインバータとラッチインバータで電流源トランジスタを別々に設けた場合の動作を考えると、出力電位がある程度遷移する状態まではラッチ回路15を設けない場合と同じように動作するが、出力電位の遷移がある程度進むと、ラッチ回路15が反転し出力に正帰還がかかる。従って、ラッチ回路15は、電流源トランジスタMP111またはMN111が線形で動作する領域においてもう一方の電流源トランジスタ(MP112またはMN112)から電流を流し込むこととなり、より高速に電源グランドに遷移させる効果がある。特に入力信号IPがハイレベルからローレベルに変化した場合の出力信号ONの波形を図9の実線に示す。これによって振幅レベルを大きく確保することが可能となり、よりよい位相ノイズ特性やジッタ特性が得られることとなる。特にこの効果は、ドレインが共通接続されるバッファインバータとラッチインバータで電流源を別々に設けることにより得られる。
すなわち、内部ラッチ15はドレイン同士が共通接続されるバッファインバータとは異なる電流源から電源が供給される。バッファインバータ13、14は差動信号入力IP、INを受ける為、それぞれ相補的に動作する。つまり、MP111が動作時はMN112が動作し、MP112が動作するときはMN111が動作して電流供給を行なう。したがってMP111が電流供給を行なっている場合は、MP112は実質的に電流供給を行なっていないため、MP112はラッチ回路15に電流を流すことが可能でありラッチ15用に特別な電流源を配置する必要がない。
しかしながら、レイアウト制約や消費電流制約がなければ、内部ラッチ専用の電流源を設けその電流能力を調整することで線形領域の特性をより改善し、位相ノイズ特性の良い発振波形及び広発振レンジが得られる。この遅延セルの回路図を図10に示す。図10では、バッファインバータ及びラッチインバータ1個ずつに対してそれぞれ個別に電流源トランジスタを設けている。
また、このほか、図11に示すように1つの遅延セルを構成する2つのバッファインバータと2つのラッチインバータでそれぞれ電流源トランジスタを共有することも可能である。上記図6、図10、図11は、いずれも、共通接続されたドレインを有するバッファインバータとラッチインバータで電流源を別々に設けている点で共通している。
次に、図12は、本発明の上記実施例の電圧制御発振器を用いたPLL(位相同期)回路のブロック図である。図12において、電圧制御発振器24以外は、周知の回路を用いることができる。位相周波数比較器は、外部から入力される基準信号θinと分周回路25が出力する帰還クロック信号θfdを入力し、その位相差に応じて位相差信号をチャージポンプ回路22に出力する。チャージポンプ回路22は、位相周波数比較器21の出力する位相差信号を受けてフィルタ23に含まれるコンデンサを充放電する。フィルタ回路23は、チャージポンプ22が充放電する電流を平滑化して基準電圧を電圧制御発振器(VCO)24に与える。電圧制御発振器(VCO)24は、フィルタ23の出力である基準電圧に基づいて、電流制御発振器の電流を制御し、所望の発振周波数を出力する。分周回路25は必要に応じて設けることができ、電圧制御発振器(VCO)24の生成するクロックの周波数を下げて帰還クロック信号θfdを出力する。
なお、電圧制御発振器(VCO)24の電圧電流変換回路は、たとえば、図6のPチャンネル側電圧電流変換回路11やNチャンネル側電圧電流変換回路12に相当するものであってもよい。また、電流制御発振器は、図6のバッファインッバータ13、14、ラッチ回路15に相当するものであってもよい。さらに、基準電圧信号VpcntとVncntは、どちらか一方の信号から図1に記載されているような電流ミラー回路を用いた周知の回路により容易に他方の基準電圧信号を生成することができる。
以上本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ限定されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。たとえば、上記実施例では、Pチャンネル側とNチャンネル側の両方に電圧電流変換回路を設けているが、必要に応じてどちらか一方のみに電圧電流変換回路を設け、他方は、電源、グランドに直接接続するようにすることも可能である。
P1、P2、MP11、MP12、MP21、MP22、MP31、MP32、MP111、MP112、MP211、MP212、MP311、MP312、P611、P621、P631 PチャンネルMOSトランジスタ
N1、N2、N3、MN11、MN12、MN21、MN22、MN31、MN32、MN111、MN112、MN211、MN212、MN311、MN312、N611、N612、N621、N631 NチャンネルMOSトランジスタ
DD1、DD2、DD3 差動型遅延回路
DSC 差動シングル変換回路
11、PS1、PS2 Pチャンネル側電圧電流変換回路
12、NS1、NS2 Nチャンネル側電圧電流変換回路
13、14、BI1、BI2 バッファインバータ
LI1、LI2 ラッチインバータ
15 ラッチ回路
21 位相比較器
22 チャージポンプ回路
23 フィルタ回路
24 電圧制御発振器
B バッファ
C1、C2、C3 容量
D ダイオード
R 抵抗
I1、I2、I3 インバータ
5、6、7、8 差動増幅器
N1、N2、N3、MN11、MN12、MN21、MN22、MN31、MN32、MN111、MN112、MN211、MN212、MN311、MN312、N611、N612、N621、N631 NチャンネルMOSトランジスタ
DD1、DD2、DD3 差動型遅延回路
DSC 差動シングル変換回路
11、PS1、PS2 Pチャンネル側電圧電流変換回路
12、NS1、NS2 Nチャンネル側電圧電流変換回路
13、14、BI1、BI2 バッファインバータ
LI1、LI2 ラッチインバータ
15 ラッチ回路
21 位相比較器
22 チャージポンプ回路
23 フィルタ回路
24 電圧制御発振器
B バッファ
C1、C2、C3 容量
D ダイオード
R 抵抗
I1、I2、I3 インバータ
5、6、7、8 差動増幅器
Claims (9)
- 差動信号を入力し、遅延した差動信号を出力する遅延セルであって、電圧電流変換回路から供給される電流により遅延時間が制御される遅延セルを複数段縦続接続し、最終段の差動出力信号を初段の入力に対して位相が逆転するように初段の差動入力信号として帰還させ、前記電圧電流変換回路に与える電圧により発振周波数が制御される電圧制御発振器であって、
前記遅延セルが、前記差動入力信号の一方を入力し、前記差動出力信号の他方を出力する第1のバッファインバータと、
前記差動入力信号の他方を入力し、前記差動出力信号の一方を出力する第2のバッファインバータと、
前記差動出力信号の一方を入力し、前記第1のバッファインバータと出力が共通接続された第1のラッチインバータと、
前記差動出力信号の他方を入力し、前記第2のバッファインバータと出力が共通接続された第2のラッチインバータと、
を含み、
前記第1のラッチインバータが、前記第1のバッファインバータとは別の電圧電流変換回路から電流が供給され、かつ、
前記第2のラッチインバータが、前記第2のバッファインバータとは別の電圧電流変換回路から電流が供給される遅延セルである
電圧制御発振器。 - 前記遅延セルが、
前記第1のバッファインバータと、前記第2のラッチインバータと、に電流を供給する電圧電流変換回路と、
前記第2のバッファインバータと、前記第1のラッチインバータと、に電流を供給する電圧電流変換回路と、
を備えた遅延セルである請求項1記載の電圧制御発振器。 - 前記遅延セルが、
前記第1のバッファインバータに電流を供給する電圧電流変換回路と、
前記第2のバッファインバータに電流を供給する電圧電流変換回路と、
前記第1のラッチインバータに電流を供給する電圧電流変換回路と、
前記第2のラッチインバータに電流を供給する電圧電流変換回路と、
を備えた遅延セルである請求項1記載の電圧制御発振器。 - 前記遅延セルが、
前記第1のバッファインバータと、前記第2のバッファインバータと、に電流を供給する電圧電流変換回路と、
前記第1のラッチインバータと、前記第2のラッチインバータと、に電流を供給する電圧電流変換回路と、
を備えた遅延セルである請求項1記載の電圧制御発振器。 - 前記複数の電圧電流変換回路は、それぞれに共通に接続された電圧信号により電流が制御される電圧電流変換回路である請求項1乃至4いずれか1項記載の電圧制御発振器。
- 差動信号を入力し、遅延した差動信号を出力する遅延セルであって、電流源トランジスタから供給される電流により遅延時間が制御される遅延セルを複数段縦続接続し、最終段の差動出力信号を初段の入力に対して位相が逆転するように初段の差動入力信号として帰還させ、第1、第2の基準電圧信号により発振周波数が制御される電圧制御発振器であって、
前記遅延セルが、
それぞれ前記差動入力信号の一方がゲートに接続されドレインが前記差動出力信号の他方に接続された第1導電型トランジスタと、第2導電型トランジスタとを含む第1のバッファインバータと、
それぞれ前記差動入力信号の他方がゲートに接続されドレインが前記差動出力信号の一方に接続された第1導電型トランジスタと、第2導電型トランジスタとを含む第2のバッファインバータと、
それぞれ前記差動出力信号の一方がゲートに接続されドレインが前記第1のバッファインバータのドレインと共通接続された第1導電型トランジスタと、第2導電型トランジスタとを含む第1のラッチインバータと、
それぞれ前記差動出力信号の他方がゲートに接続されドレインが前記第2のバッファインバータのドレインと共通接続された第1導電型トランジスタと、第2導電型トランジスタとを含む第2のラッチインバータと、
ソースが第1の電源に接続され、前記第1の基準電圧信号がゲートに接続され、ドレインが、前記第1のバッファインバータの第1導電型トランジスタのソースと、前記第2のラッチインバータの第1導電型トランジスタのソースと、に接続された第1導電型電流源トランジスタと、
ソースが第2の電源に接続され、前記第2の基準電圧信号がゲートに接続され、ドレインが、前記第1のバッファインバータの第2導電型トランジスタのソースと、前記第2のラッチインバータの第2導電型トランジスタのソースと、に接続された第2導電型電流源トランジスタと、
ソースが第1の電源に接続され、前記第1の基準電圧信号がゲートに接続され、ドレインが、前記第2のバッファインバータの第1導電型トランジスタのソースと、前記第1のラッチインバータの第1導電型トランジスタのソースと、に接続された第1導電型電流源トランジスタと、
ソースが第2の電源に接続され、第2の基準電圧信号がゲートに接続され、ドレインが、前記第2のバッファインバータの第2導電型トランジスタのソースと、前記第1のラッチインバータの第2導電型トランジスタのソースと、に接続された第2導電型電流源トランジスタと、
を含む遅延セルである電圧制御発振器。 - 差動信号を入力し、遅延した差動信号を出力する遅延セルであって、電流源トランジスタから供給される電流により遅延時間が制御される遅延セルを複数段縦続接続し、最終段の差動出力信号を初段の入力に対して位相が逆転するように初段の差動入力信号として帰還させ、第1、第2の基準電圧信号により発振周波数が制御される電圧制御発振器であって、
前記遅延セルが、
それぞれ前記差動入力信号の一方がゲートに接続されドレインが前記差動出力信号の他方に接続された第1導電型トランジスタと、第2導電型トランジスタとを含む第1のバッファインバータと、
それぞれ前記差動入力信号の他方がゲートに接続されドレインが前記差動出力信号の一方に接続された第1導電型トランジスタと、第2導電型トランジスタとを含む第2のバッファインバータと、
それぞれ前記差動出力信号の一方がゲートに接続されドレインが前記第1のバッファインバータのドレインと共通接続された第1導電型トランジスタと、第2導電型トランジスタとを含む第1のラッチインバータと、
それぞれ前記差動出力信号の他方がゲートに接続されドレインが前記第2のバッファインバータのドレインと共通接続された第1導電型トランジスタと、第2導電型トランジスタとを含む第2のラッチインバータと、
ソースが第1の電源に接続され、前記第1の基準電圧信号がゲートに接続され、ドレインが、前記第1のバッファインバータの第1導電型トランジスタのソースに接続された第1導電型電流源トランジスタと、
ソースが第2の電源に接続され、前記第2の基準電圧信号がゲートに接続され、ドレインが、前記第1のバッファインバータの第2導電型トランジスタのソースに接続された第2導電型電流源トランジスタと、
ソースが第1の電源に接続され、前記第1の基準電圧信号がゲートに接続され、ドレインが、前記第2のバッファインバータの第1導電型トランジスタのソースに接続された第1導電型電流源トランジスタと、
ソースが第2の電源に接続され、前記第2の基準電圧信号がゲートに接続され、ドレインが、前記第2のバッファインバータの第2導電型トランジスタのソースに接続された第2導電型電流源トランジスタと、
ソースが第1の電源に接続され、前記第1の基準電圧信号がゲートに接続され、ドレインが、前記第1のラッチインバータの第1導電型トランジスタのソースに接続された第1導電型電流源トランジスタと、
ソースが第2の電源に接続され、前記第2の基準電圧信号がゲートに接続され、ドレインが、前記第1のラッチインバータの第2導電型トランジスタのソースに接続された第2導電型電流源トランジスタと、
ソースが第1の電源に接続され、前記第1の基準電圧信号がゲートに接続され、ドレインが、前記第2のラッチインバータの第1導電型トランジスタのソースに接続された第1導電型電流源トランジスタと、
ソースが第2の電源に接続され、前記第2の基準電圧信号がゲートに接続され、ドレインが、前記第2のラッチインバータの第2導電型トランジスタのソースに接続された第2導電型電流源トランジスタと、
を含む遅延セルである電圧制御発振器。 - 差動信号を入力し、遅延した差動信号を出力する遅延セルであって、電流源トランジスタから供給される電流により遅延時間が制御される遅延セルを複数段縦続接続し、最終段の差動出力信号を初段の入力に対して位相が逆転するように初段の差動入力信号として帰還させ、第1、第2の基準電圧信号により発振周波数が制御される電圧制御発振器であって、
前記遅延セルが、
それぞれ前記差動入力信号の一方がゲートに接続されドレインが前記差動出力信号の他方に接続された第1導電型トランジスタと、第2導電型トランジスタとを含む第1のバッファインバータと、
それぞれ前記差動入力信号の他方がゲートに接続されドレインが前記差動出力信号の一方に接続された第1導電型トランジスタと、第2導電型トランジスタとを含む第2のバッファインバータと、
それぞれ前記差動出力信号の一方がゲートに接続されドレインが前記第1のバッファインバータのドレインと共通接続された第1導電型トランジスタと、第2導電型トランジスタとを含む第1のラッチインバータと、
それぞれ前記差動出力信号の他方がゲートに接続されドレインが前記第2のバッファインバータのドレインと共通接続された第1導電型トランジスタと、第2導電型トランジスタとを含む第2のラッチインバータと、
ソースが第1の電源に接続され、前記第1の基準電圧信号がゲートに接続され、ドレインが前記第1及び第2のバッファインバータの第1導電型トランジスタのソースに接続された第1導電型電流源トランジスタと、
ソースが第2の電源に接続され、前記第2の基準電圧信号がゲートに接続され、ドレインが前記第1及び第2のバッファインバータの第2導電型トランジスタのソースに接続された第2導電型電流源トランジスタと、
ソースが第1の電源に接続され、前記第1の基準電圧信号がゲートに接続され、ドレインが前記第1及び第2のラッチインバータの第1導電型トランジスタのソースに接続された第1導電型電流源トランジスタと、
ソースが第2の電源に接続され、第2の基準電圧信号がゲートに接続され、ドレインが前記第1及び第2のラッチインバータの第2導電型トランジスタのソースに接続された第2導電型電流源トランジスタと、
を含む遅延セルである電圧制御発振器。 - 基準クロック信号と帰還クロック信号との位相を比較し位相差信号を生成する位相比較器と、前記位相差信号に基づいて電流を充放電するチャージポンプ回路と、前記充放電する電流を蓄積し基準電圧を生成するフィルタ回路と、前記基準電圧に基づいて発振が制御される前記請求項1乃至8いずれか1項記載の電圧制御発振器と、前記電圧制御発振器の発振に基づいて前記帰還クロック信号を生成する帰還回路とを備えた位相同期回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008106638A JP2009260607A (ja) | 2008-04-16 | 2008-04-16 | 電圧制御発振器及び位相同期回路 |
US12/385,353 US7911282B2 (en) | 2008-04-16 | 2009-04-06 | Voltage-controlled oscillator including plurality of delay cells |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008106638A JP2009260607A (ja) | 2008-04-16 | 2008-04-16 | 電圧制御発振器及び位相同期回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009260607A true JP2009260607A (ja) | 2009-11-05 |
Family
ID=41200648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008106638A Withdrawn JP2009260607A (ja) | 2008-04-16 | 2008-04-16 | 電圧制御発振器及び位相同期回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7911282B2 (ja) |
JP (1) | JP2009260607A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8604885B2 (en) | 2011-07-12 | 2013-12-10 | Kunihiko Kouyama | Differential ring oscillator-type voltage control oscillator |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100082164A (ko) * | 2009-01-08 | 2010-07-16 | 삼성전자주식회사 | 오실레이터 |
US8575979B2 (en) * | 2011-04-21 | 2013-11-05 | Conexant Systems, Inc. | Fully differential adaptive bandwidth PLL with differential supply regulation |
US8975974B2 (en) | 2012-03-01 | 2015-03-10 | Qualcomm Incorporated | Low voltage, wide frequency range oscillator |
JP2014045359A (ja) * | 2012-08-27 | 2014-03-13 | Sony Corp | 差動リング発振回路、装置および発振制御方法 |
CN104734699A (zh) * | 2015-03-27 | 2015-06-24 | 灿芯半导体(上海)有限公司 | 具有启动电路的延迟单元及自适应启动的环形振荡器 |
US10418979B2 (en) * | 2017-08-31 | 2019-09-17 | Core Chip Technology (Nanjing) Co., Ltd. | Jitter-free ring oscillator |
US11204635B2 (en) | 2019-09-23 | 2021-12-21 | International Business Machines Corporation | Droop detection using power supply sensitive delay |
US11152920B2 (en) * | 2019-09-23 | 2021-10-19 | International Business Machines Corporation | Voltage starved passgate with IR drop |
US10833653B1 (en) | 2019-09-23 | 2020-11-10 | International Business Machines Corporation | Voltage sensitive delay |
US11281249B2 (en) | 2019-09-23 | 2022-03-22 | International Business Machines Corporation | Voltage sensitive current circuit |
CN115425949A (zh) * | 2022-07-14 | 2022-12-02 | 中国科学技术大学 | 压控振荡器及基于其的时钟发生器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5565817A (en) * | 1995-07-31 | 1996-10-15 | Lucent Technologies Inc. | Ring oscillator having accelerated charging and discharging of capacitors |
US5896069A (en) * | 1995-12-08 | 1999-04-20 | Cypress Semiconductor Corp. | Cross coupled differential oscillator |
JP3282792B2 (ja) * | 1997-08-27 | 2002-05-20 | 株式会社リコー | 電圧制御発振器及びこれを用いた半導体集積回路及び位相同期ループ回路及びこれを用いた中間周波数処理回路 |
JP3512676B2 (ja) | 1999-04-30 | 2004-03-31 | Necエレクトロニクス株式会社 | 電圧制御発振器 |
JP3866545B2 (ja) | 2000-08-04 | 2007-01-10 | Necエレクトロニクス株式会社 | タイマー回路および該タイマー回路を内蔵した半導体記憶装置 |
US6650190B2 (en) * | 2001-04-11 | 2003-11-18 | International Business Machines Corporation | Ring oscillator with adjustable delay |
JP2003046377A (ja) * | 2001-05-22 | 2003-02-14 | Seiko Epson Corp | リング発振回路および遅延回路 |
US7167056B2 (en) * | 2004-09-30 | 2007-01-23 | Texas Instruments Incorporated | High performance analog charge pumped phase locked loop (PLL) architecture with process and temperature compensation in closed loop bandwidth |
-
2008
- 2008-04-16 JP JP2008106638A patent/JP2009260607A/ja not_active Withdrawn
-
2009
- 2009-04-06 US US12/385,353 patent/US7911282B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8604885B2 (en) | 2011-07-12 | 2013-12-10 | Kunihiko Kouyama | Differential ring oscillator-type voltage control oscillator |
Also Published As
Publication number | Publication date |
---|---|
US20090261909A1 (en) | 2009-10-22 |
US7911282B2 (en) | 2011-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009260607A (ja) | 電圧制御発振器及び位相同期回路 | |
US8154352B2 (en) | Oscillating circuit | |
KR100822786B1 (ko) | 지연 회로, 전압 제어 지연 회로, 전압 제어 발진회로, 지연 조정 회로, dll 회로 및 pll 회로 | |
US7321269B2 (en) | High frequency ring oscillator with feed-forward paths | |
US8076986B2 (en) | Switching capacitor generation circuit | |
JP4204210B2 (ja) | Pll回路 | |
JPH06104638A (ja) | 電流/電圧制御される高速オッシレータ回路 | |
JP2006311561A (ja) | 回路、発振器、リング発振器および複数の発振信号を生成する方法 | |
JP2008135835A (ja) | Pll回路 | |
JP2010252094A (ja) | Pll回路 | |
US20080238560A1 (en) | Voltage-controlled oscillator and method of operating the same | |
KR100998677B1 (ko) | 전압 제어 발진기 | |
US9331698B2 (en) | Level shifter circuit | |
JP2003249844A (ja) | 可変遅延器,電圧制御発振器,pll回路 | |
US7808331B2 (en) | Current-controlled oscillator | |
US20090267698A1 (en) | Dual supply inverter for voltage controlled ring oscillator | |
US6304149B1 (en) | Ring oscillator VCO using a differential delay stage | |
US20150137898A1 (en) | Oscillator Buffer and Method for Calibrating the Same | |
JP2007043691A (ja) | デューティ補正機能を有する電圧制御発振機 | |
US6714087B2 (en) | Voltage controlled oscillation circuit having easily controllable oscillation characteristic and capable of generating high frequency and low frequency internal clocks | |
US6861911B2 (en) | Self-regulating voltage controlled oscillator | |
US9337818B1 (en) | Buffer circuit for voltage controlled oscillator | |
JP2008306597A (ja) | レベルシフト回路、方法およびそれを用いたチャージポンプ回路の制御回路 | |
US9537476B1 (en) | Level shifter with low duty cycle variation | |
JP4772885B2 (ja) | 信号レベル変換回路および位相同期回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100426 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110705 |