KR20230119141A - 저온 계수 링 발진기, 칩 및 통신 단말기 - Google Patents

저온 계수 링 발진기, 칩 및 통신 단말기 Download PDF

Info

Publication number
KR20230119141A
KR20230119141A KR1020237020386A KR20237020386A KR20230119141A KR 20230119141 A KR20230119141 A KR 20230119141A KR 1020237020386 A KR1020237020386 A KR 1020237020386A KR 20237020386 A KR20237020386 A KR 20237020386A KR 20230119141 A KR20230119141 A KR 20230119141A
Authority
KR
South Korea
Prior art keywords
temperature
inverter
ring oscillator
unit
temperature coefficient
Prior art date
Application number
KR1020237020386A
Other languages
English (en)
Inventor
천양 가오
융서우 왕
성 린
Original Assignee
상하이 반칩 테크놀러지스 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 상하이 반칩 테크놀러지스 컴퍼니 리미티드 filed Critical 상하이 반칩 테크놀러지스 컴퍼니 리미티드
Publication of KR20230119141A publication Critical patent/KR20230119141A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Logic Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 저온 계수 링 발진기, 칩 및 통신 단말기를 개시한다. 해당 저온 계수 링 발진기는 온도 추적 보상 회로, 인버터 발진 루프 및 버퍼 성형 회로를 포함하며, 다이오드 연결된 PMOS 튜브 및 NMOS 튜브의 온도 의존적 임피던스를 사용하여 인버터 발진 루프에서 인버터 PMOS 튜브 및 NMOS 튜브 임피던스를 보상하는 온도 특성을 추적한다. 동시에, 특정 온도 계수의 바이어스 전류를 기반으로, 온도 추적 보상 회로의 각 변수 온도 계수의 비례 관계를 조정하여, 다이오드 연결된 PMOS 튜브 및 NMOS 튜브의 임피던스 온도 특성을 온도 특성이 보상된 전압으로 전환한 다음, 해당 전압을 인버터 발진 루프의 공급 전압으로 사용하여, 링 발진기에서 출력되는 클록 신호의 진동 주파수가 온도에 거의 영향을 받지 않도록 한다.

Description

저온 계수 링 발진기, 칩 및 통신 단말기
본 발명은 무선 주파수 집적회로 기술 분야에 속하며, 저온 계수 링 발진기에 관한 것인 동시에, 해당 저온 계수 링 발진기를 포함하는 집적 회로 칩 및 대응하는 통신 단말기에 관한 것이다.
집적 회로의 발전과 칩 응용 환경의 복잡성이 부단히 증가함에 따라, 고정밀 집적 회로에 대한 요구 사항이 더 높아지고 있다. 발진기는 일반적으로 사용되는 고정밀 집적 회로이다. 그 중, 링 발진기(Ring OSCillatior)는 통합이 용이하다는 장점으로 인해 다양한 집적 회로, 특히 위상 고정 루프 회로에 널리 사용되고 있다. 칩 응용 환경의 복잡성에 많은 영향 요인이 포함되며, 그 중 온도 요인이 가장 보편적으로 존재한다. 따라서 가능한 링 발진기에 대한 온도의 영향을 줄여야 할 필요가 있다. 일반적인 링 발진기는 헤드와 테일이 서로 연결된 여러 개의 지연 유닛으로 구성된 것이다. 여기서, 지연 유닛은 인버터 또는 차동 증폭기로 구성될 수 있다. 지연 유닛이 인버터 연결을 사용하여 구성되면, 캐스케이드된 후의 인버터는 헤드와 테일이 연결되어 링 발진기를 구성한다. 링 발진기의 뚜렷한 특징은 홀수 개의 인버터를 직렬로 연결하여 폐쇄 루프를 형성한다는 것다(즉, 마지막 출력이 바로 초기 입력이 됨). 초기 트리거될 때 "1"이면 최종 출력이 "0"이며, 그 다음 입력은 자연히 "0"이 되고, 다음 출력은 다시 "1"이 된다. 이와 같이 "0"과 "1"의 고정 주파수로 진동 출력을 교대로 구현한다.
링 발진기에서 출력되는 클럭 신호의 주파수 크기는 싱글 단의 인버터 지연 시간에 의해 결정된다. 싱글 단의 인버터는 그라운드 커패시터에 대한 출력단의 충전/방전으로 간주할 수 있으며, 그 지연 시간은 그라운드 커패시터의 충전/방전 시간으로 간주할 수 있다. 그라운드 커패시터의 충전/방전 시간의 크기는 충전/방전 경로 상의 저항 크기와 그라운드 커패시턴스의 크기에 의해 결정된다. 여기서, 충전/방전 경로 상의 저항은 온도의 영향을 많이 받기 때문에, 충전/방전 경로 상의 저항이 온도 변화에 따른 영향을 줄이는 것은 저온 계수 링 발진기를 구현하기 위한 핵심 요소 중의 하나이다.
본 발명에서 해결하고자 하는 우선적인 기술적 과제는 저온 계수 링 발진기를 제공하는 것이다.
본 발명에서 해결하고자 하는 다른 기술적 과제는 저온 계수 링 발진기를 포함하는 칩 및 대응하는 통신 단말기를 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명은 다음과 같은 기술적 해결 방법을 사용한다.
본 발명의 실시형태에 따른 제1 양태로서, 온도 추적 보상 회로, 인버터 발진 루프 및 버퍼 성형 회로를 포함하며, 상기 온도 추적 보상 회로의 출력단이 상기 인버터 발진 루프의 입력단에 연결되고, 상기 인버터 발진 루프의 출력단이 상기 버퍼 성형 회로의 입력단에 연결되는 저온 계수 링 발진기를 제공한다.
바람직하게는, 상기 인버터 발진 루프는 홀수 단의 제1 인버터 및 상기 제1 인버터와 동일한 단 수의 커패시터가 캐스케이드되어 구성된다. 캐스케이드된 후의 상기 제1 인버터는 헤드와 테일이 연결되고, 상기 제 1 인버터는 모두 상기 온도 추적 보상 회로에 연결되며, 마지막 단의 상기 제1 인버터는 상기 버퍼 성형 회로에 연결된다.
바람직하게는, 상기 커패시터는 MOS 커패시터 또는 MIM 커패시터이다.
바람직하게는, 상기 온도 추적 보상 회로는 온도 추적 보상 유닛, 제1 활성화 제어 유닛, 전압 추종 유닛, 제1 필터링 유닛 및 제2 필터링 유닛을 포함한다. 상기 전압 추종 유닛은 상기 온도 추적 보상 유닛, 상기 제1 활성화 제어 유닛, 상기 제1 필터링 유닛 및 바이어스 전류 생성 회로와 각각 상호 연결된다. 상기 제2 필터링 유닛은 상기 전압 추종 유닛에 연결되고, 상기 온도 추적 보상 유닛, 상기 제1 활성화 제어 유닛, 상기 전압 추종 유닛, 상기 제1 필터링 유닛 및 상기 제2 필터링 유닛은 또한 각각 그라운드에 연결된다.
바람직하게는, 상기 온도 추적 보상 유닛은 다이오드를 사용하여 연결된 제2 PMOS 튜브 및 제4 NMOS 튜브로 구성된다. 또는, 상기 온도 추적 보상 유닛은 제3 PMOS 튜브 또는 제7 NMOS 튜브에 의해 구현된다.
바람직하게는, 상기 전압 추종 유닛은 전압 플로워 또는 전압 동상 증폭기에 의해 구현된다.
바람직하게는, 상기 버퍼 성형 회로는 제2 인버터를 포함하는 레벨 전환 유닛에 의해 구성된다.
바람직하게는, 상기 온도 추적 보상 회로, 상기 인버터 발진 루프 및 상기 버퍼 성형 회로의 온/오프를 제어하기 위해, 상기 온도 추적 보상 회로, 상기 인버터 발진 루프 및 상기 버퍼 성형 회로의 하나 이상의 위치에는 활성화 제어 튜브로서 PMOS 튜브 또는 NMOS 튜브가 설정된다.
바람직하게는, 상기 온도 추적 보상 회로는 상기 인버터 발진 루프에서 제1 인버터 임피던스의 온도 특성을 추적하여, 상기 인버터 발진 루프의 진동 주파수를 보상하는 온도 특성을 가진 공급 전압을 생성하여, 상기 인버터 발진 루프에 출력한다.
본 발명의 실시형태에 따른 제 2 양태로서, 상술한 저온 계수 링 발진기를 포함하는 집적회로 칩을 제공한다.
본 발명의 실시형태에 따른 제 3 양태로서, 상술한 저온 계수 링 발진기를 포함하는 통신 단말기를 제공한다.
본 발명에서 제공되는 저온 계수 링 발진기, 칩 및 통신 단말기는, 다이오드 연결된 PMOS 튜브 및 NMOS 튜브의 온도 의존적 임피던스를 사용하여 인버터 발진 루프에서 인버터 PMOS 튜브 및 NMOS 튜브 임피던스를 보상하는 온도 특성을 추적한다. 동시에, 특정 온도 계수의 바이어스 전류를 기반으로, 온도 추적 보상 회로의 각 변수 온도 계수의 비례 관계를 조정하여, 다이오드 연결된 PMOS 튜브 및 NMOS 튜브의 임피던스 온도 특성을 온도 특성이 보상된 전압으로 전환한 다음, 해당 전압을 인버터 발진 루프의 공급 전압으로 사용하여, 링 발진기에서 출력되는 클록 신호의 진동 주파수가 온도에 거의 영향을 받지 않도록 한다.
도 1은 본 발명 실시형태에서 제공되는 저온 계수 링 발진기의 개략도이다.
도 2는 본 발명의 실시형태에서 제공되는 저온 계수 링 발진기의 회로 개략도이다.
도 3a는 본 발명의 실시형태에서 제공되는 저온 계수 링 발진기에서, 인버터 발진 루프의 인버터 지연 충전 모델의 개략도이다.
도 3b는 본 발명의 실시형태에서 제공되는 저온 계수 링 발진기에서, 인버터 발진 루프의 인버터 지연 방전 모델의 개략도이다.
도 4는 본 발명의 실시형태에서 제공되는 저온 계수 링 발진기에서, 온도 추적 보상 회로의 회로도 1이다.
도 5a는 본 발명의 실시형태에서 제공되는 저온 계수 링 발진기에서, 온도 추적 보상 회로의 회로도 2이다.
도 5b는 본 발명의 실시형태에서 제공되는 저온 계수 링 발진기에서, 온도 추적 보상 회로의 회로도 3이다.
이하, 본 발명의 기술적 내용에 대하여 도면 및 구체적인 실시형태를 결합하여 보다 상세하게 설명한다. 링 발진기에 의해 출력되는 클록 신호의 진동 주파수가 온도에 거의 영향을 받지 않도록 하여 회로 시스템의 안정성과 신뢰성을 향상시킨다. 도 1에 도시된 바와 같이, 본 발명의 일 실시형태는 온도 추적 보상 회로(401), 인버터 발진 루프(402) 및 버퍼 성형 회로(403)를 포함하는 저온 계수 링발진기를 제공한다. 여기서, 온도 추적 보상 회로(401)의 출력단은 인버터 발진 루프(402)의 입력단에 연결되고, 인버터 발진 루프(402)의 출력단은 버퍼 성형 회로(403)의 입력단에 연결된다.
인버터 발진 루프(402)는 설계에 필요한 진동 주파수의 클록 신호를 생성하는 데 사용된다. 상기 인버터 발진 루프(402)는 홀수 단의 제1 인버터와 제1 인버터 단 수와 동일한 수의 커패시터가 캐스케이드되어 구성된다. 여기서, 캐스케이드된 후의 제1 인버터는 헤드와 테일이 연결되고, 제1 인버터는 모두 온도 추적 보상 회로(401)에 연결되며, 마지막 단의 제1 인버터는 버퍼 성형 회로(403)에 연결된다. 도 2에 도시된 실시형태에서, 인버터 발진 루프(402)는 3 단의 제1 인버터(4020) 및 3 개의 커패시터가 헤드와 테일이 캐스케이드되어 구성된다. 각 단의 제1 인버터는 제1 NMOS 튜브 및 제1 PMOS 튜브를 포함하고, 제1 NMOS 튜브는 제1 PMOS 튜브의 그리드 및 드레인에 대응하여 연결된다. 제1 PMOS 튜브의 소스는 온도 추적 보상 회로(401)에 연결되고, 제1 NMOS 튜브의 소스는 접지된다. 또한, 마지막 단에 위치한 제1 인버터의 제1 NMOS 튜브와 제1 PMOS 튜브의 드레인은 함께 연결된 후 버퍼 성형 회로(403)에 연결된다. 여기서, 인버터 발진 루프(402)의 커패시터는 MOS 커패시터 또는 MIM 커패시터일 수 있다.
도 2에 도시된 바와 같이, 제1 NMOS튜브(504) 및 제1 PMOS 튜브(505), 제1 NMOS 튜브(508) 및 제1 PMOS 튜브(509), 제1 NMOS 튜브(511) 및 제1 PMOS 튜브(512)는 각각 각 단의 인버터를 구성함으로써 3 단의 제1 인버터를 얻는다. 여기서, 캐스케이드된 후의 제1 인버터는 헤드와 테일이 서로 연결되며, 즉 제3 단의 제1 인버터에 있는 제1 NMOS 튜브(511)와 제1PMOS 튜브(512)의 드레인은 함께 연결된 후 제1 단의 제1 인버터에 있는 제1 NMOS 튜브(504)와 제1 PMOS 튜브(505)의 그리드에 연결된다. 제2 NMOS 튜브(507), 제2 NMOS 튜브(510) 및 제2 NMOS 튜브(513)는 MOS 커패시터 방식으로 연결된다. 구체적으로, 제2 NMOS 튜브(507)의 그리드는 제1 NMOS 튜브(504)와 제1 PMOS 튜브(505)의 드레인 및 제1 NMOS 튜브(508)와 제1 PMOS 튜브(509)의 그리드에 각각 연결된다. 제2 NMOS 튜브(510)의 그리드는 제1 NMOS 튜브(508)와 제1 PMOS 튜브(509)의 드레인 및 제1 NMOS 튜브(511)와 제1 PMOS 튜브(512)의 그리드에 각각 연결된다. 제2 NMOS 튜브(513)의 그리드는 제1 NMOS 튜브(511)와 제1 PMOS 튜브(512)의 드레인에 연결되고, 제2 NMOS 튜브(507), 제2 NMOS 튜브(510) 및 제2 NMOS 튜브(513)의 소스 및 드레인은 각각 접지된다. 따라서, 인버터 발진 루프(402)는 상기 3 단의 제1 인버터와 3 개의 MOS 커패시터가 캐스케이드되어 구성된다.
인버터 발진 루프(402)가 온/오프되도록 확보하기 위해, 인버터 발진 루프(402)의 대응하는 위치에 활성화 제어 튜브를 설정할 수 있다. 여기서, 회로의 실제 요구에 따라, 인버터 발진 루프(402)가 온/오프되도록 제어하기 위해 인버터 발진 루프(402)의 하나 이상의 위치에 활성화 제어 튜브로서 PMOS 튜브 또는 NMOS 튜브를 설정하도록 선택할 수 있다. 도 2에 도시된 실시형태에서, 인버터 발진 루프(402)에 있는 제1 단의 제1 인버터와 제2 NMOS 튜브(507) 사이에 활성화 제어 튜브로서 제3 NMOS 튜브(506)를 설정할 수 있다. 상기 제3 NMOS 튜브(506)의 그리드는 활성화 신호를 수신하고, 제3 NMOS 튜브(506)의 드레인은 제1 단의 제1 인버터에 있는 제1 NMOS 튜브(504)와 제1 PMOS 튜브(505)의 드레인에 연결되며, 제3 NMOS 튜브(506)의 소스는 접지된다.
인버터 발진 루프(402)가 발진하려면 포지티브 피드백 조건이 만족되어야 하므로, 지연 유닛을 구성하기 위해 제1 인버터를 사용하는 경우, 제1 인버터의 단 수가 1보다 큰 홀수 단이어야 한다. 제1 단의 제1 인버터의 지연 시간을 라고 가정하고, 홀수 N（N>1） 개의 제1 인버터와, 제1 인버터와 동일한 수의 커패시터의 헤드와 테일가 캐스케이드되어 구성된 버터 발진 루프(402)를 사용하면, 인버터 발진 루프(402)의 진동 주파수는 이다. 공식에서, 각 단의 제1 인버터 지연 시간이 인버터 발진 루프(402)의 진동 주파수를 결정한다는 것을 알수 있다.
도 2에 도시된 바와 같이, 활성화 신호의 높은 레벨과 낮은 레벨이 차례로 스위칭되어 각 단의 제1 인버터에 있는 제1 NMOS 튜브와 제1 PMOS 튜브가 차례로 온/오프 스위칭되며, 부하 커패시터(도 2에 도시된 제2 NMOS 튜브(507), 제2 NMOS 튜브(510) 및 제2 NMOS 튜브(513) 등)가 차례로 충전/방전되고, 커패시터의 충전/방전 시간은 각 단에 있는 제1 인버터의 지연 시간이다.
도 3a는, 인버터 발진 루프에서 인버터의 지연 충전 모델을 나타낸다. 도 3b는, 인버터 발진 루프에서 인버터의 지연 방전 모델을 나타낸다. 인버터 발진 루프에서, 제1 인버터의 제1 PMOS 튜브가 온 되고, 제1 인버터의 제1 NMOS 튜브가 오프되면, 제1 PMOS 튜브의 도통 등가 저항 Rp 및 전원이 커패시터 CL를 충전한다. 여기서, 저항 Rp는 충전 경로 상의 저항이다. 커패시터의 충전 공식은 다음과 같다.
（1）
상기 식에서, 는 커패시터 단부의 전압이고, 는 전원 전압이며, CL는 커패시터이고, 는 시간 상수이며, 는 커패시터 충전 시간이다.
제1 인버터의 제1 NMOS 튜브가 온되고, 제1 인버터의 제1 PMOS 튜브가 오프되면, 제1 NMOS 튜브의 도통 등가 저항 Rn 및 커패시터 CL는 그라운드로 방전한다. 여기서, 저항 Rn는 충전 경로 상의 저항이다. 커패시터의 방전 공식은 다음과 같다.
（2）
상기 식에서, 는 커패시터 단부의 전압이고, 는 방전되기 전의 커패시터의 전압이며, CL는 커패시터이고, 는 시간 상수이며, 는 커패시터의 방전 시간이다.
제1 단에 있는 제1 인버터의 지연 시간, 변수 , 변수 는 공식 （1） 및 （2）에 따라 유도될 수 있다. 여기서, 는 제1 인버터에서 제1 PMOS 튜브의 전자 이동도이고, 는 제1 인버터에 있는 제1 NMOS 튜브의 전자 이동도이며, 는 단위 면적의 게이트 산화물 층 커패시터이고, 및 는 튜브 서브 게이트의 폭과 길이이다. 이 시점에서, 제1 단에 있는 제1 인버터의 지연 시간 는 변수 의 함수로 볼 수 있다. 또한, 링 발진기의 진동 주파수가 이기 때문에 도 변수 의 함수로 볼 수 있다. 의 이 함수에 대한 온도의 편도를 구하면, 진동 주파수 의 온도 계수 TCF_f의 표현식 를 얻을 수 있으며, 는 의 함수로 볼 수 있다. 즉, 진동 주파수 의 온도 특성은 변수 에 의해 결정된다. 여기서, 는 가각 변수 의 온도 계수이고, 는 제1 인버터에 있는 제1 NMOS 튜브의 전자 이동도이며, 는 제1 인버터에 있는 제1 PMOS 튜브의 홀 이동도이고, 는 제1 인버터에 있는 제1 NMOS 튜브의 임계 전압이며, 는 제1 인버터에 있는 제1 PMOS 튜브의 임계 전압이고, 는 제1 인버터의 공급 전압이다.
위에서 알수 있듯이, 제1 인버터에서 제1 PMOS 튜브 및 제1 NMOS 튜브의 임피던스 크기와 인버터 발진 루프(402)에서 커패시터의 크기는 인버터 발진 루프(402)에 의해 출력되는 클록 신호의 진동 주파수의 크기를 결정한다. 여기서, 제1 PMOS 튜브 및 제1 NMOS 튜브의 임피던스는 온도에 의해 크게 영향을 받으며, 커패시터는 온도에 의해 거의 영향을 받지 않는다. 따라서, 변수 온도 계수의 비례 관계를 변경함으로써, 의 각 온도 계수가 상쇄되고 보상되어, 제1 PMOS 튜브 및 제1 NMOS 튜브 임피던스의 온도 특성을 보상할 수 있으며, 또한 본 발명의 저온 계수 링 발진기에 의해 출력되는 클록 신호의 진동 주파수가 온도에 거의 영향을 받지 않도록 구현할 수 있다. 일부 공정에서 커패시터가 온도에 크게 영향을 받는 경우, 변수 온도 계수의 비례 관계를 변경하여 커패시터 값의 온도 특성을 보상할 수 있다.
도 4, 도 5a 및 도 5b에 도시된 바와 같이, 온도 추적 보상 회로(401)는 온도 추적 보상 유닛(4010), 제1 활성화 제어 유닛(4011), 전압 추종 유닛(4012), 제1 필터링 유닛(4013) 및 제2 필터링 유닛(4014)을 포함한다. 전압 추종 유닛(4012)은 온도 추적 보상 유닛(4010), 제1 활성화 제어 유닛(4011), 제1 필터링 유닛(4013) 및 바이어스 전류 생성 회로와 각각 상호 연결된다. 제2 필터링 유닛(4014)은 전압 추종 유닛(4012)에 연결된다. 온도 추적 보상 유닛(4010), 제1 활성화 제어 유닛(4011), 전압 추종 유닛(4012), 제1 필터링 유닛(4013) 및 제2 필터링 유닛(4014)은 또한 각각 그라운드에 연결된다.
도 4에 도시된 바와 같이, 온도 추적 보상 유닛(4010)은 다이오드 연결을 이용하여 연결된 제2 PMOS 튜브(602) 및 제4 NMOS 튜브(601)로 구성될 수 있다. 즉, 제2 PMOS 튜브(602)의 그리드는 드레인에 연결되고, 제4 NMOS튜브(601)의 그리드는 드레인에 연결된다. 제2 PMOS 튜브(602)는 제4 NMOS 튜브(601)의 드레인에 연결되고, 제2 PMOS 튜브(602)의 소스는 제1 활성화 제어 유닛(4011), 전압 추종 유닛(4012), 제1 필터링 유닛(4013) 및 바이어스 전류 생성 회로에 각각 연결되며, 제4 NMOS 튜브(601)의 소스는 접지된다. 여기서, 바이어스 전류 생성 회로에 의해 생성되는 바이어스 전류는 시종일관하게 특정 온도 계수를 가진 바이어스 전류이다. 상기 바이어스 전류는 본 발명의 저온 계수 링 발진기에 의해 출력되는 클록 신호의 진동 주파수의 온도 특성을 보다 잘 균형 있게 조정하기 위해 온도 계수가 0인 전류이거나 양의 온도 또는 음의 온도 계수를 가진 전류일 수 있다.
상술한 PMOS 튜브 및 NMOS 튜브에 사용되는 다이오드 연결은 집적 회로의 제조 공정과 관련된 그리드-소스 연결일 수도 있다는 점에 유의해야 한다. 집적회로에서 사용되는 다이오드는 용도에 따라 MOS 튜브의 소스-그리드 결합 또는 드레인-그리드 결합의 조합에 해당한다.
온도 추적 보상 유닛(4010)의 제2 PMOS 튜브(602) 및 제4 NMOS 튜브(601)는 인버터 발진 루프(402)에서 PMOS 튜브 및 NMOS 튜브와 동일한 집적 회로 칩에 집적되어 있으므로, 온도 변화에 따른 제2 PMOS 튜브(602) 및 제4 NMOS 튜브(601)의 경향은 인버터 발진 루프(402)에서 PMOS 튜브 및 NMOS 튜브의 특성과 실질적으로 일치하게 된다. 따라서, 인버터 발진 루프(402)에서 PMOS 튜브 및 NMOS 튜브 임피던스의 온도 특성은, 제2 PMOS 튜브(602) 및 제4 NMOS 튜브(601)에서 나타내는 온도 의존적 임피던스 변화를 이용하여 추적할 수 있다.
구체적으로, 인버터 발진 루프(402)에서 PMOS 튜브 및 NMOS 튜브 임피던스의 온도 특성은 온도 추적 보상 유닛(4010)의 제2 PMOS 튜브(602) 및 제4 NMOS 튜브(601)에서 나타내는 온도 의존적 임피던스를 기반으로 하여 추적되고, 제2 PMOS 튜브(602) 및 제4 NMOS 튜브(601)의 종횡비를 각각 조정함으로써 제2 PMOS 튜브(602)의 변수 및 제4 NMOS 튜브(601)의 변수 온도 계수의 비례 관계를 조정하여, 특정 온도 계수를 가진 임피던스를 얻을 수 있다. 또한, 특정 온도 계수를 가진 바이어스 전류 생성 회로에 의해 제공되는 바이어스 전류에 기초하여 제2 PMOS 튜브(602) 및 제4 NMOS 튜브(601)를 바이어스 하여, 인버터 발진 루프(402)의 진동 주파수를 보상하는 온도 특성을 가진 공급 전압 Vtrim을 생성시킨다. 상기 공급 전압 Vtrim은 전압 추종 유닛(4012)을 거쳐 구동 또는 증폭된 후 인버터 발진 루프(402)에 공급 전압 Vdd를 제공한다. 이리 하여, 제2 PMOS 튜브(602)의 변수 및 제4 NMOS 튜브(601)의 변수 온도 계수의 비례 관계를 조정하여 인버터 발진 루프(402)에서 변수 의 온도 계수를 보상함으로써, 인버터 발진 루프(402)가 온도에 거의 영향을 받지 않는 진동 주파수를 가진 클록 신호를 출력할 수 있다.
여기서, 도 4에 도시된 바와 같이, 전압 추종 유닛(4012)은 전압 플로워(605)를 사용하여 구현될 수 있다. 상기 전압 플로워(605)는 인버터 발진 루프(402)의 진동 주파수를 보상하는 온도 특성을 가진 온도 추적 보상 유닛(4010)에 의해 생성된 공급 전압 Vtrim의 구동을 향상시키는 데 사용된다.
도 5a 및 5b에 도시된 바와 같이, 전압 추종 유닛(4012)은 또한 상이한 설계 요건에 따라 전압 동상 증폭기를 사용할 수 있다. 상기 전압 동상 증폭기는 연산 증폭기(705), 제1 저항 R1 및 제2 저항 R2을 포함한다. 연산 증폭기(705)의 양극 위상 입력단은 제2 PMOS 튜브(701)의 소스, 제1 활성화 제어 유닛(4011), 제1 필터링 유닛(4013) 및 바이어스 전류 생성 회로와 상호 연결된다. 연산 증폭기(705)의 반전 입력단은 제1 저항 R1 및 제2 저항 R2의 일단에 연결되고, 연산 증폭기(705)의 출력단은 제2 필터링 유닛(4014) 및 인버터 발진 루프(402)에서 제1 인버터의 제1 PMOS 튜브의 소스에 연결된다. 인버터 발진 루프(402)의 진동 주파수를 보상하는 온도 특성을 가진 온도 추적 보상 유닛(4010)에 의해 생성된 공급 전압 Vtrim은 전압 동상 증폭기에 의해 증폭되어 인버터 발진 루프(402)에 전원 전압 Vdd를 제공하며, 상기 전원 전압은 이다.
도 5a 및 5b에 도시된 바와 같이, 온도 추적 보상 유닛(4010)은 제3 PMOS 튜브(701) 또는 제7 NMOS 튜브(801)를 사용하여 구현될 수도 있다. 구체적으로, 제3 PMOS 튜브(701)의 소스는 제1 활성화 제어 유닛(4011), 전압 추종 유닛(4012), 제1 필터링 유닛(4013) 및 바이어스 전류 생성 회로에 각각 연결되고, 제3 PMOS 튜브(701)의 그리드 및 드레인은 각각 접지된다. 제7 NMOS 튜브(801)의 그리드 및 드레인은 각각 제1 활성화 제어 유닛(4011), 전압 추종 유닛(4012), 제1 필터링 유닛(4013) 및 바이어스 전류 생성 회로에 연결된다. 제7 NMOS 튜브(801)의 소스는 접지된다.
인버터 발진 루프(402)에서 PMOS 튜브 및 NMOS 튜브 임피던스의 온도 특성은 온도 추적 보상 유닛(4010)의 제3 PMOS 튜브(701) 또는 제7 NMOS 튜브(801)에서 나타내는 온도 의존적 임피던스를 기반으로 하여 추적되고, 제3 PMOS 튜브(701) 또는 제7 NMOS 튜브(801)의 종횡비를 각각 조정함으로써 제3 PMOS 튜브(701)의 변수 및 제7 NMOS 튜브(801)의 변수 온도 계수의 비례 관계를 조정하여, 특정 온도 계수를 가진 임피던스를 얻는다. 또한, 바이어스 전류 생성 회로에 의해 제공되는 특정 온도 계수를 가진 전류를 기반으로 하여, 제3 PMOS 튜브(701) 또는 제7 NMOS 튜브(801)를 바이어스 함으로써, 인버터 발진 루프(402)의 진동 주파수를 보상하는 온도 특성을 가진 공급 전압 Vtrim을 생성한다. 상기 공급 전압 Vtrim은 전압 동상 증폭기에 의해 증폭된 후, 인버터 발진 루프(402)에 공급 전압 Vdd을 제공함으로써, 제3 PMOS 튜브(701)의 변수 및 제7 NMOS 튜브(801)의 변수 온도 계수의 비례 관계를 조정하여 인버터 발진 루프(402)에서 변수 의 온도 계수를 보상함으로써, 인버터 발진 루프(402)가 온도에 거의 영향을 받지 않는 진동 주파수를 가진 클록 신호를 출력하도록 한다.
제1 필터링 유닛(4013) 및 제2 필터링 유닛(4014)은 필터링하고 전압을 안정시키는 역할을 한다. 도 4, 도 5a 및 도 5b에 도시된 바와 같이, 제1 필터링 유닛(4013)은 제5 NMOS 튜브(606)를 사용하여 구현될 수 있다. 제2 필터링 유닛(4014)은 제6 NMOS 튜브(607)를 사용하여 구현될 수 있다. 제5 NMOS 튜브(606)의 그리드는 제2 PMOS 튜브(602)의 소스, 제8 NMOS 튜브(604)의 드레인 및 전압 플로워(605)의 양극 위상 입력단에 각각에 연결되고, 제5 NMOS 튜브의 소스 및 드레인은 각각 접지된다. 제6 NMOS 튜브(607)의 그리드는 전압 플로워(605)의 출력단 및 인버터 발진 루프(402)의 각 단의 인버터에 있는 제1 PMOS 튜브의 소스에 연결되며, 제6 NMOS 튜브(607)의 소스 및 드레인은 각각 접지된다.
제1 활성화 제어 유닛(4011)은 온도 추적 보상 회로(401)가 온/오프되도록 제어하는 데 사용된다. 제1 활성화 제어 유닛(4011)은 온도 추적 보상 회로(401)의 대응하는 위치에 설정될 수 있다. 여기서, 회로의 설계 요건에 따라, 온도 추적 보상 회로(401)가 온/오프되도록 제어하기 위해 온도 추적 보상 회로(401)의 하나 이상의 위치에 활성화 제어 튜브로서 PMOS 튜브 또는 NMOS 튜브를 설정하도록 선택할 수 있다. 도4에 도시된 바와 같이, 온도 추적 보상 회로(401)의 제2 PMOS 튜브(602)와 제1 필터링 유닛(4013)의 제5 NMOS 튜브(606) 사이에 활성화 제어 튜브로서 제8 NMOS 튜브(604)를 설정할 수 있다. 상기 제8 NMOS 튜브(604)의 그리드는 활성화 신호에 연결되고, 제8 NMOS 튜브(604)의 드레인은 제2 PMOS 튜브(602)의 소스, 제5 NMOS 튜브(606)의 그리드 및 전압 플로워(605)의 양극 위상 입력단에 연결되며, 제8 NMOS 튜브(604)의 소스는 접지된다.
버퍼 성형 회로(403)는 인버터 발진 루프에 의해 출력되는 클록 신호를 성형하고 듀티 사이클을 조정하며, 신호 품질의 요구 사항을 충족시키기 위한 구동 능력을 향상시키는 데 사용되며, 일반적으로 레벨 변환기 회로에 의해 구현되거나 다른 회로에 의해 구현될 수 있다.
본 발명의 일 실시형태에서, 도 2에 도시된 바와 같이, 버퍼 성형 회로(403)는 다단 제2 인버터가 캐스케이드되어 구성되며, 즉 제2 인버터를 포함하는 레벨 전환 유닛에 의해 구성된다. 도 2에 도시된 바와 같이, 일 예로서, 버퍼 성형 회로(403)는 4 단의 제2 인버터(4030)가 캐스케이드되어 구성되며, 각 단의 제2 인버터(4030)는 제9 NMOS 튜브 및 제4 PMOS 튜브를 포함한다. 제9 NMOS 튜브는 제4 PMOS 튜브의 그리드 및 드레인에 대응하여 연결되고, 제4 PMOS 튜브의 소스는 전원 전압에 연결되며, 제9 NMOS 튜브의 소스는 접지된다. 또한, 제1 단의 제2 인버터(4030)의 제9 NMOS 튜브는 제4 PMOS튜브의 그리드에 함께 연결되어 제1 단의 제2 인버터(4030)의 입력단으로서, 인버터 발진 루프(402)의 마지막 단에 있는 제1 인버터의 제1 NMOS 튜브와 제1 PMOS튜브의 드레인을 연결시키는 데 사용된다. 마지막 단에 있는 제2 인버터(4030)의 제9 NMOS 튜브와 제4 PMOS 튜브의 드레인은 함께 연결되어 제1 단에 있는 제2 인버터(4030)의 출력단으로 사용된다.
도 2에 도시된 바와 같이, 제9 NMOS 튜브(514)와 제4 PMOS 튜브(517), 제9 NMOS 튜브(519)와 제4 PMOS 튜브(520), 제9 NMOS 튜브(521)와 제4 PMOS 튜브(522), 제9 NMOS 튜브(523)와 제4 PMOS 튜브(524)는 각각 각 단의 제2 인버터를 구성함으로써 4 단의 제2 인버터를 얻는다. 상기 4 단의 제2 인버터가 캐스케이드되어 버퍼 성형 회로(403)를 구성한다. 상기 버퍼 성형 회로(403)에서, 듀티 사이클은 제2 인버터의 처음 두 단에 있는 제9 NMOS 튜브 및 제4 PMOS 튜브의 종횡비에 의해 조정되고, 구동 능력은 제2 인버터의 마지막 두 단에 있는 제9 NMOS 튜브 및 제4 PMOS 튜브의 종횡비에 의해 향상된다.
버퍼 성형 회로(403)가 온/오프되도록 확보하기 위해, 활성화 제어 튜브가 버퍼 성형 회로(403)의 대응하는 위치에 설정될 수 있다. 여기서, 회로의 설계 요건에 따라, 버퍼 성형 회로(403)가 온/오프되도록 제어하기 위해 버퍼 성형 회로(403)의 하나 이상의 위치에 활성화 제어 튜브로서 PMOS튜브 또는 NMOS튜브를 설정하도록 선택할 수 있다. 도 2에 도시된 바와 같이, 버퍼 성형 회로(403)의 제1 단에 있는 제2 인버터의 제9 NMOS 튜브(514)와 제4 PMOS 튜브(517) 사이에 각각 제10 NMOS 튜브(515) 및 제5 PMOS 튜브(516)가 활성화 제어 튜브로서 설정될 수 있다. 상기 제10 NMOS 튜브(515) 및 제5 PMOS 튜브(516)의 그리드는 활성화 신호에 연결되고, 제10 NMOS 튜브(515)의 소스는 제9 NMOS 튜브(519)의 드레인에 연결되며, 제5 PMOS 튜브(516)의 소스는 제4 PMOS 튜브(517)의 드레인에 연결된다. 또한, 전원 전압과 제1 단에 있는 제2 인버터의 출력단 사이에 활성화 제어 튜브로서 제6 PMOS 튜브(518)가 설정된다. 제6 PMOS 튜브(518)의 그리드는 활성화 신호에 연결되고, 제6 PMOS 튜브(518)의 드레인은 제10 NMOS 튜브(515)와 제5 PMOS튜브516의 드레인 및 제9 NMOS 튜브(519)와 제4 PMOS 튜브(520)의 그리드에 각각 연결된다.
상술한 내용을 종합하면, 온도 추적 보상 회로(401)는 인버터 발진 루프(402)에서 제1 인버터 임피던스의 온도 특성을 기반으로 하여, 인버터 발진 루프(402)의 진동 주파수를 보상하는 온도 특성을 가진 공급 전압을 생성하여 인버터 발진 루프(402)에 출력함으로써, 인버터 발진 루프(402)에 의해 출력되는 클록 신호의 진동 주파수가 온도에 거의 영향을 받지 않도록 한다. 인버터 발진 루프에서 출력되는 클록 신호는 신호 품질의 요구 사항을 충족시키기 위해 버퍼 성형 회로(403)를 거쳐 성형되고 구동이 향상된다.
또한, 본 발명의 실시형태에 따른 저온 계수 링 발진기는 집적회로 칩에 사용될 수 있다. 상기 집적회로 칩 내의 저온 계수 링 발진기의 구체적인 구조에 대해서는 여기서 상세히 설명하지 않는다.
상기 저온 계수 링 발진기는 또한 RF 집적 회로의 중요한 구성 부분으로서 통신 단말기에 사용될 수 있다. 본 명세서에서 언급되는 통신 단말기는 모바일 환경에서 사용할 수 있으며, 휴대폰, 노트북 컴퓨터, 태블릿 컴퓨터, 차량용 컴퓨터 등을 포함하는 GSM, EDGE, TD_SCDMA, TDD_LTE, FDD_LTE 등과 같은 다양한 통신 방식을 지지하는 컴퓨터 장치를 의미한다. 또한, 본 발명의 실시형태에 의해 제공되는 기술방안은 통신 기지국과 같은 다른 RF 집적 회로 적용 분야에도 응용된다.
본 발명의 실시형태에서 제공되는 저온 계수 링 발진기, 칩 및 통신 단말기는 다이오드 연결된 PMOS 튜브 및 NMOS 튜브의 온도 의존 임피던스를 사용하여 인버터 발진 루프에서 인버터 PMOS 튜브 및 NMOS 튜브 임피던스를 보상하는 온도 특성을 추적한다. 동시에, 특정 온도 계수의 바이어스 전류를 기반으로, 온도 추적 보상 회로의 각 변수 온도 계수의 비례 관계를 조정하여, 다이오드 연결된 PMOS 튜브 및 NMOS 튜브의 임피던스 온도 특성을 온도 특성이 보상된 전압으로 전환한 다음, 해당 전압을 인버터 발진 루프의 공급 전압으로 사용하여, 링 발진기에서 출력되는 클록 신호의 진동 주파수가 온도에 거의 영향을 받지 않도록 한다.
이상, 본 발명에서 제공되는 저온 계수 링 발진기, 칩 및 통신 단말기에 대해 상세하게 설명하였다. 본 분야의 일반기술자가 본 발명의 실질적인 내용을 이탈하지 않는 전제하에서 본 발명에 대한 명백한 변경은 모두 본 발명의 특허권의 보호범위에 속한다.

Claims (12)

  1. 저온 계수 링 발진기로서,
    온도 추적 보상 회로, 인버터 발진 루프 및 버퍼 성형 회로를 포함하며, 상기 온도 추적 보상 회로의 출력단은 상기 인버터 발진 루프의 입력단에 연결되고, 상기 인버터 발진 루프의 출력단은 상기 버퍼 성형 회로의 입력단에 연결되는 것을 특징으로 하는 저온 계수 링 발진기.
  2. 제 1 항에 있어서,
    상기 인버터 발진 루프는 홀수 단의 제1 인버터 및 상기 제1 인버터와 동일한 단 수의 커패시터가 캐스케이드되어 구성되며,
    캐스케이드된 후의 상기 제1 인버터는 헤드와 테일이 연결되고, 상기 제1 인버터는 모두 상기 온도 추적 보상 회로에 연결되며, 마지막 단의 상기 제1 인버터는 상기 버퍼 성형 회로에 연결되는 것을 특징으로 하는 저온 계수 링 발진기.
  3. 제 2 항에 있어서,
    상기 커패시터는 MOS 커패시터 또는 MIM 커패시터인 것을 특징으로 하는 저온 계수 링 발진기.
  4. 제 1 항에 있어서,
    상기 온도 추적 보상 회로는 온도 추적 보상 유닛, 제1 활성화 제어 유닛, 전압 추종 유닛, 제1 필터링 유닛 및 제2 필터링 유닛을 포함하며, 상기 전압 추종 유닛은 상기 온도 추적 보상 유닛, 상기 제1 활성화 제어 유닛, 상기 제1 필터링 유닛 및 바이어스 전류 생성 회로와 각각 상호 연결되고, 상기 제2 필터링 유닛은 상기 전압 추종 유닛에 연결되고, 상기 온도 추적 보상 유닛, 상기 제1 활성화 제어 유닛, 상기 전압 추종 유닛, 상기 제1 필터링 유닛 및 상기 제2 필터링 유닛은 또한 각각 그라운드에 연결되는 것을 특징으로 하는 저온 계수 링 발진기.
  5. 제 4 항에 있어서,
    상기 온도 추적 보상 유닛은 다이오드를 사용하여 연결된 제2 PMOS 튜브 및 제4 NMOS 튜브로 구성되는 것을 특징으로 하는 저온 계수 링 발진기.
  6. 제 4 항에 있어서,
    상기 온도 추적 보상 유닛은 제3 PMOS 튜브 또는 제7 NMOS 튜브에 의해 구현되는 것을 특징으로 하는 저온 계수 링 발진기.
  7. 제 4 항에 있어서,
    상기 전압 추종 유닛은 전압 플로워 또는 전압 동상 증폭기에 의해 구현되는 것을 특징으로 하는 저온 계수 링 발진기.
  8. 제 1 항에 있어서,
    상기 버퍼 성형 회로는 제2 인버터를 포함하는 레벨 전환 유닛에 의해 구성되는 것을 특징으로 하는 저온 계수 링 발진기.
  9. 제 1 항에 있어서,
    상기 온도 추적 보상 회로, 상기 인버터 발진 루프 및 상기 버퍼 성형 회로의 온/오프를 제어하기 위해, 상기 온도 추적 보상 회로, 상기 인버터 발진 루프 및 상기 버퍼 성형 회로의 하나 이상의 위치에는 활성화 제어 튜브로서 PMOS 튜브 또는 NMOS 튜브가 설정되는 것을 특징으로 하는 저온 계수 링 발진기.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 온도 추적 보상 회로는 상기 인버터 발진 루프에서 제1 인버터 임피던스의 온도 특성을 추적하여, 상기 인버터 발진 루프의 진동 주파수를 보상하는 온도 특성을 가진 공급 전압을 생성하여, 상기 인버터 발진 루프에 출력하는 것을 특징으로 하는 저온 계수 링 발진기.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 따른 저온 계수 링 발진기를 포함하는 것을 특징으로 하는 집적회로 칩.
  12. 제 1 항 내지 제 10 항 중 어느 한 항에 따른 저온 계수 링 발진기를 포함하는 것을 특징으로 하는 통신 단말기.
KR1020237020386A 2020-11-16 2021-11-16 저온 계수 링 발진기, 칩 및 통신 단말기 KR20230119141A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202011276399.8 2020-11-16
CN202011276399.8A CN112350722A (zh) 2020-11-16 2020-11-16 一种低温漂环形振荡器、芯片及通信终端
PCT/CN2021/130948 WO2022100755A1 (zh) 2020-11-16 2021-11-16 一种低温漂环形振荡器、芯片及通信终端

Publications (1)

Publication Number Publication Date
KR20230119141A true KR20230119141A (ko) 2023-08-16

Family

ID=74363929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237020386A KR20230119141A (ko) 2020-11-16 2021-11-16 저온 계수 링 발진기, 칩 및 통신 단말기

Country Status (6)

Country Link
US (1) US20230291393A1 (ko)
EP (1) EP4246812A1 (ko)
JP (1) JP2023549550A (ko)
KR (1) KR20230119141A (ko)
CN (1) CN112350722A (ko)
WO (1) WO2022100755A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112350722A (zh) * 2020-11-16 2021-02-09 上海唯捷创芯电子技术有限公司 一种低温漂环形振荡器、芯片及通信终端

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2669476Y (zh) * 2003-11-13 2005-01-05 上海华虹集成电路有限责任公司 带温度及工艺补偿功能的环形振荡器
JP5440831B2 (ja) * 2007-11-29 2014-03-12 Ｎｌｔテクノロジー株式会社 電圧制御発振器並びにそれを備えた表示装置及びシステム
CN102064801B (zh) * 2010-11-08 2013-09-18 中国兵器工业集团第二一四研究所苏州研发中心 一种基于cmos工艺实现的全硅时钟发生器
CN104242820B (zh) * 2013-06-21 2017-09-08 西安电子科技大学 一种具有温度补偿的低功耗流控环形振荡器
JP2016025644A (ja) * 2014-07-24 2016-02-08 株式会社東芝 発振回路及び位相同期回路
CN204928774U (zh) * 2015-07-13 2015-12-30 苏州市灵矽微系统有限公司 低温漂频率稳定时钟产生电路
CN105071801B (zh) * 2015-08-09 2017-11-17 浙江大学 抗工艺、电压、温度变化的低功耗尾电流型环形振荡电路
CN106209025B (zh) * 2016-08-26 2023-05-23 哈尔滨工业大学（威海） 具有工艺及温度补偿的环形振荡器
CN106656111B (zh) * 2016-12-27 2020-11-13 北京集创北方科技股份有限公司 环形振荡器
CN109857183A (zh) * 2019-03-26 2019-06-07 成都锐成芯微科技股份有限公司 一种带温度补偿的基准电流源
CN110311627A (zh) * 2019-08-08 2019-10-08 贵州辰矽电子科技有限公司 一种低功耗输出固定频率的振荡器电路
CN112350722A (zh) * 2020-11-16 2021-02-09 上海唯捷创芯电子技术有限公司 一种低温漂环形振荡器、芯片及通信终端

Also Published As

Publication number Publication date
WO2022100755A1 (zh) 2022-05-19
CN112350722A (zh) 2021-02-09
JP2023549550A (ja) 2023-11-27
EP4246812A1 (en) 2023-09-20
US20230291393A1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
US20200177193A1 (en) Voltage controlled oscillator based on complementary current-injection field-effect transistor devices
US7298183B2 (en) High frequency divider circuits and methods
US8154352B2 (en) Oscillating circuit
US6094103A (en) Multiple feedback loop ring oscillator and delay cell
JP5876368B2 (ja) 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路
US10707882B1 (en) Voltage-controlled oscillator circuit and phase-locked loop circuit
US10411649B2 (en) Low-power crystal oscillator operating in class B with positive feedback and a step-down voltage regulator
US7145409B2 (en) Low power quadrature voltage controlled oscillator using back gate
CN114244353B (zh) 一种基于二次注入及锁相环技术的快速启动晶体振荡器
CN101127525A (zh) 一种偏置电路以及压控振荡器
TWI381642B (zh) 信號源裝置及用以產生一輸出信號之信號源裝置
CN210431389U (zh) 振荡电路和集成电路
JP2008252774A (ja) 電圧制御発振器、及び電圧制御発振方法
KR20230119141A (ko) 저온 계수 링 발진기, 칩 및 통신 단말기
JP2003249844A (ja) 可変遅延器，電圧制御発振器，ｐｌｌ回路
US5475345A (en) Ultra-fast MOS device circuits
CN110336558B (zh) 振荡电路和集成电路
TW200303120A (en) PLL arrangement, charge pump, method and mobile transceiver
US20100109719A1 (en) Prescaling stage for high frequency applications
CN111147021B (zh) 一种压控振荡器
US20020175729A1 (en) Differential CMOS controlled delay unit
US7843276B2 (en) Oscillator
CN110830007A (zh) 一种低相位噪声宽带环型振荡器
US5675294A (en) Single pin crystal oscillator circuit
KR20050118533A (ko) 전력소모가 적은 커패시턴스 체배기

Legal Events

Date Code Title Description
A201 Request for examination