JP2009525659A

JP2009525659A - カレントミラー回路

Info

Publication number: JP2009525659A
Application number: JP2008552930A
Authority: JP
Inventors: ブッツマンステファン
Original assignee: NXP BV
Current assignee: NXP BV
Priority date: 2006-01-31
Filing date: 2007-01-25
Publication date: 2009-07-09
Also published as: CN101375499A; US20110018621A1; WO2007088503A1

Abstract

本発明は、入力側のトランジスタ（Ｑ_１）又は電界効果トランジスタと、出力側のトランジスタ（Ｑ_２）又は電界効果トランジスタとを備えるカレントミラー回路（４０，５０，６０）であって、前記入力側及び出力側の各トランジスタのエミッタ又はソースを結合するとともに電圧供給端（Ｕ_B，５５）に接続し、前記入力側及び出力側の各トランジスタのベース（４５，４６，５７，５８）又はゲートを互いに電気的に結合するとともに追加の電界効果トランジスタ（Ｑ_３）に接続し、前記追加の電界効果トランジスタ（Ｑ_３）のソース（４４）を前記入力側及び出力側の２つのトランジスタ（Ｑ_１，Ｑ_２）又は電界効果トランジスタのベース（４５，４６，５７，５８）又はゲートに結合し、且つ前記追加の電界効果トランジスタ（Ｑ_３）のドレインを前記入力側のトランジスタ（Ｑ_１）又は電界効果トランジスタのコレクタ又はドレインに結合するようにした、カレントミラー回路に関する。

Description

本発明は、入力側トランジスタ及び出力側トランジスタを有し、入力側及び出力側の各トランジスタのエミッタ又はソースを結合し、且つ所定の電圧供給端に接続するカレントミラー回路に関する。これらのトランジスタは、バイポーラトランジスタ又は電界効果トランジスタとすることができる。

このようなカレントミラー回路は、最先端の技術で知られている。例えば、カレントミラーは、電流制御可能な電力源となり、即ち増幅するか、減少させるか、又は同一にする入力側電流のコピーを、その入力側で得ることができる。

センサを有するカレントミラー回路も入力電流源として動作させることができる。これにより、入力電流が倍増する場合にも、このセンサによって供給電圧が周囲温度でほとんど変化しないという利点がある。これは、このセンサを介する供給電圧の変化は、このセンサに直列接続する測定抵抗を用いた場合と比較してその影響が小さいことを意味する。このような既知のカレントミラーは、最先端の技術として図１に示している。

しかしながら、このようなカレントミラーは、グランドへの短絡回路とする場合、ベース‐エミッタ間電圧が供給電圧レベルまで増大するので、カレントミラーの抵抗は破壊されるという欠点を有する。グランドに低インピーダンスで接続する場合、極めて高い電流が双方のトランジスタに流れるため、浪費電力によるトランジスタの熱破壊の危険性が大きくなる。

これを防いでカレントミラー回路を守るために、保護回路を用いて、追加の抵抗による電圧降下によって電流を決定し制限することができる。最先端の技術によるこのような回路は、図２及び図３に示している。しかしながら、これらは、第１のトランジスタのコレクタと供給電圧又はバッテリ電圧との間に大きな電圧降下を生じさせるという欠点を有し、センサの供給電圧を減少させるという直接の影響をもたらし、望ましくない。

特許文献１の要約書には、グランドに接続した２個の保護抵抗と入力側の保護抵抗とを有するカレントミラー回路が開示されており、このカレントミラー回路は、第３のトランジスタのコレクタとベースとの間で電圧を変えるようにする。

特許文献２は、測定トランジスタおよび測定抵抗を有する電流制限回路を開示している。
特表平５‐３０３，４３９号公報欧州特許第０６０２６９９（Ａ２）号明細書

本発明の目的は、カレントミラー回路を提供することにあり、このカレントミラー回路は、グランドへの短絡回路とする場合の破壊の危険に対する保護を有し、更に、コレクタとバッテリ電圧又は供給電圧との間で大きな電圧降下を有さないようにする。

上記の目的は、請求項１に記載の特徴を有する本発明によって達成され、入力側のトランジスタ又は電界効果トランジスタと、出力側のトランジスタ又は電界効果トランジスタとを備えるカレントミラー回路は、前記入力側及び出力側の各トランジスタのエミッタ又はソースをするとともに電圧供給端（Ｕ_Ｂ）に接続し、前記入力側及び出力側の各トランジスタのベース又はゲートを互いに電気的に結合するとともに追加の電界効果トランジスタに接続し、前記追加の電界効果トランジスタのソースを前記入力側及び出力側の２つのトランジスタ又は電界効果トランジスタのベース又はゲートに結合し、且つ前記追加の電界効果トランジスタのドレインを前記入力側のトランジスタ又は電界効果トランジスタのコレクタ又はドレインに結合するようにした。

実際には、この結合は、以下のように、直接結合又は間接結合の双方によって達成することができ、この結合は、例えば、結合コンデンサ又は別の回路素子を介した結合も意味することに留意する。

ここで、前記入力側のトランジスタ及び前記出力側のトランジスタのエミッタを前記電圧供給端Ｕ_Ｂに接続するのが有利である。

更に、前記電界効果トランジスタを、有利にはＭＯＳＦＥＴなどのｐチャネル電界効果トランジスタにするのが利便性に優れる。

更に、前記入力側のトランジスタ及び前記出力側のトランジスタをｐｎｐチャネルトランジスタにするのが有利である。

更に有利な例は、センサの一方の接続端を入力側のトランジスタのコレクタに結合し、且つセンサの他方の接続端をグランドに結合する。このようなセンサは、例えば、自動車のＡＢＳシステムのセンサとすることができる。

更に別の例では、前記入力側のトランジスタ及び前記出力側のトランジスタのエミッタをグランドに接続する。

電界効果トランジスタは、特にＭＯＳＦＥＴなどのｎチャネル電界効果トランジスタとするのが、特に利便性に優れる。また、入力側のトランジスタ及び出力側のトランジスタをｎｐｎチャネルトランジスタとするとともに、センサの一方の接続端を入力側のトランジスタのコレクタに結合し、且つセンサの他方の接続端を好適には電圧供給端Ｕ_Ｂに接続するのが利便性に優れる。

電界効果トランジスタのゲートを制御回路に結合するのが特に有利である。

ここで、ある有利な例では、前記制御回路はトランジスタを有し、該トランジスタのコレクタを前記電界効果トランジスタのゲートに結合し、当該トランジスタのベースを前記カレントミラー回路の入力側のトランジスタのベースに少なくとも結合し、当該トランジスタのエミッタを前記入力側のトランジスタのエミッタに少なくとも結合する。

上記の本発明による有利な例は、バイポーラトランジスタとすることができるが、バイポーラトランジスタの代わりにＭＯＳＦＥＴのような電界効果トランジスタを用いることもでき、バイポーラトランジスタのエミッタの代わりに電界効果トランジスタのソースを、バイポーラトランジスタのコレクタの代わりに電界効果トランジスタのドレインを、バイポーラトランジスタのベースの代わりに電界効果トランジスタのゲートを接続することができる。また、ＭＯＳＦＥＴなどのｐｎｐチャネルトランジスタは、ｐチャネル電界効果トランジスタとするのが有利であり、有利には、ｎｐｎチャネルトランジスタはｎチャネル電界効果トランジスタとすることもできる。

更に有利な実施例は、従属請求項に示される。

図１は、２つのトランジスタである入力側トランジスタＱ_１及び出力側トランジスタＱ_２を有し、各トランジスタのエミッタ２，３をそれぞれ接続するとともに電圧供給端Ｕ_Ｂに接続したカレントミラー回路１を示している。トランジスタＱ_１，Ｑ_２のベース４，５は、互いに結合させている。センサ７は、トランジスタＱ_１のコレクタ６に結合される。即ち、好適には２ワイヤインターフェースを有するセンサ７は、一方のワイヤの接続端８をコレクタ６に結合し、他方の接続端９をグランドに結合する。更に、トランジスタＱ_１のベース５とトランジスタＱ_１のコレクタ６との間を接続する（図示１０）。このカレントミラー回路１において、電力源Ｉ_ｉｎは、２ワイヤインターフェースを有するセンサ７として形成される。これにより、既に上述したように、入力電流Ｉ_ｉｎが周囲温度で２倍になる場合、センサによって供給電圧がごく少量しか変化しないという利点が得られる。これは、センサ７に直列に配置した測定抵抗の場合と比較して、電圧変動が小さいことを意味している。しかしながら、この回路の不利な点は、グランドへの短絡回路とした場合に、トランジスタＱ_１及び／又はＱ_２が破壊する危険がある。この場合、ベース−エミッタ間電圧は供給電圧レベルまで上昇し、トランジスタは破壊されうる。また、グランドに低インピーダンスで接続するだけの場合でも、大電流が２つのトランジスタを経て流れることになり、浪費電力による熱破壊を生じうる。

このため、図２に示したような保護手段をカレントミラー回路に設ける。図２において、カレントミラー回路２０は、２つの抵抗Ｒ_１及びＲ_２を図１に従う回路に設け、抵抗Ｒ_１は、電圧供給端Ｕ_ＢとトランジスタＱ_１のエミッタ２１との間で電圧を変え、抵抗Ｒ_２はトランジスタＱ_２のエミッタ２２と電圧供給端Ｕ_Ｂとの間で電圧を変える。更に、保護回路２３をトランジスタＱ_１及びＱ_２のそれぞれのベース２４，２５、トランジスタＱ_１のエミッタ２１と電圧供給端Ｕ_Ｂとの間に設ける。それ以外は、この回路２０は図１の回路１に対応するのでこれ以上説明しない。図２の回路２０は、追加の測定抵抗Ｒ_１を利用して、電圧降下によって入力電流を測定及び制限する。

図３は、図２の保護回路２３の代わりにｐｎｐチャネルトランジスタＱ_３（３１）を有し、それぞれの適切なカレントミラー回路３０を示している。ｐｎｐチャネルトランジスタＱ_３（３１）のベース３２は、トランジスタＱ_１のエミッタ３３に結合し、ｐｎｐチャネルトランジスタＱ_３（３１）のエミッタ３４は、電圧供給端Ｕ_Ｂに結合し、ｐｎｐチャネルトランジスタＱ_３（３１）のコレクタ３５は、トランジスタＱ_１及びＱ_２のベース３６，３７に結合している。更に、追加の抵抗Ｒ_３は、トランジスタＱ_１のコレクタ３８とトランジスタＱ_１のベース３６との間で電圧を変える。この回路３０により、入力電流Ｉ_ｉｎを０．６Ｖ／Ｒ_１の値に制限することができ、従って、カレントミラーの保護を達成することができる。しかしながら、この保護は、トランジスタＱ_１のコレクタと電圧供給端Ｕ_Ｂとの間の大きな電圧降下によって得られるもので、センサの供給電圧の低下を引き起こし不利である。

これと対照的に、本発明による有利なカレントミラー回路４０を図４に図式的に示す。図４に従うこの回路は、図１の回路と対応しており、追加のｐチャネル電界効果トランジスタＱ_３をトランジスタＱ_１のコレクタ−ベース間に接続し、制御回路４１を電界効果トランジスタＱ_３に提供する。ここで、電界効果トランジスタＱ_３のゲート４３は、制御回路４１に結合し、電界効果トランジスタＱ_３のソース４４は、２つのトランジスタＱ_１，Ｑ_２のベース４５，４６に結合し、電界効果トランジスタＱ_３のドレイン４７は、トランジスタＱ_１のコレクタ４８に結合するように接続する。

電界効果トランジスタＱ_３を線形域で動作させる場合、そのドレインとソースとの間に低インピーダンスの接続と適切な直接接続を生じさせる。カレントミラー回路４０は、図１におけるカレントミラーと同様に機能する。しかしながら、トランジスタＱ_１を流れる電流フローが大きくなりすぎた場合、ゲート電位が増大し、電界効果トランジスタＱ_３は飽和モードに移行し、トランジスタＱ_１のコレクタからの電流フローを減少させることができる。カレントミラーの入力端４２で可能とした短絡回路は、カレントミラーの入力端及び出力端における電流フローの最大値を規定することができ、即ち入力Ｉ_ｉｎ及び出力Ｉ_ｏｕｔを制限することができる。このようにして、回路４０は、例えばグランドへの短絡回路及びその影響を効率的に防ぐことができる。

図５は、電界効果トランジスタＱ_３を制御するための簡略な回路５０を示しており、基本的に図４の電界効果トランジスタＱ_３に対応している。図５において、トランジスタＱ_４を制御用に設け、トランジスタＱ_４のエミッタ側５２は、バッテリ電圧又は電圧供給端Ｕ_Ｂに接続し、トランジスタＱ_４のコレクタ側５３は電界効果トランジスタＱ_３のゲート５４に接続するとともに抵抗Ｒ_４を介してグランド５５に接続する。トランジスタＱ_４のベース５６は、トランジスタＱ_１及びＱ_２のそれぞれのベース５７，５８に結合する。低電流Ｉ_ｉｎがトランジスタＱ_１を流れるだけでも、トランジスタＱ_４のコレクタ電流をＩＣ_４とすると、この電圧降下は、Ｒ_４＊ＩＣ_４となり、トランジスタＱ_３のゲート−ソース間の電圧は高くなる。この場合、トランジスタＱ_３は、短絡回路又は低インピーダンス抵抗のように機能するようになる。

しかしながら、入力電流が増大する場合、トランジスタＱ_３のゲート−ソース間の電圧は減少して、カットオフ電圧に達すると、トランジスタＱ_３はターンオフ状態に変化するので、カレントミラー５０の入力電流Ｉ_ｉｎは制限される。

本発明によれば、接続するマイクロ・コントローラの動作評価に抵抗Ｒ_４を用いる場合、更に有利にすることができる。これは、好適には、抵抗Ｒ_４の最大電圧が電界効果トランジスタＱ_３のターンオンを保持している限り、マイクロ・コントローラを通常の動作状態で実行させることができるようにする。この場合、トランジスタＱ_２は省略することができる。

図６は、本発明に従うカレントミラー６０の他の実施例を示しており、カレントミラーをセンサ６１のグランド側に配置する。これは、図５のｐｎｐチャネルトランジスタとは対照的に、トランジスタＱ_１，Ｑ_２及びＱ_４をｎｐｎチャネルトランジスタとして設計し、電界効果トランジスタＱ_３は、例えばｎチャネルＭＯＳＦＥＴなどのｎチャネル電界効果トランジスタとして設計する。このように、この回路は、センサ６１のセンサ入力端及び抵抗Ｒ_４を電圧供給端Ｕ_Ｂに接続し、トランジスタＱ_１，Ｑ_２及びＱ_４のエミッタをグランドに接続するようにして、図５の回路に対し反転させることができる。

図４〜６に示した本発明によるカレントミラー回路の実施例は、バイポーラトランジスタの代わりに電界効果トランジスタとすることもできる。ここで説明の反復を避けるようにするが、バイポーラトランジスタのエミッタの代わりに電界効果トランジスタのソースを接続し、バイポーラトランジスタのコレクタの代わりに電界効果トランジスタのドレインを接続し、バイポーラトランジスタのベースの代わりに電界効果トランジスタのゲートを接続することができる。ｐｎｐチャネルトランジスタは有利にｐチャネル電界効果トランジスタとすることができ、ｎｐｎチャネルトランジスタは有利にＭＯＳＦＥＴのようなｎチャネル電界効果トランジスタとすることができる。

本発明によるこのようなカレントミラー回路は図７〜１０に示す。図７は、本発明による図４のカレントミラー回路４０と等価なカレントミラー回路１００を示している。図７に示す回路１００は、図４の回路と対応しており、ｐチャネル電界効果トランジスタＱ_３を電界効果トランジスタＱ_１のドレイン−ゲート間に接続し、制御回路１０１を電界効果トランジスタＱ_３に提供する。ここで、電界効果トランジスタＱ_３のゲート１０３を制御回路１０１に結合し、電界効果トランジスタＱ_３のソース１０４を２つの電界効果トランジスタＱ_１，Ｑ_２のゲート１０５，１０６に結合し、電界効果トランジスタＱ_３のドレイン１０７をＱ_１のドレイン１０８に結合するように接続する。

前述したように、電界効果トランジスタＱ_３を線形域で動作させる場合、そのドレイン及びソース間に低インピーダンス接続及び適切な直接接続を生じさせる。カレントミラー１００は、図１におけるカレントミラーと同様に機能する。しかしながら、電界効果トランジスタＱ_１を流れる電流フローが大きくなりすぎた場合、ゲート電位は増加し、電界効果トランジスタＱ_３は飽和モードに移行し、電界効果トランジスタＱ_１のコレクタからの電流フローを減少させることができる。カレントミラーの入力端１０２で可能とした短絡回路は、カレントミラーの入力端及び出力端における電流フローの最大値を規定することができ、即ち入力Ｉ_ｉｎ及び出力Ｉ_ｏｕｔを制限することができる。このようにして、回路１００は、例えばグランドへの短絡回路及びその影響を効率的に防ぐことができる。

図８は、カレントミラー回路１１０を示しており、入力端１１１は電圧供給端Ｕ_Ｂに接続し、電界効果トランジスタＱ_１及びＱ_２のソース１１２，１１３はグランドに接続する。それ以外は、回路１１０ではｎチャネル電界効果トランジスタを、回路１００ではｐチャネル電界効果トランジスタを用いていることを除けば、回路１００及び１１０は対応している。ここで、電界効果トランジスタＱ_３のゲート１１５を制御回路１１６に結合し、電界効果トランジスタＱ_３のソース１１７を２つの電界効果トランジスタＱ_１，Ｑ_２のゲート１１８，１１９に結合し、電界効果トランジスタＱ_３のドレイン１２０を電界効果トランジスタＱ_１のドレイン１２１に結合するように接続する。

図９は、電界効果トランジスタＱ_３を制御するための簡略なカレントミラー回路１３０を示しており、基本的に図７の電界効果トランジスタＱ_３に対応している。図９において、追加の電界効果トランジスタＱ_４を制御用に設け、電界効果トランジスタＱ_４のソース側１３２はバッテリ電圧又は供給電圧Ｕ_Ｂに接続し、電界効果トランジスタＱ_４のドレイン側１３３は電界効果トランジスタＱ_３のゲート１３４に接続するとともに抵抗Ｒ_４を介してグランドに接続する。電界効果トランジスタＱ_４のゲート１３６は、電界効果トランジスタＱ_１及びＱ_２のそれぞれのゲート１３７，１３８に結合する。

図１０は、本発明によるカレントミラー１４０の他の実施例を示しており、本カレントミラーは、センサ１４１のグランド側に配置する。これは、電界効果トランジスタＱ_１，Ｑ_２，Ｑ_３及びＱ_４を、例えばｎチャネルＭＯＳＦＥＴなどのｎチャネル電界効果トランジスタとして設計することを意味する。このように、この回路は、センサ１４１のセンサ入力端及び抵抗Ｒ_４を、電圧供給端Ｕ_Ｂに接続し、電界効果トランジスタＱ_１，Ｑ_２及びＱ_４のソースをグランドに接続するようにして、図９の回路に対し反転させる。

本発明のこれらおよび他の目的は、添付図面に示した実施形態を参照することによって明らかになるであろう。
最先端技術によるカレントミラー回路の配置図である。最先端技術によるカレントミラー回路の配置図である。最先端技術によるカレントミラー回路の配置図である。本発明によるカレントミラー回路の配置図である。本発明によるカレントミラー回路の配置図である。本発明によるカレントミラー回路の配置図である。本発明によるカレントミラー回路の配置図である。本発明によるカレントミラー回路の配置図である。本発明によるカレントミラー回路の配置図である。本発明によるカレントミラー回路の配置図である。

Claims

入力側のトランジスタ又は電界効果トランジスタと、出力側のトランジスタ又は電界効果トランジスタとを備えるカレントミラー回路であって、前記入力側及び出力側の各トランジスタのエミッタ又はソースを結合するとともに電圧供給端に接続し、前記入力側及び出力側の各トランジスタのベース又はゲートを互いに電気的に結合するとともに追加の電界効果トランジスタに接続し、前記追加の電界効果トランジスタのソースを前記入力側及び出力側の２つのトランジスタ又は電界効果トランジスタのベース又はゲートに結合し、且つ前記追加の電界効果トランジスタのドレインを前記入力側のトランジスタ又は電界効果トランジスタのコレクタ又はドレインに結合するようにした、カレントミラー回路。
請求項１に記載のカレントミラー回路において、前記入力側のトランジスタ又は電界効果トランジスタと、前記出力側のトランジスタ又は電界効果トランジスタのエミッタ又はソースとを前記電圧供給端に接続するようにしたことを特徴とするカレントミラー回路。
請求項１又は２に記載のカレントミラー回路において、前記電界効果トランジスタをｐチャネル電界効果トランジスタとしたことを特徴とするカレントミラー回路。
請求項１，２又は３に記載のカレントミラー回路において、前記入力側のトランジスタ及び前記出力側のトランジスタをそれぞれｐｎｐチャネルトランジスタとするか、又は、前記入力側の電界効果トランジスタ及び前記出力側の電界効果トランジスタをそれぞれＭＯＳＦＥＴのようなｐチャネル電界効果トランジスタとしたことを特徴とするカレントミラー回路。
請求項１〜４のいずれか一項に記載のカレントミラー回路において、センサの一方の接続端を入力側のトランジスタのコレクタに結合し、且つセンサの他方の接続端をグランドに結合することを特徴とするカレントミラー回路。
請求項１に記載のカレントミラー回路において、前記入力側のトランジスタ又は電界効果トランジスタのエミッタ又はソースをグランドに接続し、且つ前記出力側のトランジスタ又は電界効果トランジスタのエミッタ又はソースをグランドに接続したことを特徴とするカレントミラー回路。
請求項１又は６に記載のカレントミラー回路において、前記電界効果トランジスタをＭＯＳＦＥＴのようなｎチャネル電界効果トランジスタとしたことを特徴とするカレントミラー回路。
請求項１，６又は７に記載のカレントミラー回路において、前記入力側のトランジスタ及び前記出力側のトランジスタをそれぞれｎｐｎチャネルトランジスタ又はＭＯＳＦＥＴのようなｎチャネル電界効果トランジスタとしたことを特徴とするカレントミラー回路。
請求項１〜８のいずれか一項に記載のカレントミラー回路において、センサの一方の接続端を前記入力側のトランジスタ又は電界効果トランジスタのコレクタ又はドレインに結合し、且つセンサの他方の接続部を前記電圧供給端に接続することを特徴とするカレントミラー回路。
請求項１〜９のいずれか一項に記載のカレントミラー回路において、前記電界効果トランジスタのゲートを制御回路に結合することを特徴とするカレントミラー回路。
請求項１０に記載のカレントミラー回路において、前記制御回路は、トランジスタ又は電界効果トランジスタを有し、該トランジスタ又は電界効果トランジスタのコレクタ又はドレインを前記電界効果トランジスタのゲートに結合するとともに、該トランジスタ又は電界効果トランジスタのベース又はゲートを前記カレントミラーの前記入力側トランジスタ又は電界効果トランジスタのベース又はゲートに少なくとも結合し、該トランジスタ又は電界効果トランジスタのエミッタ又はソースを前記入力側トランジスタ又は電界効果トランジスタのエミッタ又はソースに少なくとも結合することを特徴とするカレントミラー回路。