CN100514647C - 半导体器件及制造其的方法 - Google Patents
半导体器件及制造其的方法 Download PDFInfo
- Publication number
- CN100514647C CN100514647C CNB2006101061826A CN200610106182A CN100514647C CN 100514647 C CN100514647 C CN 100514647C CN B2006101061826 A CNB2006101061826 A CN B2006101061826A CN 200610106182 A CN200610106182 A CN 200610106182A CN 100514647 C CN100514647 C CN 100514647C
- Authority
- CN
- China
- Prior art keywords
- ledge
- semiconductor device
- hard mask
- mask pattern
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims description 33
- 238000013517 stratification Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- E—FIXED CONSTRUCTIONS
- E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
- E01D—CONSTRUCTION OF BRIDGES, ELEVATED ROADWAYS OR VIADUCTS; ASSEMBLY OF BRIDGES
- E01D19/00—Structural or constructional details of bridges
- E01D19/06—Arrangement, construction or bridging of expansion joints
- E01D19/065—Joints having sliding plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Structural Engineering (AREA)
- Civil Engineering (AREA)
- Architecture (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种半导体器件，其包括形成在半导体基板中的有源区域；凹槽区域，其形成在该有源区域内并且在所述凹槽区域的底部具有突出部分；以及形成在该凹槽区域内的栅极结构。
Description
技术领域
本发明有关于一种半导体器件及制造其的方法。更明确地说，本发明有关于一种用于在凹槽区域的底部形成条状突出部分以增加栅极的沟道长度及宽度的工艺，以便于改善半导体器件的工艺裕度(process margin)，由此改善半导体器件的电气特性。
背景技术
由于半导体器件的高度集成，用于形成有源区域及器件隔离膜的工艺裕度减小了。再者，随着栅极宽度变得越来越窄，沟道长度变得越来越短，此产生短沟道效应，而使得半导体器件的电气特性变得较差。为了避免短沟道效应，使用了凹形栅极，该凹形栅极通过蚀刻栅极位置区域到一预设的厚度，以增加在有源区域与栅极之间的接触面积来增加栅极的沟道长度。
图1是描绘一种习知的半导体器件的平面图。请参照图1，有源区域20及器件隔离膜30形成在半导体基板10上。接着，凹槽区域60形成在栅极位置区域75的有源区域20被蚀刻的位置。
图2显示在图1中的横截面A-A’。栅极70形成在凹槽区域60上。沟道长度如图所示通过凹槽区域60变长。
然而，随着半导体器件变得越来越小，利用凹槽区域来增加沟道长度会有所限制，并且难于产生后续的连接(landing)插塞的接点区域。由于凹槽区域的宽度变得越来越小，且凹槽区域的深度变得越来越深，以获得一预设的沟道长度，所以用于形成该凹槽区域的工艺裕度已被缩小。
发明内容
根据本发明的实施例，一种半导体器件包括形成在半导体基板上的有源区域以及形成在其中该有源区域及栅极重迭的区域上的凹槽区域。条状突出部分被形成在该凹槽区域的底部。
根据本发明的实施例，一种用于形成半导体器件的方法包括：
(a)形成器件分隔结构，其在半导体基板上界定有源区域；
(b)在半导体基板上形成第一硬掩模图案，其部分地露出其中有源区域及栅极重迭的区域的两个边缘；
(c)以第一硬掩模图案来蚀刻有源区域以形成第一蚀刻区域；
(d)移除该第一硬掩模图案以将SOD材料填入第一蚀刻区域中；
(e)在半导体基板上形成第二硬掩模图案，其露出在第一蚀刻区域之间的有源区域；
(f)以第二硬掩模图案蚀刻有源区域到浅于第一蚀刻区域的深度，以形成第二蚀刻区域；以及
(g)移除第二硬掩模图案以及SOD材料以通过第一蚀刻区域及第二蚀刻区域形成凹槽区域，该凹槽区域的底部具有一个条状突出部分。
步骤(b)的第一硬掩模图案可被利用来露出其中有源区域及栅极重迭在一平行或垂直于该栅极线的方向上的区域的两个边缘，以具有预设的宽度的条状。该第一硬掩模图案及第二硬掩模图案可包含碳层。
根据一个实施例，一种半导体器件包含形成在半导体基板中的有源区域；凹槽区域，其形成在有源区域内并且在所述凹槽区域的底部具有突出部分；以及栅极结构，其沿着一栅极线被界定并且形成在凹槽区域内。该突出部分是条状的。该突出部分沿着该栅极线延伸。或者，该突出部分被形成为垂直于该栅极线。
根据另一个实施例，一种用于形成半导体器件的方法包含在半导体基板中形成有源区域；蚀刻该有源区域以形成第一及第二沟槽，第一及第二沟槽在该第一和第二沟槽之间界定了垂直结构；蚀刻该垂直结构以在包含第一及第二沟槽的凹槽区域内形成突出部分；并且以导电材料填入该第一及第二沟槽以界定栅极结构。
附图说明
图1是描绘一习知的半导体器件的平面图；
图2是描绘一习知的半导体器件的剖面图；
图3是描绘根据本发明的一个实施例的半导体器件的平面图；
图4a至4g是描绘根据本发明的实施例的半导体器件的第一个示例的剖面图；
图5是描绘根据本发明的实施例的半导体器件的第二个示例的平面图；
图6是描绘根据本发明的实施例的半导体器件的第二个示例的剖面图；
图7是描绘根据本发明的实施例的半导体器件的第三个示例的平面图；以及
图8是描绘根据本发明的实施例的半导体器件的第三个示例的剖面图。
【主要器件符号说明】
10、100 半导体基板
20、120 有源区域
30、130 器件隔离膜
60、160 凹槽区域
70、170 栅极
75 栅极位置区域
135 第一硬掩模图案
140 第一蚀刻区域
145 SOD材料
150 突出部分
155 第二硬掩模图案
具体实施方式
本发明将会参考附图来加以详细地描述。如果可行，相同的参考图号将会在整个附图中用来指代相同或类似的器件。
图3是描绘根据本发明的实施例的半导体器件的平面图。请参照图3，有源区域120通过器件隔离结构130而被界定在半导体基板100上，并且凹槽区域160被形成在其中有源区域120及栅极170重迭的区域中。条状突出部分150形成在凹槽区域160的底部。
突出部分150形成为平行于栅极的长度方向(亦即，平行于栅极线)。该突出部分150通过利用第一蚀刻区域140来蚀刻凹槽区域160的平行于栅极的长度方向的两个边缘而形成为条状。
图4a至4g是根据本发明的实施例沿着图3的B-B’所得的剖面图。
请参照图4a，界定有源区域120的器件隔离结构130形成在半导体基板100上。器件隔离结构130优选通过STI(浅沟槽隔离)工艺而被形成。接着，在后续工艺期间部分地露出其中有源区域120及栅极重迭的区域的两个边缘的第一硬掩模图案135形成在半导体基板100上。该第一硬掩模图案135露出其中有源区域120及栅极重迭的区域的平行于栅极的长度方向(或是栅极线方向)的两个边缘，以具有预设的宽度的条状。因为露出的区域具有细微图案，因此第一硬掩模图案135可包含碳层以避免该硬掩模层在蚀刻工艺期间受到损伤。
请参照图4b，利用第一硬掩模图案135蚀刻有源区域120，并且形成第一蚀刻区域140。接着，移除第一硬掩模图案135。
请参照图4c，旋涂介电质(“SOD”)材料145被填入图4b的第一蚀刻区域140中。由于该SOD材料145具有优异的填入特性，因此易于将该SOD材料填入该第一蚀刻区域140中，尽管该第一蚀刻区域140被精细地形成。
请参照图4d，露出在第一蚀刻区域140之间的有源区域120的第二硬掩模图案155形成在半导体基板100上。该第二硬掩模图案155可包含碳层。
请参照图4e，利用第二硬掩模图案155蚀刻有源区域120到浅于第一蚀刻区域140距离半导体基板100的表面的深度，以形成第二蚀刻区域。于是，该突出部分150通过第一蚀刻区域140及第二蚀刻区域而形成。接着，移除第二硬掩模图案155。
请参照图4f，移除SOD材料145，并且其底部具有条状突出部分150的凹槽区域160通过第一蚀刻区域140及第二蚀刻区域而形成。
请参照图4g，栅极170形成在凹槽区域160上。尽管第一蚀刻区域140的深度不是很深，但亦可能通过突出部分150而获得有意义的沟道长度量，藉此增加形成该凹槽区域的工艺裕度。
图5是描绘根据本发明的实施例的半导体器件的第二个示例的平面图。
请参照图5，该条状突出部分150形成在凹槽区域160的底部且垂直于栅极的长度方向。用于形成该突出部分150的工艺依照图4a至4g的工艺。
图6是描绘根据本发明的实施例的半导体器件的剖面图，并且其显示图5的横截面C-C’。
请参照图6，沟道宽度如图所示为通过第一蚀刻区域140及突出部分150而增加为接近在栅极170的长度方向上的横截面。
图7是描绘根据本发明的实施例的半导体器件的第三个示例的平面图。
图8是描绘根据本发明的实施例的半导体器件的第三个示例的剖面图，并且其展示图7的横截面D-D’。
请参照图7与8，该器件隔离结构130通过用于形成该凹槽区域160的第一蚀刻区域140而露出。
为了垂直于栅极的长度方向(或是栅极线方向)形成该第一蚀刻区域140，需要具有足够尺寸的沟道宽度，以使得电流能够流过并且改善半导体器件的电气特性。
在本实施例中，为了改善凹槽区域的工艺裕度，条状突出部分形成在凹槽区域的底部以增加栅极的沟道长度及宽度，藉此改善半导体器件的电气特性。于是，该凹槽区域可被扩大以降低栅极的阈值电压且改善刷新特性，由此最小化短沟道效应。
为了说明本发明，之前对本发明的各实施例已经进行了说明。其并非是排他性的或将本发明限制为所公开的明确的形式，而是依据上述的教导可对其做修改与变化、或是从本发明的实施可得到对其的修改与变化。该些实施例被选择和描述以便于解说本发明的原理，并且使得本领域的普通技术人员能够在各种的实施例中以及在适合特定用途的各种修改下利用本发明。
Claims (13)
1.一种半导体器件，其包括：
形成在半导体基板中的有源区域；
凹槽区域，其形成在所述有源区域内并且在所述凹槽区域的底部具有突出部分；以及
栅极结构，其沿着栅极线且在所述凹槽区域内形成。
2.如权利要求1的半导体器件，其中所述突出部分是条状的。
3.如权利要求1的半导体器件，其中所述突出部分沿着所述栅极线形成。
4.如权利要求1的半导体器件，其中所述突出部分垂直于所述栅极线形成。
5.一种用于形成半导体器件的方法，该方法包括：
在半导体基板中形成有源区域；
蚀刻所述有源区域以形成第一及第二沟槽，第一及第二沟槽在该第一和第二沟槽之间界定垂直结构；
蚀刻所述垂直结构以在包含第一及第二沟槽的凹槽区域内形成突出部分；以及
以导电材料填入所述第一及第二沟槽，以界定栅极结构。
6.如权利要求5的方法，其更包括：
在所述半导体基板上形成第一硬掩模图案，以界定所述第一及第二沟槽；以及
以介电质材料填入所述第一及第二沟槽。
7.如权利要求6的方法，其中所述介电质材料是旋涂介电质材料。
8.如权利要求6的方法，其更包括：
移除所述第一硬掩模图案。
9.如权利要求8的方法，其更包括：
形成露出所述垂直结构的第二硬掩模图案，所述垂直结构利用所述第二硬掩模图案而被蚀刻至浅于所述第一或第二沟槽的深度。
10.如权利要求5的方法，其中所述突出部分是条状的。
11.如权利要求10的方法，其中所述突出部分平行于沿着一特定方向延伸的栅极线。
12.如权利要求10的方法，其中所述突出部分垂直于沿着一特定方向延伸的栅极线。
13.如权利要求9的方法，其中所述第一硬掩模图案及第二硬掩模图案分别包含碳层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060006986A KR100673132B1 (ko) | 2006-01-23 | 2006-01-23 | 반도체 소자 및 그의 형성 방법 |
| KR6986/06 | 2006-01-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101009279A CN101009279A (zh) | 2007-08-01 |
| CN100514647C true CN100514647C (zh) | 2009-07-15 |
Family
ID=38014586
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006101061826A Expired - Fee Related CN100514647C (zh) | 2006-01-23 | 2006-07-20 | 半导体器件及制造其的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7537986B2 (zh) |
| JP (1) | JP2007201409A (zh) |
| KR (1) | KR100673132B1 (zh) |
| CN (1) | CN100514647C (zh) |
| TW (1) | TWI345310B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101814576B1 (ko) * | 2011-04-20 | 2018-01-05 | 삼성전자 주식회사 | 반도체 소자 |
| US10163652B2 (en) * | 2014-03-13 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming patterns using multiple lithography processes |
| CN115568210A (zh) * | 2021-07-02 | 2023-01-03 | 长鑫存储技术有限公司 | 一种半导体结构及其制作方法 |
| CN113471201B (zh) * | 2021-07-02 | 2024-03-29 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、存储器 |
| US20230140124A1 (en) * | 2021-11-04 | 2023-05-04 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5984579A (ja) * | 1982-11-08 | 1984-05-16 | Nippon Telegr & Teleph Corp <Ntt> | シヨツトキ接合ゲ−ト形電界効果トランジスタ及びその製造方法 |
| JP4322477B2 (ja) | 2001-06-28 | 2009-09-02 | 株式会社東芝 | 半導体装置の製造方法 |
| KR100518606B1 (ko) * | 2003-12-19 | 2005-10-04 | 삼성전자주식회사 | 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법 |
| KR100668838B1 (ko) * | 2005-03-15 | 2007-01-16 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성방법 |
| KR100642384B1 (ko) * | 2005-09-15 | 2006-11-03 | 주식회사 하이닉스반도체 | 반도체 메모리소자의 트랜지스터 및 그 제조방법 |
-
2006
- 2006-01-23 KR KR1020060006986A patent/KR100673132B1/ko not_active IP Right Cessation
- 2006-07-03 TW TW095124164A patent/TWI345310B/zh not_active IP Right Cessation
- 2006-07-05 US US11/481,502 patent/US7537986B2/en not_active Expired - Fee Related
- 2006-07-20 CN CNB2006101061826A patent/CN100514647C/zh not_active Expired - Fee Related
- 2006-08-17 JP JP2006222529A patent/JP2007201409A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW200729494A (en) | 2007-08-01 |
| CN101009279A (zh) | 2007-08-01 |
| JP2007201409A (ja) | 2007-08-09 |
| TWI345310B (en) | 2011-07-11 |
| KR100673132B1 (ko) | 2007-01-22 |
| US7537986B2 (en) | 2009-05-26 |
| US20070170497A1 (en) | 2007-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7189617B2 (en) | Manufacturing method for a recessed channel array transistor and corresponding recessed channel array transistor | |
| KR100476816B1 (ko) | 트랜치 소스 콘택트를 갖는 측방 확산 ｍｏｓ 트랜지스터 | |
| US7605032B2 (en) | Method for producing a trench transistor and trench transistor | |
| CN100573849C (zh) | 用于形成具有鳍状结构的半导体元件的方法 | |
| TWI278940B (en) | Semiconductor device having a recessed gate and asymmetric dopant regions and method of manufacturing the same | |
| CN108962989B (zh) | 一种沟槽型mos器件及其制造方法 | |
| CN100514647C (zh) | 半导体器件及制造其的方法 | |
| KR100852209B1 (ko) | 반도체 소자 및 그 제조 방법. | |
| KR20090066478A (ko) | 반도체 소자 및 그의 제조방법 | |
| CN106298913B (zh) | 半导体元件及其制造方法 | |
| JP3602242B2 (ja) | 半導体装置 | |
| US7560770B2 (en) | MOSFET device suppressing electrical coupling between adjoining recess gates and method for manufacturing the same | |
| KR20020055147A (ko) | 반도체 소자의 제조방법 | |
| KR0161733B1 (ko) | 모스 전계 효과 트랜지스터 및 그 제조방법 | |
| KR100825023B1 (ko) | 리세스 게이트를 갖는 반도체 소자 제조방법 | |
| CN102856378A (zh) | 包角晶体管及其制造方法 | |
| KR100661228B1 (ko) | 트랜지스터 형성 방법 | |
| KR100279956B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100826983B1 (ko) | 모스펫 소자 및 그 제조방법 | |
| KR101120171B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
| KR100596810B1 (ko) | 반도체 소자의 제조방법 | |
| KR20080029660A (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR20070069951A (ko) | 고전압용 바이씨모스소자의 제조방법 | |
| KR0144163B1 (ko) | 이이피롬셀 및 그의 제조방법 | |
| KR100414231B1 (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090715 Termination date: 20130720 |