CN100499068C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN100499068C
CN100499068C CNB2005101063761A CN200510106376A CN100499068C CN 100499068 C CN100499068 C CN 100499068C CN B2005101063761 A CNB2005101063761 A CN B2005101063761A CN 200510106376 A CN200510106376 A CN 200510106376A CN 100499068 C CN100499068 C CN 100499068C
Authority
CN
China
Prior art keywords
mentioned
etching
block film
conductive layer
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101063761A
Other languages
English (en)
Other versions
CN1758425A (zh
Inventor
上杉胜洋
片山克生
酒井克尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Renesas Electronics Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN1758425A publication Critical patent/CN1758425A/zh
Application granted granted Critical
Publication of CN100499068C publication Critical patent/CN100499068C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供一种半导体装置及其制造方法。在层间绝缘膜(1)之上形成蚀刻阻止膜(2)。在蚀刻阻止膜(2)之上形成导电层(3)。以覆盖导电层(3)的方式形成蚀刻阻止膜(4)。在蚀刻阻止膜(4)之上形成层间绝缘膜(5)。在上述结构中，首先，在第一蚀刻条件下形成从上下贯通层间绝缘膜(5)、露出蚀刻阻止膜(4)的表面的孔。然后在第二蚀刻条件下除去构成该孔底面的蚀刻阻止膜(4)，形成到达导电层(3)的孔。在孔中埋入连接布线(8)。由此可以防止到达导电层的孔因对准偏差到达下侧的层间绝缘膜的问题。

Description

半导体装置及其制造方法
技术领域
本发明涉及具有与位于半导体衬底上方的导电层连接的连接布线的半导体装置及其制造方法。
背景技术
迄今，具有形成贯通覆盖在第一层间绝缘膜之上形成的导电层的第二层间绝缘膜直至导电层的孔的步骤的半导体装置的制造方法正在使用。在该半导体装置的制造方法中，在孔的形成位置从导电层的位置偏离时，孔就一直到达导电层下侧的第一层间绝缘膜。这种孔的对准偏离引起的突伸在微细化了的现在的半导体装置中发生的概率正增大。
作为用来防止由于上述的孔的对准的偏离而使孔突伸到导电层下侧的第一层间绝缘膜的技术，在日本专利申请特开平05-299515号公报中公开了只在导电层的侧壁设置蚀刻阻止膜的技术。而且，在日本专利申请特开2000-294631号公报中公开了在镶嵌结构中设置双重蚀刻阻止膜的技术。在日本专利申请特开09-007970号公报中公开了只在导电层下侧设置蚀刻阻止膜的技术。
但是，即使用这些技术也不能完全解决孔到达第一层间绝缘膜的问题。
发明内容
本发明的目的在于提供防止了到达导电层的孔一直到达在导电层下设置的层间绝缘膜的半导体装置及其制造方法。
本发明的半导体装置，包括：第一层间绝缘膜；在上述第一层间绝缘膜之上形成的第一蚀刻阻止膜；在上述第一蚀刻阻止膜之上形成的导电层；至少在第一蚀刻阻止膜之上形成的第二蚀刻阻止膜。另外，该半导体装置包括：以覆盖第二蚀刻阻止膜以及导电层的方式形成的第二层间绝缘膜；以在厚度方向上贯通上述第二层间绝缘膜，与上述导电层接触的方式形成的连接布线。
根据上述半导体装置，形成导电层被第一蚀刻阻止膜和第二蚀刻阻止膜夹着的夹层结构。因此，如果用后述的半导体装置的制造方法，形成使连接布线埋入的孔时，防止了孔到达第一层间绝缘膜的所谓孔的类伸。
本发明的半导体装置的制进方法，包括：形成第一层间绝缘膜的步骤；在上述第一层间绝缘膜之上形成第一蚀刻阻止膜的步骤；在上述第一蚀刻阻止膜之上形成导电层的步骤。另外，该半导体装置的制造方法还包括：以覆盖上述第一蚀刻阻止膜和上述导电层的方式形成第二蚀刻阻止膜的步骤；在上述第二蚀刻阻止膜之上形成第二层间绝缘膜的步骤；形成在厚度方向上贯通上述第二层间绝缘膜，到达上述导电层的孔的步骤；以及在上述孔内形成连接布线的步骤。上述形成孔的步骤包括：以第一蚀刻条件蚀刻上述第二层间绝缘膜的步骤、和以与上述第一蚀刻条件不同的第二蚀刻条件蚀刻上述第二蚀刻阻止膜的步骤。
上述第一蚀刻阻止膜和第二蚀刻阻止膜可以分别包含硅氮化膜和富硅氧化膜中的任一种。
本发明的上述以及其它目的、特征、方面和优点从附图和下面的相关的详细描述可以更加清楚地了解到。
附图说明
图1是用来说明实施方式的半导体装置的结构的图。
图2～6是用来说明实施方式的半导体装置的制造方法的图。
图7～8是有来说明比较例的半导体装置的制造方法的图。
具体实施方式
下面，基于附图说明本发明的实施方式的半导体装置及其制造方法。首先，用图1说明本发明的实施方式的半导体装置的结构。
如图1所示，本实施方式的半导体装置具有在半导体衬底上方设置的层间绝缘膜1。在层间绝缘膜1之上形成蚀刻阻止膜2。在蚀刻阻止膜2之上形成导电层3。以覆盖蚀刻阻止膜2的上表面、导电层3的一个侧面和导电层3的上表面的一部分的方式，形成蚀刻阻止膜4。以覆盖蚀刻阻止膜4的方式形成层间绝缘膜5。形成在厚度方向上贯通层间绝缘膜5到达导电层3的连接布线8。
根据上述结构，形成使连接布线8埋入的孔时，只有蚀刻阻止膜2的一部分被蚀刻，孔不会到达层间绝缘膜1。结果，半导体装置的可靠性提高。
用图2～6说明上述的图1所示的半导体装置的制造方法。
首先，在半导体衬底的上方形成层间绝缘膜1。然后，在层间绝缘膜1之上形成蚀刻阻止膜2，然后在蚀刻阻止膜2之上形成导电层3。由此，得到图2所示的结构。
然后，如图3所示，以覆盖蚀刻阻止膜2和导电层3的上表面和两侧面的方式形成蚀刻阻止膜4。然后，以覆盖蚀刻阻止膜4的方式形成层间绝缘膜5。然后，形成已进行了用于形成到达导电层3的孔的构图的光刻胶膜6。由此得到图4所示的结构。
然后，如图5所示，以光刻胶膜6作为蚀刻掩模，蚀刻层间绝缘膜5。由此，露出蚀刻阻止膜4。然后，以与用于蚀刻层间绝缘膜5的蚀刻条件不同的蚀刻条件蚀刻蚀刻阻止膜4。由此，如图6所示，形成到达导电层3的孔7。在孔7的底面上露出导电层3。
另外，如图6所示，考虑孔7从导电层3的位置偏离，以导电层3的两侧面中的一个露出的方式除去蚀刻阻止膜4的场合。即使在该场合下，由于在蚀刻阻止膜4的下侧设置了蚀刻阻止膜2，虽然孔7的底面贯通蚀刻阻止膜4到达蚀刻阻止膜2，但不会到达层间绝缘膜1。
根据上述的本实施方式的半导体装置的制造方法，在具有从上下夹着导电层3的两个蚀刻阻止膜的状态下，首先蚀刻位于导电层3上方的层间绝缘膜5，然后除去位于导电层3上的蚀刻阻止膜4。因此，孔7到达层间绝缘膜1这样的问题被防止。结果，半导体装置的可靠性提高。
另外，蚀刻阻止膜2的膜厚为约20nm～200nm。导电层3是由钨或铝等构成的膜，厚约200nm。蚀刻阻止膜4的膜厚为50nm。另外，上述层间绝缘膜5的蚀刻用RIE(反应离子蚀刻)等的干法蚀刻进行。作为蚀刻阻止膜2和4，分别优选采用O/Si组成比为1.2左右的富硅的绝缘膜，即SRO(富硅氧化物)膜。另外，蚀刻阻止膜2和4也可以分别是硅氮化膜。
另外，本发明的第一蚀刻条件中采用的蚀刻气体基本上是，在作为含有C和F的CF系气体的C4F8、C5F8、C4F6、C2F4或C3F6、等气体中添加了O2和CO中的至少一种或Ar得到的气体。利用该气体，首先如图5所示，进行层间绝缘膜(硅氧化膜)5的蚀刻。另外，上述的蚀刻气体是可以相对于蚀刻阻止膜4对层间绝缘膜5选择性地进行蚀刻的气体的一例，用来蚀刻层间绝缘膜5的气体并不限于上述蚀刻气体。
另外，本发明的第二蚀刻条件中采用的蚀刻气体是，在含有C、F和H的气体CHF3或CH2F2中添加了O2和CO中的至少一种或Ar得到的气体。利用该气体，如图6所示，蚀刻露出的蚀刻阻止膜4。结果，在孔7的底面上露出导电层3.另外，上述蚀刻气体是用来有效地蚀刻蚀刻阻止膜4的气体的一例，用来蚀刻蚀刻阻止膜4的气体并不限于上述气体。
另一方面，作为上述的本发明的实施方式的结构的半导体装置的比较例，考虑图7和图8所示的结构的半导体装置。
图7中，在导电层3之上设置蚀刻阻止膜4，但在导电层3之下不设置蚀刻阻止膜2。如果是这样的结构，在蚀刻了层间绝缘膜5后，必须改变蚀刻条件蚀刻蚀刻阻止膜4以露出导电层3。此时，如果孔7的形成位置从导电层3的端部偏离，则孔7的底面穿过蚀刻阻止膜4到达层间绝缘膜1。
图8中，在导电层3之下设置蚀刻阻止膜2，但在导电层3之上不设置蚀刻阻止膜4。如果是这样的结构，在蚀刻层间绝缘膜5以露出导电层3时，由于层间绝缘膜5的厚度方向上的距离长，在露出了导电层3的时刻停止蚀刻有困难。因此，尤其是在孔7的形成位置只能以小于等于20nm的值从导电层3的端部偏离时，孔7的底面贯通蚀刻阻止膜2到达层间绝缘膜1。
如从对上述图7、图8的比较例的结构和图1～6所示的本实施方式的结构的比较所看出的，通过设置从上侧和下侧夹着导电层3的蚀刻阻止膜2和4，首先可以有效地防止孔7穿透到层间绝缘膜1。
虽然详细地说明了本发明，但这仅是例示，并不构成限制，很显然，本发明的精神和范围只由所附的权利要求的范围限定。

Claims (4)

1.一种半导体装置，包括：
第一层间绝缘膜；
在上述第一层间绝缘膜之上形成的第一蚀刻阻止膜；
在上述第一蚀刻阻止膜之上形成的导电层；
以覆盖上述第一蚀刻阻止膜的上表面、上述导电层的一个侧面和上述导电层的上表面的一部分的方式形成的第二蚀刻阻止膜；
以覆盖上述第二蚀刻阻止膜和上述导电层的方式形成的第二层间绝缘膜；
以在厚度方向上贯通上述第二层间绝缘膜，与上述导电层以及上述第二蚀刻阻止膜接触的方式形成的连接布线。
2.如权利要求1所述的半导体装置，其中：
上述第一蚀刻阻止膜和上述第二蚀刻阻止膜分别包含氮化硅膜和富硅氧化膜中的任一种。
3.一种半导体装置的制造方法，包括：
形成第一层间绝缘膜的步骤；
在上述第一层间绝缘膜之上形成第一蚀刻阻止膜的步骤；
在上述第一蚀刻阻止膜之上形成导电层的步骤；
以覆盖上述第一蚀刻阻止膜和上述导电层的方式形成第二蚀刻阻止膜的步骤；
在上述第二蚀刻阻止膜之上形成第二层间绝缘膜的步骤；
形成在厚度方向上贯通上述第二层间绝缘膜，到达上述导电层的孔的步骤；以及
在上述孔内形成连接布线的步骤，
形成上述孔的步骤包括：以第一蚀刻条件蚀刻上述第二层间绝缘膜以露出上述第二蚀刻阻止膜的步骤、和以与上述第一蚀刻条件不同的第二蚀刻条件蚀刻上述第二蚀刻阻止膜以露出上述导电层的步骤，其中，在上述第一蚀刻条件和上述第二蚀刻条件中使用不同的蚀刻气体。
4.如权利要求3所述的半导体装置的制造方法，其中：
上述第一蚀刻阻止膜和上述第二蚀刻阻止膜分别包含硅氮化膜和富硅氧化膜中的任一种。
CNB2005101063761A 2004-09-22 2005-09-22 半导体装置及其制造方法 Expired - Fee Related CN100499068C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004275565A JP2006093330A (ja) 2004-09-22 2004-09-22 半導体装置およびその製造方法
JP2004275565 2004-09-22

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN200910139117A Division CN101546748A (zh) 2004-09-22 2005-09-22 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN1758425A CN1758425A (zh) 2006-04-12
CN100499068C true CN100499068C (zh) 2009-06-10

Family

ID=36074618

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200910139117A Pending CN101546748A (zh) 2004-09-22 2005-09-22 半导体装置及其制造方法
CNB2005101063761A Expired - Fee Related CN100499068C (zh) 2004-09-22 2005-09-22 半导体装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200910139117A Pending CN101546748A (zh) 2004-09-22 2005-09-22 半导体装置及其制造方法

Country Status (5)

Country Link
US (3) US7301237B2 (zh)
JP (1) JP2006093330A (zh)
KR (1) KR20060051496A (zh)
CN (2) CN101546748A (zh)
TW (1) TW200618177A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9391020B2 (en) * 2014-03-31 2016-07-12 Stmicroelectronics, Inc. Interconnect structure having large self-aligned vias

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976984A (en) * 1997-10-29 1999-11-02 United Microelectronics Corp. Process of making unlanded vias
CN1426600A (zh) * 2000-04-28 2003-06-25 东京毅力科创株式会社 具有低介电膜的半导体器件及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2953188B2 (ja) 1992-04-24 1999-09-27 日本電気株式会社 半導体装置の製造方法
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
JPH097970A (ja) 1995-06-21 1997-01-10 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2000294631A (ja) 1999-04-05 2000-10-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
KR100303366B1 (ko) * 1999-06-29 2001-11-01 박종섭 반도체 소자의 배선 형성방법
JP2002009152A (ja) * 2000-06-21 2002-01-11 Nec Corp 半導体装置及びその製造方法
US20030148618A1 (en) * 2002-02-07 2003-08-07 Applied Materials, Inc. Selective metal passivated copper interconnect with zero etch stops

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976984A (en) * 1997-10-29 1999-11-02 United Microelectronics Corp. Process of making unlanded vias
CN1426600A (zh) * 2000-04-28 2003-06-25 东京毅力科创株式会社 具有低介电膜的半导体器件及其制造方法

Also Published As

Publication number Publication date
US20060063372A1 (en) 2006-03-23
US7301237B2 (en) 2007-11-27
CN1758425A (zh) 2006-04-12
TW200618177A (en) 2006-06-01
US7465662B2 (en) 2008-12-16
US20090137114A1 (en) 2009-05-28
CN101546748A (zh) 2009-09-30
JP2006093330A (ja) 2006-04-06
KR20060051496A (ko) 2006-05-19
US20080045006A1 (en) 2008-02-21

Similar Documents

Publication Publication Date Title
JP4347637B2 (ja) トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置
JP3219909B2 (ja) 半導体装置の製造方法
EP1282165A2 (en) Semiconductor device and manufacturing method thereof
US7999392B2 (en) Multilayer wiring structure, semiconductor device, pattern transfer mask and method for manufacturing multilayer wiring structure
US7491640B2 (en) Method of manufacturing semiconductor device
US20050142862A1 (en) Dual damascene interconnection in semiconductor device and method for forming the same
US6246120B1 (en) Sidewalls for guiding the via etch
CN100499068C (zh) 半导体装置及其制造方法
JPH10135331A (ja) 半導体装置のコンタクトホール形成方法
US5946593A (en) Semiconductor device manufacturing method
US20080048339A1 (en) Metal line structures and methods of forming the same
CN212182320U (zh) 半导体结构
KR20030009126A (ko) 반도체 장치 및 그 제조 방법
CN114743942A (zh) 混合式接合结构及其制作方法
US20230369111A1 (en) Integrated circuit devices including metal structures having a curved interface and methods of forming the same
US20230352399A1 (en) Integrated circuit devices including a via and methods of forming the same
JP2003086679A (ja) 集積回路装置およびその製造方法
US7300882B2 (en) Etching method and semiconductor device fabricating method
CN111668179B (zh) 半导体结构
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
US7125796B2 (en) Plasma etch process for multilayer vias having an organic layer with vertical sidewalls
KR100511092B1 (ko) 반도체소자의 금속배선 형성방법_
KR100271660B1 (ko) 반도체소자의 층간절연막 형성방법
KR0172725B1 (ko) 반도체 소자의 다층 금속배선 형성방법
JPH10256373A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC CORP.

Free format text: FORMER OWNER: RENESAS TECHNOLOGY CORP.

Effective date: 20100917

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS

Free format text: FORMER NAME: NEC CORP.

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA, JAPAN

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corp.

Address before: Kanagawa, Japan

Patentee before: NEC ELECTRONICS Corp.

TR01 Transfer of patent right

Effective date of registration: 20100917

Address after: Kanagawa, Japan

Patentee after: NEC ELECTRONICS Corp.

Address before: Tokyo, Japan

Patentee before: Renesas Technology Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090610

Termination date: 20130922