CN100492635C - 具连接层的集成电路装置及其制造方法 - Google Patents

具连接层的集成电路装置及其制造方法 Download PDF

Info

Publication number
CN100492635C
CN100492635C CNB038095130A CN03809513A CN100492635C CN 100492635 C CN100492635 C CN 100492635C CN B038095130 A CNB038095130 A CN B038095130A CN 03809513 A CN03809513 A CN 03809513A CN 100492635 C CN100492635 C CN 100492635C
Authority
CN
China
Prior art keywords
articulamentum
layer
circuit arrangement
dielectric layer
jointing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB038095130A
Other languages
English (en)
Other versions
CN1650427A (zh
Inventor
H·-J·巴思
J·霍尔滋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1650427A publication Critical patent/CN1650427A/zh
Application granted granted Critical
Publication of CN100492635C publication Critical patent/CN100492635C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0496—6th Group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

解释其中由介电物质制成的介质层(160)被安置于两金属层(102及104)间的电路装置。该介质层(160)以该连接层(102，104)间的每单位面积电容大于0.5fF/μm2的方式来设计。

Description

具连接层的集成电路装置及其制造方法
技术领域
本发明涉及包含半导体衬底中多个集成组件的集成电路装置。此外，该集成电路装置包含两相邻连接层，其各包含可形成对该组件的导电接点部件的多个导电连接区段。介质层被安置于两连接层之间。
背景技术
例如，集成组件为金属氧化半导体晶体管(MOS)或二极晶体管，也就是典型半导体组件。该半导体组件被安置于如硅组成的衬底中。
连接层亦被称为金属层，因为其通常以铝或铜的金属来制造。此情况中，亦被使用者为金属平面，如金属1及金属2。各连接层以分离沉积处理来制造且位于平行于其它连接层的平面中。
介质层通常由屏蔽层形成，如由氮化硅制成，与整个介质层相较下具有小厚度，且来自具有小介电常数k的相当厚层。连接层间的介质层通常被制成相当厚，如如500纳米。这些量测被预期确保连接层间的电容耦合尽可能小。
发明内容
本发明的目的确定与已知电路装置相较下特别具有改良电子特性的简单结构集成电路装置。再者，预期确定相关制造方法。
该电路装置相关目的通过一种集成电路装置来达成。所述集成电路装置具有安置于半导体衬底中的组件，具有两连接层，所述两连接层各包含至少一导电连接区段，所述导电连接区段为导电连接至一组件的部分，及具有由至少一介电物质制成的一介质层，该介质层安置于该两连接层间，该介质层界定该连接层间的每单位面积电容，该介质层以该两连接层间的该每单位面积电容大于0.5fF/μm2的方式来设计，该介质层包含具有大于4的介电常数的物质，及该两连接层间的距离小于200纳米，及具有仅穿透该介质层的至少一接触孔，其特征在于：该接触孔邻接用于连接外部导电接点的终端的终端板，或其中该接触孔邻接熔丝接点熔丝区段，或其中安置于该两连接层中的线圈的两螺旋传导区域是通过该接触孔来连接。
依据本发明的电路装置，如考量其厚度及/或某介电常数，介质层以每单位面积电容大于0.5fF/μm2被制造于两连接层间的方式来设计。每单位面积电容较佳大于0.7fF/μm2，且于一改进中达到约2.0fF/μm2的值。依据本发明的电路装置具有许多优点.因此，具有线性转移函数的电容器可以无任何附加掩模的简单方式被安置于连接层内。可压缩短电压峰值的俗称阻隔或备份电容器，可以简单方式被制造于连接线间以运载操作电压。再者，由于介质层具有被缩减厚度，所以连接层间的接点制造被简化。这些优点将参考改进被更详细解释如下。
依据本发明的电路装置一扩展方案中，该电路装置包含可保护周遭影响的钝化层。该钝化层包含至少一截断，其可通达至连接层的连接区段。此连接区段可形成连接外部导电连接的终端.若该外部导电连接为接引线，则该终端亦被称为接引垫。然而，该终端亦可被用于所谓快速芯片安装技术(倒装芯片技术)。若该连接区段由铝或铝合金组成，则先前证实技术可被用来连接外部接点而不必扩展新的接引技术。
依据本发明的电路装置下一扩展方案中，该电路装置同样包含可保护周遭影响的钝化层。该钝化层包含至少一截断，其可通达至连接区段。此连接区段可连接两组件且可利用激光束来选择至少两电路变异之一。该连接区段亦被称为可熔链路或熔接点或熔丝。
终端区域或熔接点的截断可被同时制造。因为依据本发明的电路装置中的介质层与传统介质层相较可被制造非常薄，所以可简化图案并以铝或另外物质填充终端区域或熔接点区域中的接触开口。所谓宽高比较之前惯用较厚介质层有利。因此，若介质层约100纳米厚，则方位比为0.2，而接触孔具有0.5微米的直径。再者，不需相当高阻抗钨填充该接触孔。
依据本发明的方法下一扩展方案中，一连接层中至少一连接区段及另一连接层层中至少一连接区段可运载固定操作电压。可运载操作电压的连接区段重叠于每单位面积电容可形成有效压缩短干扰脉冲的电容器的区域中。该电容器亦被称为称阻碍或备份电容器。一收进中，可运载操作电压的连接区段被放置于电路装置的数字电路区段中。数字电路区段中，短干扰脉冲通过交换处理来产生。为了避免损伤组件及电路，需要阻碍电容器。阻碍电容器区域中，操作电压线被具体化于较实际通达各电流所需为大的区域上。因此，此区域为如5，10或甚至100倍于通达电流所需者.由于这些大区域，可产生如1纳法拉至10纳法拉范围的电容。
然而，因为阻碍电容器同时馈送操作电压，所以阻碍电容器所需附加区域可维持相当小。再者，阻碍电容器不必以不同方式，如通过需附加主动栅极氧化区域的金属氧化半导体电容器来制造。也就是说，主动栅极氧化区域不被整个放大，如若制造阻碍电容器为金属氧化半导体电容器之例。针对具有阻碍电容显著部份的电路，此产生收益及可靠性的优点。
被给定适当布局，通过沿着操作电压线分配阻碍电容器，可避免制造具有高品质因子的LC共振电路。操作电压尽可能覆盖各平面整个面积，也就是大于90％或甚至大于95％的比例。为了避免寄生共振电路，操作电压线被配置为网络来制造彼此不同的多个寄生共振电路及达成阻尼共振电路。该阻尼可以被当做标靶方式通过具有小宽度的互连区段或通过槽被增加于横跨电流流动方向。
集成电路装置的下一个改进中，两连接层包含至少一电容器的电极，形成电容器介电质的介质层部份。所谓金属-绝缘体-金属(MIM)电容器以此方式制造。这些电容器为具有线性转移函数的电容器，通常为模拟电路，如具交换电容器的电路所需。
所谓电路的混合信号区段，也就是以模拟信号操作的区段中，与数字电路区段相较下通常需较少金属层，所以可使用两金属层，如最后两金属层来制造高度线性电容器(LIN-Caps)。可制造大于0.5fF/μm2的每单位面积电容。具有高介电常数，也就是实质大于4的物质例中，甚至可达到约2fF/μm2的表面密度。此例中，介质层中的介电层厚度本质上仅通过选择性蚀刻来限制。例如，上铝连接层例中，与介电蚀刻率相较通过铝/屏蔽蚀刻率。较薄铝/屏蔽堆栈或高度选择性铝/屏蔽处理例中，介电层厚度甚至可被降低于典型100纳米之下。通过电容器以下的屏障，具有模拟信号的电路功能可使用该基底区域。
因此，模拟信号的线性电容器可不需附加光刻步骤与制造连接层同时被制造。此例中，因为模拟电路可被实施于电容器以下，所以线性电容器所需面积最小。因为模拟电路区段所需面积通常不由接线决定，所以最后两金属层不需被用于以模拟方式操作的电路区段中的接线。例如，线性电容器的总电容介于一及十纳法拉之间。
若操作电压线及/或外部接点及线性电容器的终端位于相同连接层，则此产生特定改进。此改进以可运载操作电压线或外部接点及可制造先前被用于线性电容器的平面的光刻平面结构位于侧面方向的不同位置的理解为基础。因此，可将这些平面安置于一或两平面中。如上述，绝缘层被制造使其较薄及惯用。再者，将阻碍电容器嵌入金属平面以馈送操作电压具有进一步优点。上述彼此相叠两邻接金属平面的电容耦合非预期寄生效应现在被用来制造线性电容器的结构。目前，制造线性电容器需多个附加光刻掩模。依据扩展方案的电路装置，假设金属轨道被用于馈送操作电压，则金属平面的连接区段间的电容耦合并非缺点。电容耦合甚至是优点，因为其可制造阻碍电容器的电容，其现在不再需被分开制造。
电路装置下一扩展方案中，两连接层包含互相重叠导电区域，其经由介质层中被延长的孔接点彼此相连。该被延长孔接点特别被用于制造线圈，也就是预期具有高品质因子Q的电感时。一改进中，形成线圈的接点以螺旋方式被排列。因为被延长孔接点可不需甚至由上述铝或铝合金制成的上连接层例中所需钨接点下被填充，所以线圈的品质因子非常高。由于相当薄介质层，所以被延长孔具有有利的宽高比，所以可免除钨填充。例如，线圈电感介于微亨利范围。
例如，具有高品质因子Q的低阻抗线圈可通过连接最上层铜平面来制造，其被安置于氧化物或氟硅玻璃(FSG)中，并选择性通过被延长孔接点将这些铜平面安置于具有低介电常数的物质中。此外，若适合，最上层铝平面亦同样经由被延长孔接点或整个区域同时被并入线圈结构。介质层的小厚度意指接触孔的宽高比变成非常小，例如约0.2。当使用铝连接层时，用于填充接触孔的与铝相较下相当高阻抗的钨接点是不必要的。线圈的品质因子Q因而增加。
若以上确定的多个改进被组合，则该结果为具有广泛应用范围的普遍可用线的远后段(FBEOL)概念：
-高线性电容(大于0.5或0.7fF/μm2)，
-强力耦合阻隔电容器，
-具有高品质因子Q的线圈，特别是RF线圈，
-强力耦合操作电压馈送
-用于外部接点(接引线焊接区)或替代倒装芯片终端平板(焊接区)，
-激光熔丝接点(保险丝)，及
-最后铜平面及/或铝平面中的信号线。
此例中，除了上述常用处理步骤以外不需额外处理步骤，结果不会产生额外处理成本。因使用上述非预期寄生效应，所以金属-绝缘体-金属电容器或阻隔电容器的制造处理步骤数量甚至可被降低。
因此，例如不再需要上述氮化硅屏障层上的常用氧化物层。此外，例如氮化硅层被施加较从前更大厚度或被将被更详细解释如下的层堆栈所取代。介质层的层厚度实质通过确保击穿长度及避免电迁移被决定朝向底部。朝向顶部，层厚度特别被限制为大于0.5fF/μm2所需电容大小。
下一扩展方案中，介质层物质具有大于四或大于六的相对介电常数。因此氮化硅的介电常数介于7及8之间。具有4及30间的介电常数的物质可以简单方式被包含于制造集成电路的处理中。
另一扩展方案中，两连接层彼此具有小于200纳米，特别是小于100纳米的距离。然而，连接层间的距离应大应大于50纳米以确保低失败率。
另一扩展方案中，较靠近组件的连接层包含铜当作主成分。该主成分为具有衬底中总原子数至少百分的80比例的成分。特别是，铜通过其较高导电率与铝作区分。一改进中，上连接层为包含铝当作主成分的层。因此，特别是若此层为最上连接层时，可使用特别是用于制造外部接点的已知制造技术。再者，连接层间的接触孔因介质层的小厚度而可被填充铝。接触孔的填充及上连接层的铝沉积可以一方法步骤，也就是不改变处理条件来实施。替代改进中，上连接层，特别是最上连接层为包含铜当作主成分的层。针对该层，具有已达到制造成熟度或将于可预见未来达到此的连接技术。例如，若两连接层均由铜制成，则此产生接点的高导电率。一改进中，低连接层同样地由铝或铝化合物组成。
另一扩展方案中，绝缘层包含氮，较佳为氮化硅或氮化铝，五氧化钽，氧化铪及氧化铝成分至少之一。上述物质具有高，也就是大于四的介电常数，且可相当简单被运用于制造集成电路的处理。
另一扩展方案中，绝缘层包含不同处理条件下，较佳使用高密度等离子体(HDP)方法及等离子体增强化学汽相沉积(PEVCD)方法被制造的至少两层。通过此方法，首先可制造因其密度而具有避免电迁的最佳可能特性的部分层。此后，可制造具有特别高介电常数的部分层。
一改进中，绝缘层本质上包含较佳小于20纳米且通过高密度等离子体方法沉积的一氮化硅层，及通过等离子体增强化学汽相沉积方法沉积，较佳具有大于30纳米，且较佳约80纳米厚度的一介电层。
介电层包含上述具有大介电常数的物质之一。介电层较佳为通过中断沉积且随后以相同处理继续沉积多层堆栈来制造。多层堆栈的各层包含相同物质.
另一改进中，绝缘层为主要包含氮化硅的同质层。此物质可以简易集成电路技术来处理。氮化硅层较佳具有大于50纳米，较佳约100纳米但应不超过200纳米的厚度。
另一改进中，辅助层被安置于首先被制造的连接层及绝缘层之间，其辅助层包含具有铜及钴、钨、磷或硼至少之一的铜化合物为主要成分。然而，辅助层亦可以避免电迁及/或铜及绝缘层成分的反应的相当特性来制造。辅助层可于稍后热处理期间压缩凸起形成.
适当选择由铜制成低连接层的沉积及热处理条件亦可确保施加绝缘层之前避免或移除低连接层上的凸起。
特别是，上述量测组合可制造低于100fit，低于10fit或甚至低于1fit失败率的电路装置。
下一扩展方案中，电路装置包含例如6或8连接层的多个连接层。此扩展方案中，具有每单位面积高电容的连接层为最远离衬底的连接层。通过此量测，例如仅需实施低成本屏蔽。
本发明另外有关制造电路装置的方法，特别是依据本发明或其扩展方案之一的电路装置。依据本发明的一方法中，第一连接层首先被制造。此后，介质层被沉积。进一部连接层随后被沉积。介质层以两连接层间的每单位面积电容大于0.5fF/μm2的方式来设计。
依据本发明方法的一扩展方案中，介质层被施加至已被沉积的平坦连接层。仅于此后才开始制造上连接层。依据本发明方法的另一扩展方案中，一连接层首先被施加。此后，上连接层的连接区段截断被施加。接着仅介质层被施加。此扩展方案中，例如上连接层包含铜。
将介质层沉积于铜或铜合金亦被避免。
附图说明
上述技术效应同样施加至依据本发明的方法及其扩展方案。本发明实施例参考附图被解释如下，其中：
第1图显示使用集成电路装置中的金属层，
第2图显示具有铜制成的倒数第二金属层及由铝制成的最后金属层的集成电路装置，
第3图显示具有铜制成的金属层，首先接触孔(孔径)及接着用于连接区段的槽被制造于最上金属层的集成电路装置，及
第4图显示具有铜制成的金属层，首先用于连接区段的槽，接着介质层及此后仅接触孔(孔径)及被制造的集成电路装置。
具体实施方式
第1图显示使用集成电路装置10中的金属层。然而，硅衬底12中，电路装置10包含不被描绘于第1图的多个集成半导体组件。被安置于衬底中的组件形成两空间分离区域，亦即模拟区段14及数字区段16。模拟区段14中，主要模拟信号，也就是具有连续范围值的信号被处理。相对地，数字区段16中，主要数字信号被处理，也就是仅具被分配至两交换状态的两值的信号。
硅衬底12上，电路装置10另外包含8个金属层20至34，取代另一金属层其间被安置于金属层20至34之间具有如500纳米厚度的绝缘层。金属层20至34各被安置于平面中。金属层20至34的平面被安置彼此平行及平行于硅衬底12主区域。金属层20至34各被扩展于模拟区段14及数字区段16中。
模拟区段14中，最下四金属层20，22，24及26依序分别包含可形成模拟部分14组件间的接点的连接区段40，42，44及46。数字部分16中，金属层20，22，24及26依序分别包含可形成数字区段16组件间的局部接点的连接区段50，52，54及56。例如，连接区段40至56具有垂直衬底12的100纳米厚度D。
模拟区段14中，金属层28包含可运载模拟信号及连接模拟区段14组件的连接区段60。数字区段16中，金属层28包含可连接数字区段16的组件及运载数字信号及的连接区段62。模拟区段14中，金属层30包含可将模拟区段14覆盖于整个区域上及将该模拟区域屏蔽覆盖组件的连接区段64。数字区段16中，金属层30包含可运载被连接至数字区段16组件的数字信号的连接区段62。
金属层32及34可形成两最上金属层。模拟区段14中，金属层32包含一电极70，具有线性转移函数的一电容器72及一电容C1。电容器72的另一电极74位于电极70上的金属层34中。
数字区段16中，金属层32包含可运载零伏特接地电位P0的两连接区段80及82。
被放置连接区段80之上者为可运载如2.5伏特接地电位P1的两连接区段84。与阻隔电容器相关的电容C2被形成于连接区段80及84之间。
位于金属层34中的连接区段82上者为可运载如1.5伏特的第二操作电位P2的连接区段86。与另一阻隔电容器相关的电容C3被形成于连接区段82及连接区段86之间。另一方面，电容C1，C2及C3大小通过覆盖连接区段70至86来决定。另一方面，连接区段70及74，80及84，及82及86间的每单位面积电容通过形成于金属层32及34间的介质层90来决定。介质层90以每单位面积电容大于0.5fF/μm2的方式来设计。介质层90形成的实施例参考第二至四图被更详细解释如下。
连接区段70至86具有厚度D的四倍，因此适合传导产生于连接区段80至86用于馈送操作电压的高电流。
第2图显示具有倒数第二金属层102及最后金属层104的电路装置100。被安置于倒数第二金属层108及电路装置100的衬底之下者通过圆点标示。
第2图中，被安置于操作电压线间的接引接点110，线性电容器112，阻隔电容器114，及所谓熔丝接点116被描绘为可被安置于两最上金属层102及104中的组件例。
金属层108包含作为绝缘物质且具有低介电常数(Blok屏蔽低k)的一种物质，例如SILK(硅低k)，也就是多孔二氧化硅的物质。接引接点110的区域中，金属层108包含多个接触孔122至126(许多孔)。接触孔122，124及126被填充焊接区/屏蔽层128及铜130。例如，屏蔽层包含氮化钛。熔丝接点116之下，金属层108包含连接区段132及134，其通达至经由熔丝接点116被连接的组件。金属层108及金属层102为具有小于20纳米厚度，如具有15纳米厚度的氮化硅所制成的屏蔽层136。可替代是，如碳化硅的BLOK物质(屏蔽低k)亦可被使用。
接引接点110的区域中，金属层102包含通达至接引接点的线138。电容器112的区域中，金属层102包含电容器112的下电极140。阻隔电容器114的区域中，金属层102包含下操作电压线142。熔丝接点116的区域中，金属层102包含通达至熔丝接点116的两连接区段144及146。
线138，下电极140，下操作电压线142。及连接区段144及146通过铜148来形成，其通过焊接区/屏蔽层150与被包含于金属层102用于绝缘个别接点的二氧化硅152隔离。焊接区/屏蔽层150包含如氮化钛。
位于金属层102及金属层104之间者为介质层160，其厚度D2约100纳米。介质层160完全由如氮化硅组成。
接引接点110的区域中，接触孔162贯穿介质层160，该接触孔因为介于两金属层之间亦被称为孔径。熔丝接点116的区域中，两接触孔或孔径164及166贯穿介质层160。接触孔或孔径162，164及166被填充铝170。例如，由氮化钛制成的焊接区/屏蔽层172可将铝170与介质层160及铜隔离避免扩散进行。焊接区/屏蔽层172亦可避免或降低电迁。除了穿透接触孔162至166及另一接触孔(无图标)，介质层160被形成于金属层102及104间的区域中的整个区域。
接引接点110的区域中，金属层104包含由铝170制成的终端板180。电容器112的区域中，金属层104包含由铝170制成的电容器112的上电极182。阻隔电容器114的区域中，金属层104包含由铝170制成的电容器112的上操作电压线路184。熔丝接点116的区域中，金属层104包含由铝170制成的熔丝区段186。该熔丝区段186可连接接触孔164及166。金属层104包含可隔离终端板180，上电极182，上操作电压线路184及熔丝区段186的二氧化硅190。抗反射层192的剩余被放置于终端板180，上电极182，上操作电压线路184及熔丝区段186的上区域。金属层104被包含如氮化硅的钝化层194覆盖。
接引接点110的区域中，截断196位于钝化层194及二氧化硅190中。截断196终止于终端板180。接引线200的终端头198位于截断196中。
另一截断202位于熔丝接点116的区域中。截断202可穿透钝化层194及二氧化硅190。截断202终止于熔丝区段186的中央区域。经由截断202，熔丝区段186可利用激光束被熔化及岔断。
以下方法步骤被实施来制造电路装置100：
以铜制造下金属层106，108及102：
-下金属层106，108及102通过如被使用的镶嵌技术将铜沉积或铜合金沉积于具有低介电常数k的物质中来制造。此外，多个接触孔122至126被安置于接引接点110之下以便机械稳定。
-二氧化硅152或不同物质，如氟硅玻璃(FSG)利用光刻处理被敷设及制图。焊接区/屏蔽层150及铜148随后被沉积。
-焊接区/屏蔽层150及铜148接着利用化学机械抛光方法(CMP)被向下移至大约二氧化硅152的位准。该表面随后利用如刷除(brushclean)来清除。
介质层160的制造变异：
a)约100纳米氮化硅利用如化学汽相沉积(CVD)方法或利用等离子体增强化学汽相沉积方法被沉积为介电扩散屏蔽及最上金属层104的金属间介质。
b)首先小于20纳米氮化硅层通过高密度等离子体方法被沉积。由于此方法期间的额外离子撞击，此氮化硅层被固化因而对铜148的电迁具有最佳可靠性。此后，约80纳米氮化硅利用等离子体增强化学汽相沉积方法被沉积，该沉积较佳被岔断若干次来制造承受最佳介电崩溃强度的多层堆栈。
c)首先小于20纳米厚度氮化硅层使用高密度等离子体方法被沉积于被清除金属层102之上。此遵循以高介电常数k沉积约80纳米介电质来达成每单位面积最大电容。除此之外，合适物质为Al2O3或Ta2O5。
接触孔(孔径)制造：
-光学抗蚀剂被施加于介质层160且依据接触孔162，164及166的结构被暴露及扩展方案。
-接触孔162，164及166被蚀刻入介质层160。
-光学抗蚀剂层的残留被移除。
-接触孔162，164及166以如湿式清除步骤被清除，以移除可被沉积于接触孔162，164及166底部的氧化铜。
金属层104的制造：
-屏蔽层172被沉积，如以氢为基础的溅散预清除或反应性预清除被实施。金属扩散屏蔽的合适物质为钽，氮化钽，钛，氮化钛，钨，氮化钨等等。合适沉积方法为物理气相沉积方法或化学气相沉积方法。
-铝170或铝合金利用物理气相沉积方法或化学气相沉积方法来沉积。
-如氮化钛层的抗反射层192利用物理气相沉积方法来沉积。
-用于制图铝170的光刻方法被实施，终端板180，上电极182，上操作电压线路184，阻隔电容器114的上平板及熔丝区段186的位置被界定。用于运载信号的线圈或接点位置可附带被界定。
-铝170以介质层160上区域处的阻挡层来蚀刻。
-光学抗蚀剂被移除而清除步骤被实施。
结束钝化：
-二氧化硅190或另一合适物质，如氟硅玻璃被沉积。氮化物层194随后被沉积。
-光刻方法被实施用于界定截断196及202的位置，也就是分别通达终端板180及熔丝区段186的开口。
-截断196及202被蚀刻。
-光学抗蚀剂被移除而清除步骤被实施.
可选择是，截断196及202亦可使用当作掩模的感旋光性聚亚醯胺来打开。当取代铜时，参考第2图解释的方法亦可被实施，铜合金，铝或铝合金被用于金属层102或所有下金属层。特别是，制造介质层160的变异及制造覆盖结构的方法步骤于此例中保持不变。
除了金属层104中的铝，亦可使用铜或铜合金。如第3图所示，若想避免蚀刻铜所产生的缺点，则铜通过双镶嵌技术来制图。
第3图显示具有均包含铜或铜合金的倒数第二金属层102a及最后金属层104a的电路装置100a。电路装置100a例中，最上金属层104a中，首先接触孔164a及166a被制造，接着用于金属层104a的连接区段的槽被制造。第3图中，如已参考第2图被解释的组件的具有相同结构及功能的组件被相同参考符号标示，但该参考符号以下例文字a来区分。这些组件因上述解释可应用而不再被解释。
以下差异出现于第2图及第3图之间.第3图描绘不同于第2图的穿越电路装置的区段。因此，例如接引接点110a的下线路及与接引接点110a相关的接触孔或孔径不存在。取代阻隔电容器114，第3图显示对应线路184的线路184a可藉其被连接至金属层102a中的操作电压线路302的接触接点300。接触接点300位于接触孔或孔径303中。
位于金属层104a及102a之间者为如全部由氮化硅组成的介质层304。制造介质层304的变异被进一步解释如下。
金属层104a中，终端板306被放置于接引接点110a的区域中，上电极308被放置于线性电容器112a的区域中，操作电压线路184a被放置于接触接点300的区域中，而熔丝区段310被放置于熔丝接点116a的区域中。终端板306，上电极308，操作电压线路184a及熔丝区段310由铜312组成，其通过如氮化钛制成的屏蔽层314与被包含于金属层104a中的二氧化硅315隔离。铜合金亦可取代铜312被使用。
例如由氮化硅组成的屏蔽层318被放置于金属层104a上。被放置于屏蔽层318上者为部分钝化的如二氧化硅的氧化物层320。该钝化亦通过位于氧化物层320上的如氮化硅层的钝化层194a提供。
具有如小于5纳米厚度的薄介电层222被放置于钝化层194a及截断196a及202a。介电层322由如氮化硅组成。
以下方法步骤被于电路装置100a制造期间被实施：
下金属层106a，108a及102a的制造：
介质层304的制造变异：
d，e)比较制造介质层16D的变异d及e。
f)具有大于50纳米厚度的氮化硅层被沉积为介电扩散屏蔽及金属间介电质。该介电质厚度被硅氧化物层/氟硅玻璃及氮化硅间的蚀刻选择限制。蚀刻用于上电极308的槽后，电子可靠介电质亦必须维持于电容器112的区域中。
g)首先小于20纳米厚度的氮化硅层被沉积。此例中高密度等离子体方法被用来达成电迁最佳可靠度。此后大于30纳米的氮化硅层通过等离子体增强化学汽相沉积方法被沉积为用于最佳介电崩溃强度的多层堆栈。
h)首先小于20纳米厚度氮化硅层使用高密度等离子体方法被沉积。具有大于30纳米且包含具有如Al2O3或Ta2O5的高介电常数k的介电质的层随后被沉积。此层可达到电路装置100a中的线性电容器112a或阻隔电容器的每单位面积最大电容.此例中，介质层304的总厚度应大于50纳米。介质层304的厚度被硅氧化物层/氟硅玻璃及具有高介电常数k的层向下限制。
金属层104a制造，接触孔制造：
-二氧化硅316或另一如氟硅玻璃的合适物质被沉积。
-光刻方法被实施用于界定接触开口303，164a，166a的位置。
-接触孔被蚀刻于接触开口303，164a，166a的后者位置上的二氧化硅316中实刻操作停止于介质层304.
-光学抗蚀剂被移除。
-接触孔被蚀穿介质层304直到铜148a被暴露为止。
金属层104a中的槽制造
-光刻方法被实施用于界定铜312被引进的槽位置。
-该槽以介质层304上的阻挡层来蚀刻。用于终端板306，上电极308，操作电压线路184及终端区段310的槽被制造于此例中。此外，用于具有阻隔电容的操作电压线路，信号线路或线圈的槽可被同时制造。
-光学抗蚀剂被移除。
-接触孔以如湿式清除步骤(如EKC525)被清除，以移除可能被制造于接触孔底部的氧化铜。
金属层104a进一步制造：
-屏蔽层314被沉积，其中(以氢为基础)的溅散预清除或反应性预清除应被实施。屏蔽沉积利用如物理气相沉积方法或化学气相沉积方法来实施。可使用用于屏蔽层172的相同物质。
-具有成长原子核的铜层随后通过物理气相沉积方法或化学气相沉积方法，或通过无电镀方法自溶液沉积.
-铜312利用双镶嵌填充方法，如利用电化(ECD)沉积方法被引进。
-铜312及屏蔽层314利用化学机械抛光方法被移出槽。
-屏蔽层318被施加。屏蔽层318具有约20纳米至约30纳米厚度。例如，氮化硅利用等离子体增强化学汽相沉积方法或利用高密度等离子体方法被沉积。然而亦可使用其它物质，如具有低介电常数k(BloK-屏蔽低k)的屏蔽物质。
钝化制造：
-钝化随后通过如施加二氧化硅320及氮化物层194a来制造。
-光刻方法被实施用于界定截断196a及202a的位置。
-截断196a及202a以屏蔽层318上的阻挡层来蚀刻。
-光学抗蚀剂被移除。
-屏蔽层318被蚀穿截断196a及202a的区域。
-具有如小于5纳米厚度的极薄但高密度介电层322被沉积。例如，原子层化学气相沉积(ALCVD)方法被用于沉积。合适物质为氮化硅。介电层322可保护铜终端板206及熔丝区段310不被腐蚀及氧化。然而，介电层322必须薄到足以接引于铜终端板306。
第4图显示具有均包含铜或铜合金的倒数第二金属层102b及最后金属层104b的电路装置100b。电路装置100b例中，首先用于金属层104b的连接区段的槽被制造于最上金属层104b中。此后，仅介质层400被沉积且接触孔303b，164b及166b被制造。第4图中，如已参考第二及三图被解释的组件的具有相同结构及功能的组件被相同参考符号标示，但该参考符号以下例文字b来区分。这些组件因上述解释可应用而不再被解释。
第4图及第3图之间具有差异，该差异于解释制造电路装置100b的方法步骤时将清楚呈现：
下金属层106b，108b及102b的制造：
-参考第2图的解释。
屏蔽层402制造：
-具有大于20纳米厚度的屏蔽层402利用如等离子体增强化学汽相沉积方法或利用高密度等离子体方法被沉积于分位金属层102b上。屏蔽层402包含如氮化硅或具有低介电常数k(Blok)的物质，如碳化硅。
金属层104a制造，槽制造：
-如二氧化硅层404的氧化物层被沉积于屏蔽层402上。可替代是，亦可使用如氟硅玻璃的合适物质.
-光刻方法被实施用于界定铜312b被随后引进的槽位置。
-该槽以屏蔽层402上的阻挡层来蚀刻。
-光学抗蚀剂被移除来避免铜的氧化。
-屏蔽层402被蚀穿于槽区域中。过度蚀刻程度可用来确保完全移除铜148b上的屏蔽层402区域。此产生二氧化硅152b取代铜148b被放置的区域中，也就是接引接点110b以下区域及熔丝区段116b以下区域中更深的槽。
介质层400的制造变异：
d，e)分别比较制造介质层160的变异d及e。
f至h)分别比较制造介质层304的变异f至h。
接触孔(孔径)制造：
-接触孔303b，164b及166b及另一接触孔(无图标)的位置是通过光刻方法来界定。
-接触孔是蚀刻入介质层400。
-光学抗蚀剂被移除。
-接触孔是以如湿式清除步骤(EKC525)清除，以移除可能制造于接触孔底部的氧化铜。
金属层104a的进一步制造：
-参考第3图的解释及金属层104a的进一步制造。差异仅在于当执行化学机械抛光方法时，除了铜312b及屏蔽层314b之外，介质层4D0亦被移出槽。
除了上述本发明，发展及实施例优点之外，应注意以下观点：
-最上铝平面可被用于相当厚及宽的操作电压线路。以铝而不用钨填充于接触孔(孔径)来制造接线平面是比通过化学机械抛光方法制造铜平面更节省成本。因为不需平面化该最后金属平面，所以不需铜平面。
-因为光刻要求相当宽松，所以已既存装设可用来制图最后铝平面。
-亦可运载信号于最后两金属层，如低阻抗馈送线路(线路出口)或特别敏感混合信号信号线路。若信号线路安置于两电容强力耦合金属层中，则必须考量确保信号层彼此不跨越。然而，可替代是，亦可将信号线路接线于两平行平面促成特别低阻抗信号线路。用于此的附带成本很低，因为仅需提供可通过软件技术达成的附带配置平面。
-两平面之一中的信号线路间的较强电容偶合可通过些许拓宽最后金属层或倒数第二金属层中的信号线路间的最小距离，如10至20％来避免。
所有实施例中，电路装置是包含至少一接触孔，其仅穿透界定连接层间每单位电容大于0.5fF/μm2或大于0.7fF/μm2或约2fF/μm2的介质层。也就是说，接触孔并不穿透界定该每单位电容的介质层之外任何其它层。
参考符号表
10              电路装置
12              硅衬底
14              模拟区段
16              数字区段
20至34          金属层
40至66          连接区段
D               厚度
70              电极
72              电容器
74              电极
80              连接区段
P0              接地电位
P1，P2          操作电位
C1至C3          电容
90              介质层
100             电路装置
102             倒数第二金属层
104             最后金属层
106，108        其它金属层
110             接引接点
112             线性电容器
114             阻隔电容器
116             熔丝接点
120             碳化硅
122至126        接触孔
128             焊接区/屏蔽层
130             铜
132，134        连接区段
136              屏蔽层
138              线路
140              下电极
142              下操作电压线路
144，146         连接区段
148              铜
150              焊接区/屏蔽层
152              二氧化硅
160              介质层
D2厚             度
162至166         接触孔(孔径)
170              铝
172              焊接区/屏蔽层
180              终端板
182              上电极
184              上操作电压线路
186              熔丝区段
190              二氧化硅
192              抗反应层
194              钝化层
196              截断
198              终端头
200              接引线
202              截断
k                介电常数
300              接触接点
302              操作电压线路
303              接触孔(孔径)
304              介质层
306              终端板
308              上电极
310              熔丝区段
312             铜
314             焊接区/屏蔽层
316             二氧化硅
318             屏蔽层
320             二氧化硅层
322             介电层
400             介质层
402             屏蔽层
404             二氧化硅层

Claims (28)

1.一种集成电路装置(10，100)，具有安置于半导体衬底(12)中的组件，
具有两连接层(102，104)，各包含至少一导电连接区段(148，170)，所述导电连接区段(148，170)为导电连接至一组件的部分，
及具有由至少一介电物质制成的一介质层(160，400)，该介质层安置于该两连接层(102，104)间，该介质层(160，400)界定该连接层(102，104)间的每单位面积电容，
该介质层(160，400)以该两连接层(102，104)间的该每单位面积电容大于0.5fF/μm2的方式来设计，
该介质层(160，400)包含具有大于4的介电常数的物质，
及该两连接层(102，104)间的距离小于200纳米，
及具有仅穿透该介质层(160，340，400)的至少一接触孔(162，303，303b)，
其特征在于：
该接触孔(162)邻接用于连接外部导电接点(200)的终端的终端板，
或其中该接触孔(164，166)邻接熔丝接点(116)的熔丝区段(170)，
或其中安置于该两连接层中的线圈的两螺旋传导区域是通过该接触孔来连接。
2.如权利要求1的电路装置(10，100)，其特征在于该电路装置(10，100)包含可不受周围影响的一钝化层(194)，
其中该钝化层(194)包含至少一截断(196)，该截断(196)通达连接层(104)的连接区段(180)，
及其中该连接区段(180)形成可连接外部导电接点(200)的一终端。
3.如权利要求1的电路装置(10，100)，其特征在于该电路装置(10，100)包含不受周围影响的一钝化层(194)，
其中该钝化层(194)包含至少一截断(202)，该截断(202)通达连接层(104)的连接区段(186)，
及其中该连接区段(186)为一熔丝接点，由此至少两电路变异的一被或已被选择。
4.如权利要求1的电路装置(10，100)，其特征在于设置一连接层(104)中的至少一连接区段(184)及另一连接层(102)中的至少一连接区段(142)来运载一操作电压，
及其中垂直连接层(102，104)的该连接区段(184，142)重叠于形成电容器(C2，C3)的区域中，其可压缩该电路装置(10，100)操作期间产生的干扰脉冲，
该连接区段(184，142)安置于以数字信号操作的该电路装置(10，100)的电路区段(16)中。
5.如权利要求4的电路装置(10，100)，其特征在于该连接层(102，104)间的该每单位面积电容大于0.7fF/μm2或约2.0fF/μm2，
及/或其中该物质实质完全填充不同连接层(102，104)的相对导电区域(182；148，184)间的空间，
及/或其中该连接层(102，104)彼此相距不小于150纳米。
6.如权利要求4的电路装置(10，100)，其中该连接层(102，104)彼此相距100纳米。
7.如权利要求1的电路装置(10，100)，其特征在于该连接层(102，104)包含垂直连接层(102，104)且其通过接点彼此相连而重叠于介质层中的导电区域，
该导电区域具有螺旋进程，
及该导电区域形成确保该电路功能的电感。
8.如权利要求7的电路装置(10，100)，其中该接点为延长孔接点。
9.如权利要求1的电路装置(10，100)，其特征在于该连接层(102，104)包含至少一电容器(C1，72)的电极(140，182)，
及其中该电容器(C1，72)区域中的部分该介质层(160，400)形成该介电质，
该电容器(C1，72)安置于以模拟信号操作的该电路装置(10，100)的电路区段(14)中。
10.如权利要求1的电路装置(10，100)，其特征在于该两连接层(102，104)均包含相同物质作为主成分，该物质为铝，铝合金，铜或铜合金。
11.如权利要求1的电路装置(10，100)，其特征在于其中一连接层(102)包含作为主成分的物质不同于形成该另一连接层(104)的该主成分的物质，且该物质为铝，铝合金，铜或铜合金。
12.如权利要求1的电路装置(10，100)，其特征在于该两连接层(102，104)上最后施加的连接层(104)包含铝或铝合金作为主成分，
及其中该连接层(102，104)间的接触孔(162)同样被填充铝或铝合金。
13.如权利要求1的电路装置(10，100)，其特征在于该介质层(160，400)包含至少一氮成分，氧化钽，氧化铪或氧化铝。
14.如权利要求13的电路装置(10，100)，其特征在于该氮成分为氮化硅或氮化铝。
15.如权利要求1的电路装置(10，100)，其特征在于该介质层(160，400)包含不同处理条件下制造的至少两层。
16.如权利要求15的电路装置(10，100)，其中该至少两层的制造方式为，首先一层利用高密度等离子体方法制得，而另一层利用等离子体增强化学气相沉积方法来制造，
首先制造的该层包含与后制造的该层相同主成分的物质。
17.如权利要求15的电路装置(10，100)，其中该至少两层的制造方式为，首先一层利用高密度等离子体方法制得，而另一层利用等离子体增强化学气相沉积方法来制造，且首先制造的该层包含不同于后制造的当作主成分的物质。
18.如权利要求16或者17的电路装置(10，100)，其特征在于该两层至少其一为特定处理条件下岔断物质沉积及相同处理条件继续该相同物质随后沉积所制造的多层堆栈。
19.如权利要求1的电路装置(10，100)，其特征在于首先制造的该连接层(102)包含铜或铜合金作为主成分，
及其中辅助层安置于该先制造的连接层(102)及该介质层(160，400)间，该先制造的连接层(102)的该连接区段(148)处的该辅助层主要包含包括铜及钴，钨，磷或硼物质至少之一的铜化合物的区域。
20.如权利要求1的电路装置(10，100)，其特征在于该电路装置(10，100)包含其它连接层(20至30)，
及其中具有每单位面积高电容的该连接层(32，34)是安置最远离该衬底(12)的该连接层(20至34)。
21.一种制造权利要求1的集成电路装置(10，100)的方法，
其中于半导体衬底(12)中制造电子组件，
其中连接层(102)于制造该组件后施加，其包含导电连接至该电子组件的一导电连接部分的至少一导电连接区段(148)，
其中由至少一介电物质制成的介质层(160)是在施加该连接层(102)后施加，
其中另一连接层(104)是在施加该介质层(160)后施加，其包含导电连接至该电子组件的一导电连接部分的至少一导电连接区段(170)，
该介质层(160)以该两连接层(102，104)间的该每单位面积电容大于0.5fF/μm2的方式来设计，
及该介质层(160，400)包含具有大于4的介电常数的至少一物质，
及该两连接层(102，104)间的距离小于200纳米，
及其中仅形成穿透该介质层(160，340，400)的至少一接触孔(162，303，303b)，
其特征在于接触孔(162)安置于可连接外部导电接点(200)的终端的区域中，
或其中接触孔(164，166)安置于熔丝接点(116)的区域中，
或其中形成确保该电路功能的电感的两传导区域是通过接触孔来连接，
或其中操作电压线路(302)是通过接触孔(303，303b)接触连接。
22.如权利要求21的方法，其特征在于该介质层(160)是在该上连接层(104)制造开始前施加，
或其中介质层(400)沉积于用于该上连接层(316)的该连接区段(312)的截断中。
23.一种制造权利要求1的集成电路装置的方法，
其中由铜或铜合金制成的金属层(148)是施加于载体物质(152)上，
其中介质层(160，400)是在施加该金属层(148)后施加，其包含不同处理条件下所制造的至少两层，
及其中首先制造的层是通过高密度等离子体方法来沉积而此后被制造的层通过等离子体增强化学汽相沉积方法来沉积。
24.如权利要求23的方法，其中先制造的该层包含与后制造的该层作为主成分相同的物质。
25.如权利要求23的方法，其中先制造的该层的主成分与后制造的该层的主成分不同。
26.如权利要求23的方法，其特征在于该两层至少之一为多重岔断物质沉积及相同处理条件下随后继续该相同物质沉积来制造。
27.一种制造权利要求1的集成电路装置的方法，
其中一金属层(148)是施加于载体物质上，
其中辅助层是在施加该金属层后施加，其主要包含由铜及至少之一钴，钨，磷或硼物质组成的铜化合物，
及其中由介电物质制成的介质层是在施加该辅助层后施加。
28.如权利要求27所述的方法，其中该金属层由铜或铜合金制成。
CNB038095130A 2002-04-29 2003-03-17 具连接层的集成电路装置及其制造方法 Expired - Fee Related CN100492635C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10219116.6 2002-04-29
DE10219116A DE10219116A1 (de) 2002-04-29 2002-04-29 Integrierte Schaltungsanordnung mit Verbindungslagen sowie zugehörige Herstellungsverfahren

Publications (2)

Publication Number Publication Date
CN1650427A CN1650427A (zh) 2005-08-03
CN100492635C true CN100492635C (zh) 2009-05-27

Family

ID=29224877

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038095130A Expired - Fee Related CN100492635C (zh) 2002-04-29 2003-03-17 具连接层的集成电路装置及其制造方法

Country Status (7)

Country Link
US (1) US7759768B2 (zh)
EP (1) EP1500140B1 (zh)
JP (1) JP4182054B2 (zh)
CN (1) CN100492635C (zh)
DE (2) DE10219116A1 (zh)
TW (1) TWI283474B (zh)
WO (1) WO2003094233A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548998B1 (ko) * 2003-09-25 2006-02-02 삼성전자주식회사 동일레벨에 퓨즈와 커패시터를 갖는 반도체소자 및 그것을제조하는 방법
US7176571B2 (en) * 2004-01-08 2007-02-13 Taiwan Semiconductor Manufacturing Company Nitride barrier layer to prevent metal (Cu) leakage issue in a dual damascene structure
KR20060009444A (ko) * 2004-07-22 2006-02-01 삼성전자주식회사 반도체 소자의 배선 및 그 형성방법.
JP4504791B2 (ja) * 2004-11-24 2010-07-14 パナソニック株式会社 半導体回路装置及びその製造方法
JP2006216728A (ja) * 2005-02-03 2006-08-17 Ricoh Co Ltd 半導体装置およびその製造方法
JP4959267B2 (ja) 2006-03-07 2012-06-20 ルネサスエレクトロニクス株式会社 半導体装置および電気ヒューズの抵抗値の増加方法
JP2010040904A (ja) * 2008-08-07 2010-02-18 Nec Electronics Corp 半導体装置及びその製造方法
US7989919B2 (en) * 2009-06-03 2011-08-02 Infineon Technologies Ag Capacitor arrangement and method for making same
KR101666516B1 (ko) * 2009-11-27 2016-10-17 삼성전자주식회사 구리 식각용 조성물 및 이를 이용한 반도체 장치의 제조방법
FR2967299B1 (fr) * 2010-11-10 2013-06-28 St Microelectronics Crolles 2 Circuit intégré avec protection contre des extrusions de cuivre
US8884400B2 (en) 2012-12-27 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitor in Post-Passivation structures and methods of forming the same
US10081535B2 (en) * 2013-06-25 2018-09-25 Analog Devices, Inc. Apparatus and method for shielding and biasing in MEMS devices encapsulated by active circuitry
JP6211855B2 (ja) * 2013-09-03 2017-10-11 ルネサスエレクトロニクス株式会社 半導体装置
US9548421B2 (en) * 2015-04-01 2017-01-17 International Business Machines Corporation Optoelectronic devices with back contact
US10032751B2 (en) * 2015-09-28 2018-07-24 Invensas Corporation Ultrathin layer for forming a capacitive interface between joined integrated circuit components
US9954051B2 (en) * 2015-10-12 2018-04-24 Applied Materials, Inc. Structure and method of fabricating three-dimensional (3D) metal-insulator-metal (MIM) capacitor and resistor in semi-additive plating metal wiring
US10490448B2 (en) * 2017-12-29 2019-11-26 Texas Instruments Incorporated Method of using a sacrificial conductive stack to prevent corrosion
JP7087618B2 (ja) * 2018-04-17 2022-06-21 大日本印刷株式会社 受動素子
US11257750B2 (en) 2020-02-06 2022-02-22 International Business Machines Corporation E-fuse co-processed with MIM capacitor

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185650A (en) * 1989-02-28 1993-02-09 Kabushiki Kaisha Toshiba High-speed signal transmission line path structure for semiconductor integrated circuit devices
US5057447A (en) * 1990-07-09 1991-10-15 Texas Instruments Incorporated Silicide/metal floating gate process
DE69118771T2 (de) * 1990-07-31 1996-10-31 Nec Corp Ladungsspeicherelektrode eines Kondensators und Methode zu deren Herstellung
US5565707A (en) * 1994-10-31 1996-10-15 International Business Machines Corporation Interconnect structure using a Al2 Cu for an integrated circuit chip
SE520173C2 (sv) 1997-04-29 2003-06-03 Ericsson Telefon Ab L M Förfarande för tillverkning av en kondensator i en integrerad krets
US6064108A (en) * 1997-09-02 2000-05-16 Hughes Electronics Corporation Integrated interdigitated capacitor
US6162686A (en) 1998-09-18 2000-12-19 Taiwan Semiconductor Manufacturing Company Method for forming a fuse in integrated circuit application
US20010013660A1 (en) * 1999-01-04 2001-08-16 Peter Richard Duncombe Beol decoupling capacitor
JP2000223527A (ja) * 1999-01-28 2000-08-11 Mitsubishi Electric Corp 半導体装置
KR100322543B1 (ko) * 1999-08-31 2002-03-18 윤종용 퓨즈부의 흡습 방지 기능이 향상된 반도체 장치 및 그 퓨즈부의 제조방법
JP2001284526A (ja) * 2000-03-28 2001-10-12 Nec Yamagata Ltd 半導体集積回路用ｍｉｍ容量装置
JP3540729B2 (ja) 2000-08-11 2004-07-07 沖電気工業株式会社 半導体装置および半導体装置の製造方法
JP3540728B2 (ja) 2000-08-11 2004-07-07 沖電気工業株式会社 半導体装置および半導体装置の製造方法
SG99939A1 (en) * 2000-08-11 2003-11-27 Casio Computer Co Ltd Semiconductor device
JP2002110799A (ja) 2000-09-27 2002-04-12 Toshiba Corp 半導体装置及びその製造方法
JP4226804B2 (ja) * 2001-06-25 2009-02-18 株式会社東芝 半導体装置及びその製造方法
US7476925B2 (en) * 2001-08-30 2009-01-13 Micron Technology, Inc. Atomic layer deposition of metal oxide and/or low asymmetrical tunnel barrier interploy insulators
JP2003142485A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6744117B2 (en) * 2002-02-28 2004-06-01 Motorola, Inc. High frequency semiconductor device and method of manufacture
US7056817B2 (en) * 2002-11-20 2006-06-06 Intel Corporation Forming a cap above a metal layer

Also Published As

Publication number Publication date
DE50312845D1 (de) 2010-08-12
EP1500140A1 (de) 2005-01-26
EP1500140B1 (de) 2010-06-30
JP4182054B2 (ja) 2008-11-19
TWI283474B (en) 2007-07-01
WO2003094233A1 (de) 2003-11-13
US20050224908A1 (en) 2005-10-13
JP2005529482A (ja) 2005-09-29
DE10219116A1 (de) 2003-11-13
TW200305988A (en) 2003-11-01
CN1650427A (zh) 2005-08-03
US7759768B2 (en) 2010-07-20

Similar Documents

Publication Publication Date Title
CN100492635C (zh) 具连接层的集成电路装置及其制造方法
CN102456751B (zh) 低成本金属-绝缘体-金属电容器
CN102593096B (zh) 在顶部金属层上形成金属-绝缘体-金属电容器
KR100349283B1 (ko) 인터포저를 포함하는 반도체 집적 회로 장치 및 그 제조방법
KR100895865B1 (ko) 구리 라인 캡 형성 개선 프로세스
CN101308726B (zh) Mim电容器
US20050156279A1 (en) Capacitor and semiconductor device and method for fabricating the semiconductor device
US7479424B2 (en) Method for fabricating an integrated circuit comprising a three-dimensional capacitor
CN101996990B (zh) 电子部件及其制造方法
US7534692B2 (en) Process for producing an integrated circuit comprising a capacitor
US10714420B1 (en) High cutoff frequency metal-insulator-metal capacitors implemented using via contact configurations
US11139367B2 (en) High density MIM capacitor structure
JP6115147B2 (ja) 配線基板及びその設計方法
US7796372B2 (en) Manufacture of 3 dimensional MIM capacitors in the last metal level of an integrated circuit
CN100365798C (zh) 电子器件、组件及制造电子器件的方法
US7470969B2 (en) Semiconductor device and fabrication method thereof
US8563391B2 (en) Method for forming MIM capacitor in a copper damascene interconnect
US9343237B2 (en) Vertical metal insulator metal capacitor
US6423996B1 (en) Process for fabricating a metal-metal capacitor within an integrated circuit, and corresponding integrated circuit
US7060193B2 (en) Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits
US7916449B2 (en) Creation of capacitors equipped with means to reduce the stresses in the metal material of their lower structures
CN102420105B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
CN101317270A (zh) 位于保护性层顶部上的高密度高q值电容器
US20070023901A1 (en) Microelectronic bond pad
CN102420103A (zh) 铜大马士革工艺金属-绝缘层-金属电容结构及制造工艺

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090527

Termination date: 20190317

CF01 Termination of patent right due to non-payment of annual fee