CN100490111C - 用于获得具有支撑衬底和超薄层的结构的方法 - Google Patents
用于获得具有支撑衬底和超薄层的结构的方法 Download PDFInfo
- Publication number
- CN100490111C CN100490111C CNB2004800156014A CN200480015601A CN100490111C CN 100490111 C CN100490111 C CN 100490111C CN B2004800156014 A CNB2004800156014 A CN B2004800156014A CN 200480015601 A CN200480015601 A CN 200480015601A CN 100490111 C CN100490111 C CN 100490111C
- Authority
- CN
- China
- Prior art keywords
- layer
- transferred
- support substrates
- source substrate
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 95
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000000463 material Substances 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 230000005693 optoelectronics Effects 0.000 claims abstract description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 150000001875 compounds Chemical class 0.000 claims description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- 238000005516 engineering process Methods 0.000 claims description 10
- 239000001257 hydrogen Substances 0.000 claims description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 7
- 238000007254 oxidation reaction Methods 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000003486 chemical etching Methods 0.000 claims description 3
- 229910003460 diamond Inorganic materials 0.000 claims description 3
- 239000010432 diamond Substances 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 239000012774 insulation material Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 239000000725 suspension Substances 0.000 claims description 2
- 230000008646 thermal stress Effects 0.000 claims description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 230000010070 molecular adhesion Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 238000010438 heat treatment Methods 0.000 description 13
- 230000002950 deficient Effects 0.000 description 9
- 238000000137 annealing Methods 0.000 description 8
- 230000035882 stress Effects 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 239000000126 substance Substances 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000007872 degassing Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000011469 building brick Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000008119 colloidal silica Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- RPAJSBKBKSSMLJ-DFWYDOINSA-N (2s)-2-aminopentanedioic acid;hydrochloride Chemical compound Cl.OC(=O)[C@@H](N)CCC(O)=O RPAJSBKBKSSMLJ-DFWYDOINSA-N 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000003351 stiffener Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
Abstract
本发明涉及一种获得结构的方法，所述结构具有至少一个支撑衬底(3)，由源衬底(1)制备的超薄层，尤其由半导体材料制成，并可选地具有插入层。本发明方法包括如下步骤：a)通过分子附着将支撑衬底(3)附着到源衬底(1)的前面(10)，所述源衬底(1)具有限定待转移的有用层(13)的弱区(12)，所述有用层(13)的宽度明显大于所述超薄层(130)的宽度；b)沿着所述弱区(12)将所述支撑衬底(3)从源衬底(1)的剩余部分(14)分离，由此获得具有至少所述被转移的有用层(13)和所述支撑衬底(3)的中间结构；c)减薄所述被转移的有用层(13)直到获得超薄层。本发明用于制备电子学、光电子学或光学领域中的衬底。
Description
技术领域
本发明涉及制备结构的方法，所述结构包含至少一个支撑衬底和一材料尤其是半导体材料的超薄层，可选地具有在支撑衬底与超薄层之间的插入层(interposed layer)。
背景技术
在复合衬底的制备期间，尤其在光学、电子学或光电学领域的应用中，采用层转移(layer transfer)法将层从源衬底转移到支撑衬底上。
层转移法之一在于将原子种类注入在源衬底的表面之下，以在其中产生限定薄层的弱区(zone of weakness)。然后使薄层的自由面与支撑衬底紧密接触，然后将所述薄层从源衬底的剩余部分分离，以便将它转移到支撑衬底。
这种方法以商标“Smart Cut”而公知。
技术朝这样一个方向发展，即将越来越薄的层转移到支撑体上以获得能由其制备电子组件的复合衬底，所述电子组件比现有组件运行得甚至更快。
在这一方面，应当参考Aaron Mand的论文，“Value-Added WafersPush Chips Ahead(增值晶片推动芯片向前)”，SemiconductorInternational，November 2002。
然而，到现在为止，试验显示当待转移的薄层很薄时，也就是，小于大约100纳米(nm)，它会包含在转移较厚层时并不出现的缺陷。因而，它经受不住随后的热处理，进行所述热处理或者是为了加强它与支撑体的键合界面(bonding interface)，或者是为了从源衬底将它分离。所述热处理导致提高了存在于出现在弱区中的气体微泡中的压力并引起它们脱气(degas)。因而很薄的被转移层包含许多缺陷，诸如水泡(blisters)或者局部分层(partial delamination)。
此外，看起来当将很薄的层转移到支撑衬底上时，所获得的键合质量对于待接触层的表面上的颗粒或碳氢化合物的存在比转移较厚的层时敏感得多。
相似地，当插入层出现在待转移的薄层与支撑衬底之间时，已经显示被转移薄层越薄，它包含的缺陷就越多。
附图的图1显示，对于给定的插入层厚度，被转移层的总厚度ET即薄层和插入层的厚度之和作为已完成结构中缺陷数量ND的函数的理论曲线。
仅仅是为了举例说明目的的此图显示，对于给定的插入层厚度(实线)，被转移薄层具有限制厚度EL1；更小的值会导致包含缺陷的层的转移。对于插入层的更小厚度(点线)，被转移薄层的限制厚度EL2更大。
在绝缘体上硅(SOI)衬底的特殊情况下，将通常是氢离子的原子种类注入于硅衬底的表面处，所述硅衬底的外表面已经被氧化，然后将第二硅衬底键合到组合体(assembly)上。在分离和退火之后，获得了包含由氧化物(SiO2)层所覆盖的体硅层和被转移硅层的SOI衬底(见M.Bruel的论文“Silicon on insulator material technology(绝缘体上硅材料技术)”，Electron Letter，31，1201(1995))。
在掩埋氧化物层的一定厚度之下，已显示被转移硅层包含缺陷，如果还使用了高温热处理，则缺陷就更明显。在这一方面，应参考Q.-Y.Tong，G.Cha，R.Gafiteau，和U.
的论文“Low temperature waferdirect bonding(低温晶片直接键合)“，J.Microelectromech Syst，3，29(1994)。
出现所述缺陷的一个可能解释是在氧化硅层与第二硅衬底之间的键合界面处脱气的出现。
在发生在分离步骤之后、称为“稳定处理”的退火热处理期间，在键合界面处形成气体。在厚SOI衬底的情况下，被转移层较厚并作为硬化剂(stiffener)。另外，假定同样也较厚的氧化物层作为海绵状物，吸收从键合界面释放的气体。
在被转移层和/或氧化物层较薄的薄SOI衬底的情况下，所述吸收现象和硬化效应现象并不发生，且脱气导致键合界面处的弱附着(adhesion)。
另一可能解释是，在薄SOI衬底中，在相对于键合界面的较浅深度处注入氢。因而被转移层中的氢饱和，所述氢易于通过扩散在键合界面的方向上迁移。
用电流技术获得的SOI衬底包含厚度在100nm与1.5微米(μm)之间的掩埋氧化物层(SiO2)和表面硅。到现在为止，很难获得所述两层更薄的高质量SOI衬底。
在这方面到现在为止所进行的试验一直旨在加强层间的键合，但没有获得满意的结果。
最后，从文献WO-00/48278可知道形成光学硅层的方法，所述方法包括转移层和减薄的步骤。该方法旨在获得指定厚度的光学硅层，所述指定厚度称为“光学厚度”，等于λ/4ns，其中λ是产生的或接收到的光的波长，ns是硅的折射率。
然而，该方法的目的并不是获得超薄层，因此完全没有提及在将超薄层转移到支撑物上的期间出现水泡或缺陷的问题。
最后，该文献完全没有建议使用转移具有一厚度的层的中间步骤，所述厚度比要获得的超薄层的厚度大得多(substantially greater)。
发明内容
本发明目的在于克服上述缺点，并提供一种能将被转移层和可选的插入层转移到支撑衬底的方法，所述插入层很薄，即，小于约50纳米(50nm)或甚至小于20nm厚。这些层被称为“超薄”层。
本发明尤其应用于制备所有具有层的堆叠的衬底，其中一些层对脱气敏感。
为此，本发明涉及一种制备结构的方法，所述结构包含至少一个支撑衬底和来源于尤其由半导体材料制成的源衬底的超薄层，以应用于电子学、光电子学或光学领域，所述方法包括如下步骤：
a)通过分子键合将支撑衬底键合到源衬底的被称为“前面(frontface)”的一个面上，所述源衬底在其中具有弱区，所述弱区与所述前面一起定义被称为“待转移层”的有用层，所述有用层的厚度比所述超薄层的厚度大得多；
b)沿着所述弱区，将所述支撑衬底和所述待转移的有用层从源衬底的剩余部分分离，以获得包含至少所述被转移的有用层和所述支撑衬底的中间结构；
c)减薄所述被转移的有用层以获得所述超薄层。
下面是本发明能够单独存在或组合的另外优点和非限制特性：
●在插入层上进行分子键合支撑衬底的步骤a)，所述插入层存在于所述源衬底的前面上；
●中间结构的待转移有用层的厚度至少是由减薄步骤c)所获得的所述超薄层的厚度的三倍(at least three times thicker)；
●中间结构的所述待转移有用层是300纳米厚或更厚，超薄层的厚度是100纳米或更小；
●超薄层的厚度是50纳米或更小；
●所述插入层的厚度是50纳米或更小；
●所述插入层是绝缘材料层；
●插入层是选自氧化硅(silicon oxide)、氮化硅(silicon nitride)、高介电常数绝缘材料、金刚石、及所述材料的组合的材料层；
●使用下列技术中的至少一种进行减薄：化学机械抛光，在包含氢、氩或其混和物的气氛中退火；牺牲氧化；和化学蚀刻；
●在键合步骤a)之后并在减薄步骤c)之前进行热退火处理；
●在分离步骤b)期间进行热退火处理；
●在分离步骤b)之前进行热退火处理；
●通过原子种类注入获得弱区；
●弱区是多孔层；
●分离步骤b)包括施加机械和/或热应力；
●被转移的有用层是包含悬浮图案(suspended motifs)的层(悬浮层)；
●源衬底由选自硅、碳化硅(silicon carbide)、锗、硅锗、IV-IV化合物、和III-V化合物的一材料形成，或由所述材料的组合形成；
●支撑衬底由选自硅、碳化硅、锗、硅锗、IV-IV化合物、和III-V化合物的一材料形成，由或所述材料的组合形成。
附图说明
本发明的另外特性和优点从参考附图的以下说明变得显而易见，所述说明提供了可能实施的非限制性示意。
在附图中：
●图1是显示对于所述插入层的两种不同厚度，被转移层的总厚度ET(薄层和插入层)作为在已完成结构中所观察到的缺陷数量ND的函数的图；
●图2A至2E和3A至3E示意了在本发明的方法的两种变体中的连续步骤。
在图2A至2E和3A至3E中，不同的层及它们的厚度没有按比例显示，并且为了清楚的目的而在某些地方有意地放大。
具体实施方式
图2A显示了具有内部弱区12的源衬底1，所述弱区12定义了两部分，即待转移的有用区13和所述源衬底的剩余部分14或背面部分。
它具有被称为“前面(front face)”的面10和被称为“背面”的相对面11，所述面10将与支撑衬底3接触并位于待转移的有用层13的一侧。
通过注入原子种类可获得弱区12。
“注入原子种类”的表述是指分子的或离子的原子种类的任何轰击，其能够将所述种类引入到材料中，所述种类的最大浓度在相对于轰击表面10的预定深度处。分子的或离子的原子种类以一能量被引入到材料中，所述能量也在一最大值附近分布。
例如可使用离子束注入器或等离子沉浸注入器(plasma immersionimplanter)将原子种类注入到所述源衬底1中。
优选地，通过离子轰击进行所述注入。更优选地，所注入的离子种类是氢。诸如稀有气体(例如氦)的其它离子种类可有利地单独使用或结合氢使用。
所述注入在源衬底1的体内以平均的(mean)离子穿透深度生成了基本上平行于前面10的平面的弱区12。
在这一方面，应当参考有关以商标“Smart Cut”而公知的方法的文献。
也可以通过多孔层来构成弱区12，所述多孔层例如通过欧洲专利EP-A-0 849 788中描述的方法来获得。
待转移的有用层13也可以是其前面10具有通过蚀刻而获得的孔洞(cavities)的层，所述层是本领域技术人员所公知的“悬浮层(suspendedlayer)”。上述层用于微机电系统，MEMS的制备中。
支撑衬底3用作机械支撑，为此，它的厚度是几百微米(典型地约为300μm)。
它具有将与源衬底1的前面10接触的前面30以及被称为“背面”的相对面31。
源衬底1和支撑衬底3可由任何材料构成，尤其是那些通常用于电子学、光电子学或光学领域中的应用的材料，诸如半导体材料。
作为示意性实例，可以使用经常用于所述应用中的材料硅、碳化硅、锗、硅锗、IV-IV化合物、III-V化合物、或所述材料的组合即包含至少两个选自上述那些材料的材料层的多层衬底，来作为支撑衬底3和源衬底1的组成材料。
IV-IV化合物是其两种元素属于周期表的IVa列的化合物。III-V化合物是其一种元素选自周期表的IIIa列且其另一元素选自Va列的化合物，诸如氮化镓(GaN)、砷化镓(AsGa)、或磷化铟(InP)。
不管制备弱区12的方式是什么，均采用待转移的有用层13相对于要在支撑衬底3上获得的最终层的厚度非常厚的方式来形成它。
下面描述关于所述待转移层13的厚度的特性。
如图2B所示，然后通过晶片键合将支撑衬底3的前面30键合到源衬底1的前面10。
有利地，在堆叠上进行退火热处理以增强源衬底1的前面10与支撑衬底3的前面30之间的键合界面。所述热处理是在一温度下进行的，所述温度适合作为相接触材料的化学本性的函数。
如图2C所示，然后沿着弱区12将支撑衬底3和待转移层13从源衬底1的剩余部分14分离。
例如，通过施加机械起源的应力来实现分离，所述机械起源的应力通常是张力和/或弯曲和/或切应力。
例如，可用牵拉设备(drawing rig)，或者将一个或多个刀片引入弱区12处的所述层堆叠的一侧，或者通过横向施加在所述相同弱区处的一股流体(液体或气体)来施加所述应力。
应用所述机械起源的应力促使弱区12处的裂纹蔓延(propagationof crack)。
也可以通过施加热起源的应力来实现分离。
也可以结合机械起源的应力和热起源的应力。
因而获得包含支撑衬底3和于是被称为“被转移层”的有用层13的中间结构4。
如图2D所示，然后在被转移的有用层13上进行减薄步骤(箭头A)以获得超薄层130(见图2E)。
所获得的最后结构，参考数字5，包含支撑体3和超薄层130。
可使用下列技术中的一种或多种来进行减薄，例如：化学机械抛光(CMP)、在包含氢和/或氩的气氛中退火、牺牲氧化、或者干法或湿法化学蚀刻。
化学机械抛光是结合机械抛光和化学抛光的技术，所述机械抛光通过使旋转的抛光头经过被转移层13的自由表面131之上来进行，所述化学抛光通过在所述抛光头的表面与待抛光的表面131之间分配以液体或浆糊形式的研磨剂，诸如胶态硅石(colloidal silica)，而实施。
在包含氢和/或氩的气氛中退火是在所述气氛中在大约1050℃至1350℃的温度下将中间结构4退火几十秒到几十分钟。所述退火在表面131上重新排列原子，其被转移到稳定的能级，使表面131光滑，并因而减小了层13的厚度(减薄)。
牺牲氧化是在氧化气氛中加热自由表面131以形成氧化层，所述氧化层被除去，并重复操作多次直到达到超薄层130的期望厚度。
最后，化学蚀刻操作包括在化学品的浴(bath)中所进行的湿法蚀刻或在蚀刻被转移层13的气体等离子中所进行的干法蚀刻。干法蚀刻的进行也可以通过离子轰击，例如使用氩，其具有减小层13的厚度直到获得超薄层130的机械弹道(ballistic)效应。
从减薄步骤得到的超薄层130的最终厚度是100纳米(100nm)或更小，或者甚至50纳米(50nm)或更小。
也可在分离步骤期间或其后，但总是在减薄步骤之前进行用以增强源衬底1的前面10与支撑体3的前面30之间的键合界面的上述热退火处理。也可以在键合与减薄之间多次重复所述退火热处理。
应当注意，当在分离步骤期间进行热退火时，可以进行采用增高的温度的单一热处理。
因而，例如，当源衬底1是硅时，于是在大约500℃下进行沿弱区12的分离，当温度至少是1000℃并维持了几小时，键合界面被增强。
根据本发明并且与现有技术相反，制备超薄层130的方法在于经过中间步骤(获得中间结构4)，在所述中间步骤期间转移了有用层13，厚度比当完成该方法时所获得的超薄层130的厚度大得多。
表述“大得多”是指待转移层13具有足以经得起分离或增强其与支撑衬底3的键合界面的不同热处理的厚度，而不会在所述界面处引起缺陷或气泡的形成。
优选地，待转移层13的厚度至少是超薄层130的厚度的三倍。再优选地，所述层13是300纳米厚或更厚，而相比较而言，超薄层130是100纳米厚或更薄，或者甚至50纳米或更薄。
图3A至3E显示根据图2A至2E所描述的方法的变体。
在该变体中，在源衬底1的前面10与支撑表面3的前面30之间插入插入层2(见图3B)。
如图3A所示，所述插入层2是在借助于晶片键合的键合步骤之前，优选在源衬底1的前面10上形成的。然而，它也可以形成在支撑衬底3的前面30上或在前面10和30两者上。
例如，可以使用称作CVD的化学汽相沉积技术，或通过外延技术即金属有机化学汽相沉积(MOCVD)、分子束外延(MBE)，或通过氢化物汽相外延(HVPE)来获得插入层2。
当所述插入层2是氧化物时，也能通过将体衬底1氧化来获得它。
当弱区12是通过注入原子种类而获得时，优选在注入之前沉积插入层2。与沉积方法有关的温度大升高可能对弱区12不利。
相反，当弱区12是多孔层时，插入层2的沉积在形成所述多孔区和待转移的有用层13之后，后者也通常通过外延得到。
所述插入层2例如可由绝缘材料层构成，尤其是氧化硅(SiO2)、氮化硅(Si3N4)、金刚石、具有高介电常数的绝缘材料、或所述材料的组合，例如氮氧化硅。所述插入层2也可以由所述材料的多个不同的层组成(多层)。
该方法的其它步骤与上述的那些步骤相同，不再详细重述。应当注意，在图3C所示的分离步骤之后，获得包括支撑体3、插入层2和被转移层13的中间结构4’。
在减薄操作之后，获得支撑衬底3，所述支撑衬底3接连支撑着插入层2然后超薄层130以形成最终结构5’。
优选地，插入层2较薄，即50纳米(50nm)或更薄。
本发明的方法可以制备SOI型衬底，其中氧化硅插入层和表面硅层都小于50nm厚，这到目前为止一直不可能。
现在描述本发明的方法的四个特定实例。
实例1
进行由体硅形成的源衬底1的热氧化，以便用50纳米(50nm)厚的氧化硅(SiO2)插入层2覆盖它。
然后通过使用8 x 1016H+/cm2的注入剂量和210keV的注入能量注入氢离子H+来形成弱区12，以获得具有1.9微米(1.9μm)厚度的待转移层13。
然后通过晶片键合将由体硅形成的支撑衬底键合到所述氧化层2。
然后通过低于500℃的热处理分离源衬底1的剩余部分14，并用高于1000℃的热处理增强键合界面。
最后，通过抛光和牺牲氧化进行减薄以获得具有超薄硅层130的最终结构5’，所述超薄硅层130的厚度为50nm或者如果继续所述减薄步骤甚至为20nm。
实例2
遵循实例1的步骤，除了氧化硅层2是20纳米厚之外。
实例3
遵循实例1的步骤，除了注入剂量是7 x 1016H+/cm2及注入能量是160keV，以致待转移层13是1.5微米(1.5μm)厚。
实例4
遵循实例3的步骤，除了氧化硅层2是20纳米厚之外。
Claims (17)
1.一种制备结构(5，5’)的方法，所述结构(5，5’)包含至少一个支撑衬底(3)和来源于由半导体材料制成的源衬底(1)的一超薄层(130)，应用于电子学、光电子学或光学领域，其特征在于包括如下步骤：
a)通过分子键合将支撑衬底(3)键合到源衬底(1)的被称为“前面”(10)的一个面上，所述源衬底在其中具有弱区(12)，所述弱区(12)与所述前面(10)一起定义被称为“待转移层”的有用层(13)；
b)沿着所述弱区(12)将所述支撑衬底(3)和所述待转移的有用层(13)从源衬底(1)的剩余部分(14)分离，以获得包括至少所述被转移的有用层(13)和所述支撑衬底(3)的中间结构(4，4’)；
c)减薄所述被转移的有用层(13)以获得所述超薄层(130)，
其中，中间结构(4，4’)的待转移的有用层(13)的厚度至少是由减薄步骤c)得到的所述超薄层(130)的三倍，以及其中所述超薄层(130)
的厚度是100纳米或者更少。
2.如权利要求1所述的方法，用于获得一结构(5’)，所述结构(5’)包含支撑衬底(3)，来源于源衬底(1)的、由半导体材料形成的超薄层(130)，以及插在所述支撑衬底(3)和所述超薄层(130)之间的插入层(2)，其特征在于，分子键合支撑衬底(3)的步骤a)是在存在于所述源衬底(1)的前面(10)上的插入层(2)上进行的。
3.如权利要求1或2所述的方法，其特征在于，所述中间结构(4，4’)的待转移有用层(13)是300纳米厚或更厚。
4.如权利要求1或2所述的方法，其特征在于，所述超薄层(130)的厚度是50纳米或更小。
5.如权利要求2所述的方法，其特征在于，所述插入层(2)的厚度是50纳米或更小。
6.如权利要求2或5所述的方法，其特征在于，所述插入层(2)是绝缘材料层。
7.如权利要求6所述的方法，其特征在于，所述插入层(2)是选自氧化硅、氮化硅、高介电常数的绝缘材料、金刚石、和所述材料的组合的材料层。
8.如权利要求1或2所述的方法，其特征在于，使用下列技术中的至少一种来进行减薄：化学机械抛光，在包含氢、氩或其混和物的气氛中退火，牺牲氧化，和化学蚀刻。
9.如权利要求1或2所述的方法，其特征在于，在键合步骤a)之后且在减薄步骤c)之前进行热退火处理。
10.如权利要求9所述的方法，其特征在于，在分离步骤b)期间进行所述热退火处理。
11.如权利要求9所述的方法，其特征在于，在分离步骤b)之前进行所述热退火处理。
12.如权利要求1或2所述的方法，其特征在于，通过原子种类注入获得所述弱区(12)。
13.如权利要求1或2所述的方法，其特征在于，所述弱区(12)是多孔层。
14.如权利要求1或2所述的方法，其特征在于，所述分离步骤b)包括施加机械和/或热应力。
15.如权利要求1或2所述的方法，其特征在于，所述被转移的有用层(13)是包含悬浮图案的层。
16.如权利要求1或2所述的方法，其特征在于，所述源衬底(1)由选自硅、锗、IV-IV化合物、和III-V化合物的一材料形成，或由所述材料的组合形成。
17.如权利要求1或2所述的方法，其特征在于，所述支撑衬底(3)由选自硅、锗、IV-IV化合物、和III-V化合物的一材料形成，或由所述材料的组合形成。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR03/06843 | 2003-06-06 | ||
| FR0306843A FR2855908B1 (fr) | 2003-06-06 | 2003-06-06 | Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince |
| PCT/FR2004/001369 WO2005004233A1 (fr) | 2003-06-06 | 2004-06-03 | Procede d'obtention d'une structure comprenant un substrat support et une couche ultramince |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1802737A CN1802737A (zh) | 2006-07-12 |
| CN100490111C true CN100490111C (zh) | 2009-05-20 |
Family
ID=33443189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800156014A Expired - Lifetime CN100490111C (zh) | 2003-06-06 | 2004-06-03 | 用于获得具有支撑衬底和超薄层的结构的方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6991995B2 (zh) |
| EP (1) | EP1631984B1 (zh) |
| JP (1) | JP2006527479A (zh) |
| KR (1) | KR100751125B1 (zh) |
| CN (1) | CN100490111C (zh) |
| FR (1) | FR2855908B1 (zh) |
| WO (1) | WO2005004233A1 (zh) |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4407127B2 (ja) * | 2003-01-10 | 2010-02-03 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法 |
| CN1795409A (zh) * | 2003-04-23 | 2006-06-28 | 斗日电子通信株式会社 | 用于耦合波导的方法与系统 |
| FR2857983B1 (fr) * | 2003-07-24 | 2005-09-02 | Soitec Silicon On Insulator | Procede de fabrication d'une couche epitaxiee |
| US7538010B2 (en) * | 2003-07-24 | 2009-05-26 | S.O.I.Tec Silicon On Insulator Technologies | Method of fabricating an epitaxially grown layer |
| TW593126B (en) * | 2003-09-30 | 2004-06-21 | Prime View Int Co Ltd | A structure of a micro electro mechanical system and manufacturing the same |
| CN101036222A (zh) | 2004-09-21 | 2007-09-12 | S.O.I.Tec绝缘体上硅技术公司 | 通过实施共注入获得薄层的方法和随后的注入 |
| EP1831922B9 (en) * | 2004-12-28 | 2010-02-24 | S.O.I.Tec Silicon on Insulator Technologies | Method for obtaining a thin layer having a low density of holes |
| JP2009503564A (ja) * | 2005-07-22 | 2009-01-29 | クアルコム，インコーポレイテッド | Ｍｅｍｓデバイスのための支持構造、およびその方法 |
| KR101423321B1 (ko) * | 2005-07-22 | 2014-07-30 | 퀄컴 엠이엠에스 테크놀로지스, 인크. | 지지 구조물들을 가지는 전자기계 장치들 및 그 제조방법들 |
| EP2495212A3 (en) * | 2005-07-22 | 2012-10-31 | QUALCOMM MEMS Technologies, Inc. | Mems devices having support structures and methods of fabricating the same |
| EP1907316A1 (en) | 2005-07-22 | 2008-04-09 | Qualcomm Mems Technologies, Inc. | Support structure for mems device and methods therefor |
| CN100487885C (zh) * | 2005-07-29 | 2009-05-13 | 上海新傲科技有限公司 | 一种绝缘体上硅的制作方法 |
| WO2007044545A2 (en) * | 2005-10-07 | 2007-04-19 | Lee, Michael, J. | Monolitically integrated optical devices with amorphous silicon arrayed waveguide gratings and ingaasp gain |
| US7657143B2 (en) * | 2005-10-07 | 2010-02-02 | Novatronix Corporation | Method for improving refractive index control in PECVD deposited a-SiNy films |
| US20070155071A1 (en) * | 2005-10-07 | 2007-07-05 | Chan Winston K | Method of reducing edge height at the overlap of a layer deposited on a stepped substrate |
| US7773840B2 (en) | 2005-10-07 | 2010-08-10 | Novatronix Corporation | Interface for a-Si waveguides and III/V waveguides |
| FR2895563B1 (fr) * | 2005-12-22 | 2008-04-04 | Soitec Silicon On Insulator | Procede de simplification d'une sequence de finition et structure obtenue par le procede |
| WO2007071787A1 (en) * | 2005-12-22 | 2007-06-28 | S.O.I.Tec Silicon On Insulator Technologies | Process for simplification of a finishing sequence and structure obtained by the process |
| EP1981063B1 (en) * | 2005-12-27 | 2021-04-07 | Shin-Etsu Chemical Co., Ltd. | Process for producing a soi wafer |
| JP5135713B2 (ja) * | 2006-05-25 | 2013-02-06 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法 |
| FR2903809B1 (fr) * | 2006-07-13 | 2008-10-17 | Soitec Silicon On Insulator | Traitement thermique de stabilisation d'interface e collage. |
| US20080032501A1 (en) * | 2006-07-21 | 2008-02-07 | Honeywell International Inc. | Silicon on metal for mems devices |
| US7545552B2 (en) * | 2006-10-19 | 2009-06-09 | Qualcomm Mems Technologies, Inc. | Sacrificial spacer process and resultant structure for MEMS support structure |
| CN101652317B (zh) * | 2007-04-04 | 2012-12-12 | 高通Mems科技公司 | 通过牺牲层中的界面修改来消除释放蚀刻侵蚀 |
| US7719752B2 (en) * | 2007-05-11 | 2010-05-18 | Qualcomm Mems Technologies, Inc. | MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same |
| US7825007B2 (en) * | 2007-05-11 | 2010-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment |
| JP5415676B2 (ja) * | 2007-05-30 | 2014-02-12 | 信越化学工業株式会社 | Ｓｏｉウェーハの製造方法 |
| WO2009001836A1 (en) * | 2007-06-28 | 2008-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US8431451B2 (en) | 2007-06-29 | 2013-04-30 | Semicondutor Energy Laboratory Co., Ltd. | Display device and method for manufacturing the same |
| US8068268B2 (en) * | 2007-07-03 | 2011-11-29 | Qualcomm Mems Technologies, Inc. | MEMS devices having improved uniformity and methods for making them |
| US20090035928A1 (en) * | 2007-07-30 | 2009-02-05 | Hegde Rama I | Method of processing a high-k dielectric for cet scaling |
| US20090115018A1 (en) * | 2007-11-01 | 2009-05-07 | Alpha & Omega Semiconductor, Ltd | Transient voltage suppressor manufactured in silicon on oxide (SOI) layer |
| FR2926748B1 (fr) | 2008-01-25 | 2010-04-02 | Commissariat Energie Atomique | Objet muni d'un element graphique reporte sur un support et procede de realisation d'un tel objet. |
| US20090242031A1 (en) * | 2008-03-27 | 2009-10-01 | Twin Creeks Technologies, Inc. | Photovoltaic Assembly Including a Conductive Layer Between a Semiconductor Lamina and a Receiver Element |
| US20090242010A1 (en) * | 2008-03-27 | 2009-10-01 | Twin Creeks Technologies, Inc. | Method to Form a Photovoltaic Cell Comprising a Thin Lamina Bonded to a Discrete Receiver Element |
| US20100038686A1 (en) * | 2008-08-14 | 2010-02-18 | Advanced Micro Devices, Inc. | Soi substrates and devices on soi substrates having a silicon nitride diffusion inhibition layer and methods for fabricating |
| WO2010036602A1 (en) * | 2008-09-26 | 2010-04-01 | S.O.I.Tec Silicon On Insulator Technologies | Method of forming a composite laser substrate |
| FR2938119B1 (fr) * | 2008-10-30 | 2011-04-22 | Soitec Silicon On Insulator | Procede de detachement de couches semi-conductrices a basse temperature |
| JP5521339B2 (ja) * | 2009-02-05 | 2014-06-11 | 信越半導体株式会社 | 多層膜付き半導体ウェーハの製造方法及び半導体デバイスの製造方法 |
| US8782818B2 (en) * | 2009-05-14 | 2014-07-22 | Chang-Hsien Ho | Safety helmet structure and processing method thereof |
| JP5455445B2 (ja) * | 2009-05-29 | 2014-03-26 | 信越化学工業株式会社 | 貼り合わせウェーハの製造方法 |
| US8703623B2 (en) * | 2009-06-01 | 2014-04-22 | Massachusetts Institute Of Technology | Fabrication technique for gallium nitride substrates |
| FR2946435B1 (fr) | 2009-06-04 | 2017-09-29 | Commissariat A L'energie Atomique | Procede de fabrication d'images colorees avec une resolution micronique enfouies dans un support tres robuste et tres perenne |
| US9847243B2 (en) | 2009-08-27 | 2017-12-19 | Corning Incorporated | Debonding a glass substrate from carrier using ultrasonic wave |
| FR2954585B1 (fr) * | 2009-12-23 | 2012-03-02 | Soitec Silicon Insulator Technologies | Procede de realisation d'une heterostructure avec minimisation de contrainte |
| SG185547A1 (en) | 2010-05-18 | 2012-12-28 | Agency Science Tech & Res | Method of forming a light emitting diode structure and a light emitting diode structure |
| FR2961948B1 (fr) * | 2010-06-23 | 2012-08-03 | Soitec Silicon On Insulator | Procede de traitement d'une piece en materiau compose |
| GB201010705D0 (en) * | 2010-06-25 | 2010-08-11 | Element Six Ltd | Substrates for semiconductor devices |
| US8659816B2 (en) | 2011-04-25 | 2014-02-25 | Qualcomm Mems Technologies, Inc. | Mechanical layer and methods of making the same |
| US9520293B2 (en) | 2011-07-11 | 2016-12-13 | King Abdullah University Of Science And Technology | Method for producing mechanically flexible silicon substrate |
| CN102969267B (zh) * | 2011-08-31 | 2015-12-16 | 上海华力微电子有限公司 | 绝缘体上硅硅片及浮体动态随机存储器单元的制造方法 |
| JP2013076753A (ja) * | 2011-09-29 | 2013-04-25 | Sumitomo Osaka Cement Co Ltd | 光導波路素子及びその製造方法 |
| CN102543834A (zh) * | 2012-02-14 | 2012-07-04 | 上海先进半导体制造股份有限公司 | 绝缘层上的半导体结构及其制造方法 |
| WO2013124719A1 (en) * | 2012-02-22 | 2013-08-29 | Soitec | Methods of providing thin layers of crystalline semiconductor material, and related structures and devices |
| CN102851734B (zh) * | 2012-09-06 | 2015-11-25 | 苏州晶湛半导体有限公司 | 半导体外延结构及其生长方法 |
| US10985204B2 (en) * | 2016-02-16 | 2021-04-20 | G-Ray Switzerland Sa | Structures, systems and methods for electrical charge transport across bonded interfaces |
| FR3076292B1 (fr) * | 2017-12-28 | 2020-01-03 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de transfert d'une couche utile sur un substrat support |
| FR3077923B1 (fr) * | 2018-02-12 | 2021-07-16 | Soitec Silicon On Insulator | Procede de fabrication d'une structure de type semi-conducteur sur isolant par transfert de couche |
| JP7253730B2 (ja) * | 2018-12-26 | 2023-04-07 | 株式会社日進製作所 | 半導体装置の製造方法及び半導体装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2755537B1 (fr) * | 1996-11-05 | 1999-03-05 | Commissariat Energie Atomique | Procede de fabrication d'un film mince sur un support et structure ainsi obtenue |
| SG67458A1 (en) | 1996-12-18 | 1999-09-21 | Canon Kk | Process for producing semiconductor article |
| JPH11145438A (ja) * | 1997-11-13 | 1999-05-28 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| JP3385972B2 (ja) * | 1998-07-10 | 2003-03-10 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
| US6328796B1 (en) * | 1999-02-01 | 2001-12-11 | The United States Of America As Represented By The Secretary Of The Navy | Single-crystal material on non-single-crystalline substrate |
| JP2000223682A (ja) * | 1999-02-02 | 2000-08-11 | Canon Inc | 基体の処理方法及び半導体基板の製造方法 |
| US20040175901A1 (en) | 1999-02-10 | 2004-09-09 | Commissariat A L'energie Atomique | Method for forming an optical silicon layer on a support and use of said method in the production of optical components |
| FR2789517B1 (fr) * | 1999-02-10 | 2001-03-09 | Commissariat Energie Atomique | Procede de formation sur un support d'une couche de silicium a usage optique et mise en oeuvre du procede pour la realisation de composants optiques |
| JP3900741B2 (ja) * | 1999-05-21 | 2007-04-04 | 信越半導体株式会社 | Ｓｏｉウェーハの製造方法 |
| US6500732B1 (en) * | 1999-08-10 | 2002-12-31 | Silicon Genesis Corporation | Cleaving process to fabricate multilayered substrates using low implantation doses |
| JP2001196566A (ja) * | 2000-01-07 | 2001-07-19 | Sony Corp | 半導体基板およびその製造方法 |
| FR2817394B1 (fr) * | 2000-11-27 | 2003-10-31 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede |
| JP4304879B2 (ja) * | 2001-04-06 | 2009-07-29 | 信越半導体株式会社 | 水素イオンまたは希ガスイオンの注入量の決定方法 |
| JP4628580B2 (ja) * | 2001-04-18 | 2011-02-09 | 信越半導体株式会社 | 貼り合せ基板の製造方法 |
-
2003
- 2003-06-06 FR FR0306843A patent/FR2855908B1/fr not_active Expired - Lifetime
-
2004
- 2004-02-20 US US10/784,032 patent/US6991995B2/en not_active Expired - Lifetime
- 2004-06-03 KR KR1020057023454A patent/KR100751125B1/ko active IP Right Grant
- 2004-06-03 EP EP04767238.1A patent/EP1631984B1/fr not_active Expired - Lifetime
- 2004-06-03 CN CNB2004800156014A patent/CN100490111C/zh not_active Expired - Lifetime
- 2004-06-03 JP JP2006508352A patent/JP2006527479A/ja active Pending
- 2004-06-03 WO PCT/FR2004/001369 patent/WO2005004233A1/fr active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| FR2855908B1 (fr) | 2005-08-26 |
| KR100751125B1 (ko) | 2007-08-22 |
| CN1802737A (zh) | 2006-07-12 |
| EP1631984A1 (fr) | 2006-03-08 |
| US6991995B2 (en) | 2006-01-31 |
| EP1631984B1 (fr) | 2017-08-23 |
| US20040248380A1 (en) | 2004-12-09 |
| JP2006527479A (ja) | 2006-11-30 |
| WO2005004233A1 (fr) | 2005-01-13 |
| KR20060015642A (ko) | 2006-02-17 |
| FR2855908A1 (fr) | 2004-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100490111C (zh) | 用于获得具有支撑衬底和超薄层的结构的方法 | |
| CN100358124C (zh) | 用于同时得到一对由有用层覆盖的衬底的方法 | |
| JP3453544B2 (ja) | 半導体部材の作製方法 | |
| CN101084577B (zh) | 修整通过组装两晶片构成的结构的方法 | |
| KR101335713B1 (ko) | 접합 기판의 제조방법 및 접합 기판 | |
| KR20040051605A (ko) | 미세 구성요소를 가지고 있는 박층의 제조방법 | |
| US11728207B2 (en) | Method for fabricating a strained semiconductor-on-insulator substrate | |
| KR101378933B1 (ko) | 고도의 열 발산적인 기판의 제조 방법 | |
| KR20060007428A (ko) | 기판, 그 제조방법, 및 반도체 디바이스 | |
| US6326285B1 (en) | Simultaneous multiple silicon on insulator (SOI) wafer production | |
| JP2007526644A (ja) | 採取薄膜の品質改善熱処理方法 | |
| CN103026460A (zh) | 用于制备多层式晶体结构的方法 | |
| JP4987470B2 (ja) | 自立を誘発することによって薄肉化された極薄層の製造方法 | |
| CN100590838C (zh) | 键合层消失的间接键合 | |
| US8475693B2 (en) | Methods of making substrate structures having a weakened intermediate layer | |
| CN101529578B (zh) | 用于转移在具有空位团的基片中形成的薄层的改进方法 | |
| JP2007500436A (ja) | 耐化学処理保護層を有する積層構造体の製造法 | |
| JP3013932B2 (ja) | 半導体部材の製造方法および半導体部材 | |
| KR100842848B1 (ko) | 반도체 층의 열처리 방법 | |
| JP7275438B2 (ja) | 剥離可能な構造及び前記構造を使用する剥離プロセス | |
| JP2024510756A (ja) | キャリア基板上に単結晶半導体で作られた薄層を含む複合構造体を製造するための方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SUTAIKE INC. Free format text: FORMER NAME: S.O.J. TEC SILICON ON INSULATOR TECHNOLOGIES |
|
| CP01 | Change in the name or title of a patent holder |
Address after: French Bernini Patentee after: SOITEC Patentee after: COMMISSARIAT A L'ENERGIE ATOMIQUE Address before: French Bernini Patentee before: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES Patentee before: Commissariat a l'Energie Atomique |
|
| CX01 | Expiry of patent term |
Granted publication date: 20090520 |