CN100483487C - 利用薄膜晶体管的图像显示装置和图像显示方法 - Google Patents

利用薄膜晶体管的图像显示装置和图像显示方法 Download PDF

Info

Publication number
CN100483487C
CN100483487C CNB2005100070700A CN200510007070A CN100483487C CN 100483487 C CN100483487 C CN 100483487C CN B2005100070700 A CNB2005100070700 A CN B2005100070700A CN 200510007070 A CN200510007070 A CN 200510007070A CN 100483487 C CN100483487 C CN 100483487C
Authority
CN
China
Prior art keywords
circuit
thin film
tft
display device
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100070700A
Other languages
English (en)
Other versions
CN1670787A (zh
Inventor
河内玄士朗
阿部浩之
浅田邦博
池田诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liguid Crystal Advanced Technology Development Center K K
Original Assignee
Liguid Crystal Advanced Technology Development Center K K
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Liguid Crystal Advanced Technology Development Center K K filed Critical Liguid Crystal Advanced Technology Development Center K K
Publication of CN1670787A publication Critical patent/CN1670787A/zh
Application granted granted Critical
Publication of CN100483487C publication Critical patent/CN100483487C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G21/00—Table-ware
    • A47G21/10—Sugar tongs; Asparagus tongs; Other food tongs
    • A47G21/103—Chop-sticks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0239—Signal transmission by AC coupling
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10446—Mounted on an edge

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明提供一种显示装置和显示方法，其中要被解压缩的压缩图像数据可以在不能总是保证足够的传输能力的环境中传输给该显示装置，同时可保证有良好的图像质量。这种显示装置的一个示例是通过使用形成在绝缘基板(201)上的薄膜晶体管(224)形成的有源矩阵显示装置。在有源矩阵显示装置中，通过一个非接触传输路径从外部系统(230)接收图像数据信号并对该图像数据信号进行放大的电路、处理该图像数据的电路、存储经过处理的图像数据的存储器电路(222)集成在绝缘基板(201)上。

Description

利用薄膜晶体管的图像显示装置和图像显示方法
技术领域
本发明涉及一种使用薄膜晶体管的显示装置结构，该薄膜晶体管是使用形成在一个绝缘基板上的晶线半导体薄膜形成的。
背景技术
使用薄膜晶体管的有源矩阵平板显示器是一种用于OA设备的众所周知的显示装置，其可显示图像信息和文字信息。近年来随着多媒体通信技术的发展，被称为“板载系统”(system-on-panel)的带有功能集成的显示器作为下一代显示器引起了人们的注意。这种新型的显示器对于个人应用来说具有尺寸小、重量轻、分辨率和图像质量高的优点。而且与图像显示有关的外围功能部件如驱动器电路、存储器电路、DA转换器以及图像处理电路也集成到显示板上。
但是这种用于个人计算机的显示装置采用了这样一种显示机制，即接收并显示通过解压缩经过压缩的数据来获得图像信号。更具体地说，象个计算机这种的系统装置，其构造成与显示板分离，解压缩与图像显示有关的要加以显示的压缩数据，由此来产生位图数据，该位图数据存储在该系统装置内的视频存储器内。存储在视频存储器内的对应于每个显示单元的位图数据被连续地从系统装置内的LCD(液晶显示器)控制器发送到该显示装置。在显示装置侧，所发送的数据被逐行地锁存并且从数据驱动器电路输出数据。因此图像是逐行地加以显示的。
图1示出的一个液晶显示装置的例子，而图2是它的一个横截面视图。显示装置100包括如用玻璃板形成的一对透明基板121、122，液晶层123，多个像素电极124、扫描线125、信号线126、极板127以及多个薄膜晶体管130。如图2中横截面视图所示，液晶层123设置在成对的透明基板121和122之间，沿行列方向设置在矩阵内的多个像素电极124和连接到相关的像素电极124的多个薄膜晶体管130设置在透明基板之一上，如122。每个像素电极124和每个薄膜晶体管130连接到相关的扫描线125和信号线126。每个扫描线125连接到一个扫描线驱动电路141，每个信号线126连接到一个信号线驱动电路142。形成在基板122上的扫描线驱动电路141和信号线驱动电路142连接到系统装置145内的LCD控制器143，后者又通过一个由信号缆线形成的传输线144连接到显示装置100，扫描线驱动电路141从LCD控制器143接收垂直扫描控制信号YCT，而信号线驱动电路142接收作为位图数据的像素视频信号Vpix以及从LCD控制器143接收垂直扫描控制信号XCT。
在上面描述的结构中如果增加要显示的图像色彩的清晰度和数量，那么传输数据的数量，如像素视频信号Vpix就会相应地增加。另一方面，由于图像显示的刷新速率是固定的，由信号缆线形成的传输线144的时钟频率需要按照增加的数据量而相应地增加。如果传输线144的频率增加，就会出现这样的问题，从传输线上会产生不期望的电磁辐射，以及由于电磁干扰(EMI)会在外部设备中产生噪声。为解决该问题，采用了借助于低压差分驱动的降低EMI技术，即众所周知的LVDS(低压差分信号)，这种技术的一个示例可见于日本专利申请KOKAI公开2002-176350。
在上面描述的结构中，设置在系统装置145内的LCD控制器143和显示装置100是通过由信号缆线形成的传输线144连接，因此在设计传输线时需要特别关注以便降低来自传输线的EMI。例如在桌上型计算机中，LCD控制器143和显示装置100需要通过专用屏蔽电缆连接，以防止不必要的辐射。在笔记本型计算机中，LCD控制器143和显示装置100单独设置在一个机壳内并通过一个短的柔性电线连接。也就是说，在这些技术中，LCD控制器143和显示装置100之间的传输线需要设计成具有足够传输要加以显示的图像数据的数据传输速率。因此，为了在显示装置100上显示图像，除了将LCD控制器143设置在显示装置100附近外，再无别的选择。因此很难以这样一种方式使用计算机，即单独地移动轻质量的显示装置并使其在需要进行图像显示的地方显示图像。
但是这种类型的显示装置并不适用于将来的无处不在的计算环境，其中无论何时、何地均使用计算机。这种无论何时、何时的使用意味着并不能保证总是存在具有足够性能的传输线。
如上面所述的，存在着这样的问题，即在传输位图数据时要求很高的时钟频率的显示装置100并不能容易地适用于这种计算环境，如无线传输系统，其中并不能总是保证有足够的传输能力。
本发明的目的是提供一种显示装置，其中要被顺序地解压缩的压缩图像信息可以在不能总是保证足够的传输能力的环境中传输给该显示装置，同时可保证有良好的图像质量。
本发明的另一个目标是提供一种薄膜晶体管结构，用于实现满足上述低成本需求的显示装置。
发明内容
为实现上述目标，本发明实施例提供了例如下列装置和方法。
例如，提供一种通过使用形成在绝缘基板上的多个薄膜晶体管形成的有源矩阵显示装置，包括：用于通过非接触传输路径从一个外部系统接收图像数据信号并且放大该图像数据信号的电路；用于处理该图像数据信号的电路；用于存储经过处理的图像数据的存储器电路；其中各个电路集成在绝缘基板上。
还提供一种通过使用形成在绝缘基板上的多个薄膜晶体管形成的显示装置，包括：用于通过非接触传输路径从外部系统接收图像数据信号并且放大该图像数据信号的电路；用于处理该图像数据信号的电路；用于存储经过处理的图像数据的电路；其中各个电路集成在绝缘基板上，以及上述各个电路中的至少一个电路是通过形成在该绝缘基板上的多个薄膜晶体管形成的。
还提供一种通过使用形成在绝缘基板上的多个薄膜晶体管形成的显示装置，包括：用于通过非接触传输路径从外部系统接收图像数据信号并且放大该图像数据信号的电路；用于处理该图像数据信号的电路；用于存储经过解压缩处理的图像数据的存储器电路；其中各个电路集成在绝缘基板上，上述各个电路中的至少一个电路是通过形成上该绝缘基板上的多个薄膜晶体管形成的；以及所述薄膜晶体管中的至少一个薄膜晶体管是形成在半导体岛(semiconductorisland)上，该半导体岛包括一个重结晶单结晶区和一个邻近该单结晶区的多结晶区。薄膜晶体管的沟道形成重结晶的单结晶区内。
还提供一种采用图像显示装置进行图像显示的图像显示方法，该显示装置包括一个接收电路、压缩数据解压缩电路、存储器电路以及一个有源矩阵显示单元，并且使用形成在绝缘基板上的多个薄膜晶体管而形成，包括：使该接收电路通过一个非接触传输路径从外部系统接收一个压缩的图像数据信号并放大该图像数据信号的步骤；将经过放大的图像数据信号解压缩成对应于每一个显示比特的位图数据的步骤；在存储器电路中存储经过解压缩处理的图像数据的步骤；以及从存储器电路中读出该位图数据并使有源矩阵显示单元显示该位图数据的步骤；每一个薄膜晶体管是形成在半导体岛上，该半导体岛包括一个重结晶单结晶区和一个邻近该单结晶区的多结晶区。
按照本发明的实施例，可以实现低成本的平板显示器，即使在足够的传输能力不能保证的移动环境中也可以实现高质量的图像显示。
附图说明
本发明的目标和特点以及实施该发明的方法通过下面结合附图的详细的描述将变得更清楚和易于理解，其中
图1表示一个有源矩阵显示装置的结构的示例；
图2表示有源矩阵显示装置的横截面示意图；
图3表示按照本发明第一实施例的有源矩阵显示装置的结构；
图4是说明本发明的第一实施例中显示基板和系统基板之间的数据传输机制的透视图；
图5是表示在本发明的该实施例中差分型电容耦合非接触传输路径的示意性横截面图；
图6是从压缩的图像数据产生对应于每个显示位图的位图数据的电路的方框图，该电路形成在显示基板上；
图7表示用于解压缩JPEG压缩图像数据的数据解压缩电路的内部结构的一个示例性方框图；
图8是表示按照本发明第二实施例的有源矩阵显示装置的结构；
图9是表示在本发明的该实施例中电感耦合非接触传输路径的示意性横截面图；
图10是表示按照本发明的第三实施例的显示装置和系统装置的透视图；
图11是表示按照本发明的第四实施例的包括发送电路的信号处理电路的电路图；
图12是表示按照本发明的第五实施例的包括光接收电路的显示基板；
图13是表示本发明的光接收电路的示例；
图14是表示按照本发明的第六实施例的非接触型系统/显示接口；
图15是图14中所示的非接触型系统/显示接口的横截面示意图；
图16是可用在本发明的第一与第二实施例中的晶阵图案的扫描电子显微镜图像；
图17是图16中所示的与可用在本发明的实施例中的晶阵图案相关的扫描电子显微镜图像的放大示意图；
图18A-图18C表示相移掩模，用于获得本发明中的单结晶阵列；
图19是表示在用于获得单结晶阵列的相移结晶方法中的激光束强度分布以及温度分布的曲线图；
图20是表示本发明实施例中使用的反相器电路单元的平面视图；
图21是本发明实施例中使用的反相器电路单元的逻辑图；
图22是表示本发明实施例中使用的反相器电路单元的电路图；
图23A是按照本发明实施例的薄膜晶体管的横截面视图；
图23B是图23A所示的薄膜晶体管的平面视图；
图24是按照本发明实施例的AND(与)电路单元的平面图；
图25是按照本发明实施例的AND电路单元的逻辑图；
图26是按照本发明实施例的AND电路单元的电路图；
图27是按照本发明实施例的XOR(异或)电路单元的平面图；
图28是按照本发明实施例的XOR电路单元的电路图；
图29是按照本发明实施例的半加法器电路的平面图；
图30照本发明实施例的半加法器电路的电路图；
图31是沿着图29的线X-X’选取的加法器电路的横截面图；
具体实施方式
下面参照附图描述本发明的具体实施例
(第一实施例)
图3示出的根据本发明第一实施例的显示装置的显示基板200。该显示装置称作有源矩阵显示装置。图3中的玻璃基板201对应于图1中的透明基板122，玻璃基板201是该透明基板122的一个改进。
多个扫描线210和多个视频信号线211在绝缘基板201如透明非碱性玻璃基板201上排列成矩阵。基板201并不限于该玻璃基板，也可以石英基板或塑料基板，形成薄膜晶体管有源矩阵区213使得多个薄膜晶体管(TFT)224布置在由线210和211定义的矩形像素区内。设置利用薄膜晶体管形成的扫描电路214和信号供应电路215以驱动相应像素区内的薄膜晶体管224。
同样利用薄膜晶体管形成的DC/DC转换器电路217和定时控制电路218集成在玻璃基板201上。DC/DC转换器电路217转换来自外部的电源电压216并向驱动电路214和215提供必要的电压。定时控制电路218接收视频数据、控制信号等，执行必要的处理以及提供定时信号给扫描电路214和信号供应电路215。
用作从外部接收压缩的图像数据的元件的二个电极219和220形成在玻璃基板201的区域上，该区域在有源矩阵区213的外部。二个电极219和220连接到一个接收电路221，在邻近该接收电路221处提供一个存储器电路222，存储器电路222临时存储由接收电路221接收和放大的压缩图像数据，以便所存储的压缩图像数据可以用于数据解压缩处理。存储器电路222可以由例如使用薄膜晶体管的静态随机存取存储器构成。在邻近存储器电路222处形成一个数据解压缩电路223，将存储在存储器电路222内的压缩数据解压缩成位图数据，存储器电路222也可以用作存储由数据解压缩电路223产生的位图数据的存储器。
为了简化制作步骤，特别希望使用形成在玻璃基板201上的薄膜晶体管来形成接收电路221、存储器电路222和数据解压缩电路223。但是取决于不同的情况，也可以在一个或多个硅芯片上单独地形成接收电路221、存储器电路222和数据解压缩电路223中的任一个，并将这一个或多个芯片安装在玻璃基板201上，以及电子地连接这些芯片到其它电路部件。
在图3中，参考标记236表示每一个液晶像素，而224表示控制相关像素的薄膜晶体管。每一个像素并不限于液晶。可选择地，每个像素可以由具有适当控制电路250-252和255的有机电致发光元件形成，如图8涉及第二实施例所示的，后面加以详细描述。
图4是说明利用电容耦合的显示基板200和系统基板230之间的数据传输机制的示例的透视图。由半导体芯片形成的图像数据发送电路232与连接到该发送电路232的一对电极233和234形成在构成该数据传输系统的印刷电路板231上。
其上形成有用于接收数据的成对电极219和220的显示基板200设置成邻近该系统基板230。在这种情况下。显示基板200和系统基板230设置成形成在玻璃基板201上的对电极与形成在印刷线路板231上的对电极相对。在本实施例中，系统基板230上的电极233和234为传输信号提供彼此相反的相位。最好，通过相关的电极219与233之间的电容与相关的电极220与234之间的电容形成采用电容耦合的一个称作差分型非接触传输路径，但是本发明并不限于差分型耦合。
图5是表示图4所示的差分型电容耦合的非接触传输线路的示意性横截面视图，图像数据发送电路232和成对电极233和234形成在作为系统基板的印刷线路板231上。电极233和234设置成与显示基板200上的成对电极219和220相对。电容C1设置在电极219与233之间并且电容C2设置在电极220与234之间。
来自发送电路232的信号电压借助于电容C1和C2在成对电极219和220之间感应于电压，所感应的电压由数据接收电路221内的薄膜晶体管(图中未示出)进行接收和放大，并且将所得到的数据存储在存储器电路222(图5中未示出)。参考标记235表示地电极。在如本发明所示的非接触型传输系统中，系统基板231的参考电势并不与显示基板200的参考电势相一致，因此特别期望采用差分型传输系统。
按照本实施例，在显示基板200上至少设置该图像存储器电路222和数据解压缩电路223。因此要被解压缩的压缩数据可以直接由系统基板设备接收，因此即使在系统设备的数据传输路径的足够的数据传输能力不能得到保证的情况下，也可以实现良好的图像显示。
图6表示形成显示基板200上的数据处理电路，包括成对电极219和220，接收电路221，存储器222，图像解压缩电路223，控制电路218以及信号供应电路215。图6的电路配置使用了图5的差分型传输系统。由接收电路221通过电容耦合经电容C1和C2接收并放大的压缩图像数据，存储在存储器222中，随后由图像解压缩电路223解压缩该压缩的图像数据，并且产生对应于每个显示位图的位图数据。位图数据被提供给受控制电路218控制的信号供应电路215。存储器222也用作临时存储所产生的位图数据的缓冲器电路。
参照图7，描述了数据解压缩电路223的内部结构，以解压缩JPEG压缩图像数据为例。JPEG压缩图像数据是以下列方式产生的，一个由64个(8×8)亮度/色差(YCbCr格式)图像数据构成的块通过离散余弦变换(DCT)被变换成频率信息并使用适当的参数对变换后的数据进行量化和圆整。使用称作霍夫曼编码的熵编码技术对量化数据进行压缩。在显示装置的图像解压缩电路223内的数据解压缩是通过上述处理过程的逆过程来执行的。
图像数据包括三部分：头信息，表示频率JPEG数据；表，存储用于压缩时的编码和量化的参数；以及压缩图像数据。输入数据中的数值表信息存储在解压缩电路223内的存储器电路222中。
图像数据是通过反霍夫曼变换电路240来解压缩的，在这种情况下，参考存储电路222中的编码表241。解压缩的数据被反量化电路242变换为空间频率数据，此时参考存储器电路222中的量化表243。随后，空间频率数据被反离散余弦变换电路244变换为每个像素的亮度/色差数据，此时参考存储器电路222中的反离散余弦变换表245。最后YcbCr格式的数据被YcbCr反变换电路246变换为正常的RGB数据，并输出RGB位图数据。
(第二实施例)
图8表示了按照本发明的第二实施例的有源矩阵显示装置的结构。图8实施例的特征在于采用电感器作为接收来自外部的压缩图像数据的元件，该电感器由例如缠绕金属薄膜一预定匝数来形成。
与图3的实施例类似，多个扫描线210和多个视频信号线211在作为绝缘基板的非碱性玻璃基板201上排列成矩阵。与图3的实施例不同的是，薄膜晶体管有源矩阵区253形成使得两个P型薄膜晶体管250和251、电容元件252和像素256布置在多个矩形像素区的每一个中，其中这些像素区是由线210和211定义。使用薄膜晶体管形成的扫描电路254和信号供应电路255设置成驱动各个像素区内的薄膜晶体管。
在图8的第二实施例中，电流提供给作为有机电致发光元件的像素256，由此使得像素256发光，因此可执行显示操作。第二实施例包括电流源257，用于为每个机电致发光元件供应电流。通过形成在同一基板上的电流线258为设置在薄膜晶体管有源矩阵区253内的晶体管250和251提供电流。
同样使用薄膜晶体管形成的DC/DC转换器电路217和定时控制电路218集成在玻璃基板201上。DC/DC转换器电路217转换来自外部的电源电压216并向驱动电路214和215提供必要的电压。定时控制电路218接收视频数据、控制信号等，执行必要的处理以及提供定时信号给扫描驱动电路254和信号提供驱动电路255。
在本实施例中，电感器259用作从外部接收压缩的图像数据的元件，其通过缠绕一金属薄膜一定的匝数来形成。在本实施例中，电感器219形成在玻璃基板201的区域上，该区域在薄膜晶体管有源矩阵区253的外部。电感器259连接到玻璃基板201上的一个接收电路221，一个半导体存储器电路222临时存储由接收电路221接收的图像数据。一个数据解压缩电路223形成为邻近存储器电路222，用于将存储在存储器电路222内的压缩数据解压缩成位图数据。
为了简化制作步骤，特别希望使用形成在玻璃基板201上的薄膜晶体管来形成接收电路221、半导体存储器电路222和数据解压缩电路223。但是，取决于不同的情况，也可以在一个或多个硅芯片上单独地形成接收电路221、存储器电路222和数据解压缩电路223，以将这一个或多个芯片安装在玻璃基板201上，以及电子地连接这些芯片到其它电路部件。
图9是说明电感耦合的非接触传输线路的示意性横截面图，该传输线是由形成在显示基板200上的电感元件259和形成在数据传输侧系统基板260上的相关电感元件261构成。
图像数据发送电路262和具有自感L1的电感器261形成在系统基板260上，电感器261设置成与显示基板200上的具有自感L2的电感器259基本同轴。来自图像数据发送电路262的信号电压通过电感261和259之间的互感Lm从电感器261传输给电感器259。由接收电路221通过电感259接收的信号在存储器电路222中累积，如图8所示。
按照本发明，如图8所示，图存储器电路222和数据解压缩电路223设置在显示基板200上，因此压缩数据可以直接从系统装置(未示出)接收。因此，即使在系统设备的数据传输路径的足够的数据传输能力不能总是得到保证的情况下，也可以实现良好的图像显示。
每一个像素并不仅限于图8所示的有机电致发光元件。可选地，每个像素也可以由具有适当控制电路214和215的液晶236形成，如图3所示。
(第3实施例)
图10示出按照本发明第三实施例的系统装置的显示基板200和工作台264的透视图。
在该实施例中，与第二实施例一样，显示装置200包括一个电感耦合非接触传输线。用于形成非接触传输线的接收电感元件259设置在显示基板200上。另一方面，其面积比显示基板200大的工作台264设置在系统基板侧。发送电路262和传输电感元件265形成在工作台264上，工作台264通过一个连接电缆263从外部系统设备接收必要的图像信号。
工作台264本身可以是一个单独的显示装置，包括多个显示装置的系统与该显示基板200一起构成。传输电感元件265和接收电感器元件259可以形成为不同的尺寸。在图10的例子中，传输电感元件265的缠绕部分大于接收电感元件259的相应部分。
按照本实施例，通过使显示装置200位置邻近工作台264，电感性耦合发生在传输电感器元件265和接收电感元件259之间。由此执行数据的传送，并且在显示装置200上进行显示。如果显示装置200的位置邻近工作台264就足够了，不需要电缆进行数据传送，并且可以实现良好移动性的显示装置。
特别是在第二和第三实施例中(即电磁耦合的传输路径)，电感器可以与TFT一起安装在如象玻璃基板这样的绝缘基板上，形成一个集成电路。那么电感器很容易地获得很大的品质因数。结果，传输路径可达到自身的性能因数，包括传输带宽等。
而且，Si芯片不是作为信号放大电路安装的，以及使用了TFT放大电路，每一个TFT放大电路包括形成在玻璃基板上的一个TFT和电感。并不需要使用连接端子来连接Si芯片，因此不会产生寄生电容。该事实以及低耗电感器的使用有助于增强传输路径的性能。
(第四实施例)
图11是表示根据本发明第四实施例的信号处理电路的电路图。使用薄膜晶体管的发送电路和开关以及用于非接触传输的发送/接收天线形成在第一实施例的绝缘基板上，该开关在操作时在从系统设备接收和向系统设备发送之间进行切换，因此可以实现双路信号的接收/发送。
图11所示信号处理电路与图3所示的电路在以下方面相同，即信号处理电路包括用于接收的成对电极219，接收电路221，存储器电路222，数据解压缩电路223，定时控制电路218以及信号供应电路215。在图11所示的实施例中，电极219用作接收和发送天线。用于从显示基板200到系统侧进行发送的发送电路266进一步形成在玻璃基板上。通过使用薄膜晶体管形成的开关267进行发送/接收的切换，因此可以实现双路的信号发送/接收。具有与普通的信号处理电路一样的无线发送功能的电路可适用于该发送电路266。在本实施例中，使用了电容耦合传输线。可选地，类似于第二实施例，也可以使用采用电感器元件的电感耦合的传输线路。
借助于发送电路集成在基板上，显示器侧可以从系统侧接收信号并且可以发送信号给系统侧。利用这种功能，由显示基板200上的传感器(未示出)采集的信号如声音、温度/亮度信号或显示器的内部状态信息可以反馈给该系统。因此可以在不增加成本的基础上实现各种功能如通过语音或物理接触的整体系统控制或精细显示控制。
(第五实施例)
图12和13示出了根据本发明第五实施例的显示基板200和光学接收电路268。在第五实施例中，用于光学耦合非接触信号传送替换第一实施例中的电容耦合信号传送。
在该实施例中，光学传送给路被用作传送装置。取代电容或电感，在此将一个光学传感器268集成在显示基板200上。图13示出了光学传感器268的内部结构的一个示例。在该示例中，光学传感器269包括一个光电二极管270以及一个放大器电路271，其中光电二极管270是采用单结晶硅薄膜形成的。
尽管图中未示出，与第四实施例类似，除了该光学接收电路外，也可设置信号传送装置。对于来自显示器侧的信号发送而言，例如可以使用单独地设置在布线板上的一个LED或一个激光二极管(未示出)，或者该LED或激光二极管可以设置在显示基板200上。
通过采用光作为信号发送手段，可降低噪声效应并且达到良好的信噪比。由此可以增强传输率。特别是，如果采用利用单结晶硅薄膜形成在透明玻璃基上的光电二极管，甚至可以在将发送电路设置在玻璃基板的顶表面或后表面的情况下来接收信号。因此增加了发送电路布局的自由度。
(第六实施例)
图14示出了图3所示的使用非接触系统/显示接口的另一个示例的实施例。在该实施例中，显示基板200用于在它与形成在外部系统中的连接槽274相连接的情况。为此，显示基板200具有一个连接端部分278，用于插入到该连接槽274中。图14中的信号传输机制是使用二个电容元件的静电耦合差分传输，但是本发明并不限于静电耦合差分传输，也可以使用电感耦合或光耦合。
如图14、15所示，接收天线272形成在显示基板200的一端。用于显示基板200的插入的槽274设置在系统侧布线基板273上。电气地连接到系统侧发送电路276的发送天线275设置在槽274内。在显示基板200的连接端部分278上的接收天线272连接到数据接收电路221。
系统侧布线基板273和显示基板200设置成接收天线272和发送天线275在槽274中彼此相对。利用这种结构，通过在布线基板273上的槽274内简单地插入并固定该显示基板200，就可以自动地构建成一个静电耦合差分传输线路，并执行信号的发送与接收。正常地，地线277设置在布线基板273上。
按照第六实施例，不需要使用连接系统侧基板273和显示基板200的所谓柔性布线板。此外，组装容易，而且不需要柔性布线板的热压粘合制造步骤。因此可以降低成品的制造成本。
在第一至第六实施例中，每个显示装置可以形成为便携式薄卡形状。
(第七实施例：形成半导体薄膜)
根据本发明的采用的非接触传输路径的图像显示可以采用形成在如玻璃基板上的非晶硅薄膜(在制造薄膜晶体管时通常使用)来实现。一般来说，非晶硅经过退火(annealed)才使用。
但是在本发明中，特别有意义的是采用基板302作为显示基板。基板302具有多个区域301，这些区域基本上是由排成阵列形状的单结晶薄膜形成，这将在后面进行描述。采用这种基板，基本上由单结晶薄膜形成的多个区域可以在显示装置所需要的整个大面积基板上均匀地获得。在本申请的上下文中，“基本上”是指尽管每个区域应当最好是由一个理想的单结晶薄膜形成，但是也可能存在这种的情况，即当采用下面将要描述的本发明的方法来进行晶体生长时，该区域也可以由多个单结晶区形成。
图16是基板302的电子显微镜图像，本实施例中基板302是由透明玻璃基板形成，但是本发明并不限于其中的多个区域是由排成阵列的单结晶薄膜形成的玻璃基板。该用于显示器的基板配置成：例如由硅薄膜构成的多个区域排列成二维矩阵并且每个区域是由大约5μm×5μm的硅薄膜形成，并且这些区域按例如5μm的垂直和水平间隔来排列。
在图16中，多结晶区303出现在环绕各个单结晶区的边界区域，并且存在大量的晶粒边界304。电活性缺陷(active defect)用作载流子的发生/重耦合的中心，并出现在晶粒边界304内。因而，多结晶区303排除在薄膜晶体管多沟道的形成区之外。
图17是作为图16中单结晶区中之一的区域A的放大视图。在该5μm的区域中，大约0.5μm的外围区域是多结晶区303并且包括很多发生在晶粒边界缺陷。因而，晶体管的沟道需要设置成不包括大约0.5μm的缺陷区303。
在2003年8月29日递交的、属于与本发明同一申请人的日本专利申请03-209598中详细地描述了制造这种基板的方法。
下面描述形成薄膜晶体管阵列的方法的一个示例，晶体管阵列包括以5μm间距排列的基本上为矩形的单结晶区，且每个单结晶区具有大约4μm的边。
在用作显示基板的基板是玻璃基板的情况下，在制造硅晶片时使用的高温不能用于形成单结晶。首先，例如通过适当的方法在玻璃基板上形成非晶硅薄膜。脉冲状的紫外线激光束被施加到该非晶硅薄膜上，由此熔化该非晶硅薄膜。熔化的硅被重结晶，由此可获得部分地制成单结晶的硅薄膜。在本实施例中，使用了硅。但是半导体材料并不限于硅，例如也可以使用第III-V族的半导体材料。
在目标是获得最大可能的单结晶区的重结晶方法中，薄膜被熔化，同时对阵列的各部分采用温度梯度。随后，基板的温度下降，同时保持该温度梯度，并因而可实现重结晶。为此，使用具有适当的图案的相移掩模(phase shift mask)以便为施加给基板表面的激光束强度提供一个空间分布。由此，温度梯度设置在横向。利用此方法，即使在激光束的照射后，基板各部分的温度根据熔化时的温度梯度而下降，以及横向的晶体生长从低温部分向高温部分连续地发生。因此从初始产生的多结晶部分开始，结晶生长随着结晶部分的晶籽而继续，该晶籽特别适用于晶体生长。根据不同的情况，可以生长出多个单结晶区。即使在这种情况下，生长的晶体的尺寸通常大于薄膜晶体管的沟道区尺寸。该方法可提供一个阵列，该阵列包括多个基本上为单结晶的区域301，每个单结晶区基本上为矩形，每边大约为4μm。
下面，参照图18A-18C以及图19描述采用如相移掩模的重结晶步骤。图18A中所示的相移掩模配置成为一透明介质如石英介质提供具有不同厚度的互相邻接的区域。在各区域之间的阶跃边界部分(相移部分)，在入射激光束之间会发生衍射和干涉。入射激光束的光强被赋予循环空间分布。
相移掩模310被如此配置从而使得具有相反相位(180°相位差)的相邻图案。具体地说，交替排列的区域包括具有相位π的第一条形区310b(相位区)和具有相位0的第二条形区(相位区)310c。在本例中，每个条形区(相移线区)的宽度为10μm。更具体地说，相移掩模310是通过采用1.5的折射率图案蚀刻(pattern-etching)一块矩形石英板来制成，以便获得与波长为248nm的光相对的、且对应于相位π的深度，即深度为248nm。通过蚀刻而变薄的区域成为第一条形区310b，而非蚀刻的区域为第二条形区310c。
在具有该结构的相移掩模310中，穿过厚的第二相位区310c的激光束相对于穿过薄的第一相位区310b的激光束延迟了180度。结果在激光之间发生了干涉和衍射，从而获得如图19所示的激光束强度分布。具体地说，由于穿过相邻相位区的激光束具有相反的相位，穿过相邻相位区之间的相移部分的激光束具有最小的光强度，如0。具有最小光强的该部分的温度下降到最小，在基板表面上产生了周期性的温度分布340。
当停止激光照射时，最小温度区341或靠近该区域341的区域具有一个熔点温度或更低，因此在该区域中产生大量的作为用于半导体重结晶的晶核的多结晶体。首先，多结晶体产生于最小温度区341中。但是，当按照温度梯度连续地生长晶体时，具有特别适于晶体生长的结晶取向的晶体部分生长，以及在每个温度梯度部分342获得一个基本的单结晶区。
在上面的描述中，相移掩模310配置成具有相互平行的、线性的相移部分，如图18A所示。可选地，相移线以直角交叉以便相有相位0的区域和具有相位π的区域按照不同图案交替方式(checkered fashion)(图中未示出)排列。在这种情况下，具有光强0的方格形区域沿相移线形成，由于晶核在沿着相移线的给定位置产生的，因此在某些情况下，难以控制晶粒的位置和形状。
为了控制晶核的产生，特别希望光强为0的区域按预定的周期以点方式分布。为此所采用的一种方法中，每个交叉相移线的相移量设置为小于180°。在这种情况下，在对应于每个相移线的位置处的光强尽管会下降，但不会变为0。但是，通过正确地选择相移量，如下面将要描述的，在相移线交叉附近的复合透射比的总和可下降为0。在这种情况下，交叉处的光强可以下降为0。
下面通过参照图18B和18C描述这个示例。掩模320包括多个正方形图案322，每个图案又包括四个正方形区域320e、320f、320g、320h，它们具有不同的厚度，请见图18B。在每个图案中，如图18B和18C所示，第一区320e是最薄的，并且相位为0。第四区320h是最厚的并且其相位偏移第一区320e的相位3π/2。第二区和第三区的厚度介于第一区320e与第四区320h的厚度之间，并且其相位分别偏移第一区320e的相位π/2和π。
在上面描述的掩模中，在正方形图案的中心点321处(在该点处，第一区320e到第四区320h连接在一起)的强度为0。因此该中心点变成晶体生长的晶核。在图18C中，图案的中心点即每个方格点321可以设置为强度为0，因此可以很容易地控制晶粒的形成位置。在国际专利申请PCT/JP03/03366中公开了使用这种相移掩模的技术，该国际申请的于2003年3月19日提交并要求日本专利申请2002-120312的优先权，并且与本申请是同一申请人。
(第八实施例，半导体电路的形成)
在接收电路221、存储器222、图像解压缩电路223以及控制电路218中包含了各个逻辑单元，请见图3或图8。这些逻辑单元可以利用与登记在单元库(cell library)中的逻辑部件有关的多个预定的标准结构来形成，下面将对包含在这些逻辑单元中的CMOS反相器电路单元、AND电路单元、XOR电路单元以及半加法器电路的结构进行描述。
图20是设置在图16所示的单结晶阵列结构上的CMOS反相器电路单元400的平面图。单结晶区301的图案是一个可想到的电路图案布局，排列成Y方向的7行与X方向的4列。在半导体岛403的周围区域半导体薄膜部分(在此形成有薄膜晶体管)通过如蚀刻工艺去除，以便在薄膜晶体管之间进行隔离。因而，在成品中这些半导体薄膜部分不会存在。在该示例中，单结晶区301是一个每边长为4μm的正方形。
在图20中，设置两个半导体岛403用于形成P型MOS晶体管401和N型MOS晶体管402。每个晶体管的沟道405、406形成在半导体岛403与栅电极4044的交叉处。P型和N型的每一个的沟道长度例如是1微米，P型沟道的宽度是例如是2微米，而N型沟道的宽度例如是1微米。本实施例的特征在于沟道区域定位在相关单结晶区域301的大致中心部分。因而，在本例中，晶体管401、402的沟道区域沿X方向和Y方向仅以5微米的间隔设置，该间隔等于单结晶区301的节距。
地线VSS 407是由第一层AL布线形成，电源线VDD 408是由第一层AL布线形成。形成过孔CONT(1)以将半导体层和栅极层连接到第一层布线。形成过孔CONT(2)以将该单元内的第一层AL线连接到第二层AL布线，以连接其它的单元。接触过孔CONT(1)形成在半导体单结晶区域301内。源极区409、412和漏极区410、413由高浓度杂质区形成，并设置成在整个多结晶区411上延伸，其中晶粒边界位于该多结晶区411内。但是，如果该源/漏极区具有期望的低阻值，该晶体管也可以正常地工作。即使出现晶粒边界也不会有问题。
VIN 414和VOUT 415表示反相器单元400的信号输入部分和信号输出部分，下面将要描述的自动布线软件识别VI N404和VOUT 415的位置并且执行单元间的布线。
图21是图20所示单元的逻辑电路图，而图22是该单元的电路图。图22的电路图示意性说明了每个MOS晶体管的沟道区布置在单结晶区301内。
图23A是通常用作图20的电路中或图24、27和29的电路(后面将描述)中的N型或P型薄膜晶体管420的横截面视图。图23B是晶体管420的平面图。在本例中，多结晶区424形成在中央单结晶区423的二端。
在玻璃基板201上形成一个缓冲绝缘膜，该绝缘膜包括一个例如厚度为50nm的SiNx膜421和厚度为100nm的SiO2膜。该缓冲绝缘膜可防止杂质从玻璃基板201扩散。厚度为例如200nm的硅薄膜形成在SiO2膜422上。该硅薄膜包括一个硅多结晶区424和一个相邻的硅单结晶区423，二者均是在具有上面描述的光强分布的激光束照射的基础上经过了重结晶。
优选的是，薄膜晶体管420的沟道430仅形成在硅单结晶区423内。掺杂有高浓度杂质的源/漏极区431可以部分地包括掺杂有高浓度杂质的硅多结晶区424。在这种情况下，发现对于传导和到电极的连接来说不会出现问题，这是因为硅多结晶区424掺杂了高浓度杂质的缘故。图23A示出了一个电极428引出硅多结晶区424的示例。但是，也可以形成电极428以便在整个多结晶区424和单结晶区423上延伸。
与普通的场效应晶体管类似，通过适当地选择掺杂的杂质，薄膜晶体管420形成为P型晶体管或N型晶体管。厚度例如是30nm的SiO2栅绝缘膜425形成在硅单结晶区423上。例如由MoV合金模形成并在单结晶区423上延伸的栅电极426形成在栅绝缘膜425的表面上。沟道长度由栅电极426的宽度来限定。例如由SiO2形成的中间层绝缘膜427形成为覆盖整个结构。由例如三层Mo/Al/Mo金属膜形成的电极布线429通过在中间层绝缘膜427内制成的接触过孔428进行设置。
图24是MOS AND电路单元500的平面图，它形成在包含有单结晶区301的阵列上，排列成Y方向7行的矩阵，如图20所示。图25是该单元的逻辑电路图，图26是晶体管级的电路图。该单元生成VIN(1)501与VIN(2)502的逻辑积并将其输出给VOUT503。
该单元包括六个晶体管P1-P3和N1-N3，每个晶体管的沟道长度是例如1微米，晶体管N1、N2、N3、P1和P2的沟道宽度是例如2微米，而晶体管P3的沟道宽度是例如4微米。类似于图20的单元，每个晶体管的沟道区设置在相关单结晶区301的大致中央部分。特别是，对于具有较大的沟道宽度的晶体管P3，半导体岛被分成二部分504和505以避免晶粒边界。这二个部分504和505设置在不同的单结晶区301。通过并行地连接这些部分，可以实现较大的沟道宽度。
图27是形成在包含有单结晶区301的阵列上的CMOS XOR电路单元的平面图，这些单结晶区排列成矩阵，在Y方向上有7行，如图20或24所示。
图28是XOR电路单元600的晶体管级电路图，该单元生成二个输入VIN(1)与VIN(2)的异逻辑和并将其输出给VOUT603。XOR电路单元600包括8个晶体管P1-P4和N1-N4。每个晶体管的沟道长度是例如1微米，晶体管N1-N4的沟道宽度是例如2微米，而晶体管P1-P4的沟道宽度是例如4微米。
所有晶体管的沟道区域设置在相关单结晶区域301的大致中心部分，并且间距是例如5微米，该间距等于单结晶区301的节距。与图24的AND单元500一样，具有例如4微米的沟道宽度的P型晶体管配置成并行连接每一个均具有2微米的沟道宽度的二个晶体管部件。
图20、24和27中的逻辑单元可以使用选自单元库中的某些设计布局来制造。在实际的单元库中登记有很多其它的逻辑单元。这些逻辑单元具有与前面描述的示例相同的平面图案特征。换句话说，晶体管沟道按照对应于单结晶区301的布置节距的周期性间隔排列，并且所有的单元形成在单结晶区的阵列上，在Y方向上有7行。X方向上的列数可以根据单元的规模而改变。
图29是半加法器电路700的平面图，该加法器电路700是由自动布局/布线软件使用二个反相器电路701和702、一个AND电路703和一个XOR电路704制成的。图30是该加法器电路700的逻辑电路图。
所有逻辑单元的Y方向尺寸都做得均匀，因此通过在X方向上排列这些单元，可以自动地连接电源线和地线，这些单元通过第一层AL线706、第二层AL线707以及过孔CONT(2)708连接，其中第一层AL线706排列成平行于位于单元排列区外部的地线705的延伸方向，第二层AL线707从各个单元的/输出触点沿着垂直于地线705的方向延伸，而过孔CONT(2)将第一层AL线706和第二层AL线707连接在一起。逻辑单元的相对位置的确定方式是保持晶体管的沟道的整体周期性排列。因而，所制成的电路也具有这样的特征，即晶体沟道按照对应于单结晶区301的排列节距的间距进行排列。
使用按照本实施例的逻辑单元可以仅在半导体薄膜的单结晶区301内布置晶体沟道，在该薄膜中单结晶区301和晶粒边界304以混合方式出现。
图31是沿着图29的线X-X′方向截取的横截面视图。在例如非碱性玻璃基板201上形成一个缓冲绝缘膜，该绝缘膜包括一个例如厚度为50nm的SiNx膜800和厚度为例如100nm的SiO2膜801。基板201并不限于玻璃基板。可选地，例如也可以使用一个石英基板。包含的SiNx膜和SiO2膜的缓冲绝缘膜防止了杂质从玻璃基板201的扩散。
通过激光照射重结晶的厚度为例如200nm的硅薄膜830形成在SiO2膜801上。如图23所示，该硅薄膜830是一个包括有设置在中央硅单结晶区的二端部分处的中央硅单结晶区和硅多结晶区的硅薄膜。硅薄膜830形成一个晶体管。厚度例如是30nm的SiO2栅绝缘膜820形成在SiO2膜801和硅薄膜830上。
由例如MoV合金模形成的栅电极840形成在栅绝缘膜820的表面上。由SiO2形成的第一中间层绝缘膜821形成为覆盖整个结构。通过在中间层绝缘膜821内制成的接触过孔CONT(1)841，提供由例如三层Mo/Al/Mo金属膜形成的电源线VDD 850、地线VSS 860以及用于在单元内进行互连的连接线815。
由SiO2形成的第二中间层绝缘膜822形成为覆盖整个结构。连接线815通过在第二中间层绝缘膜822内制成的接触过孔CONT(2)842连接到单元间连接线816，该连接线816由Al形成。形成一个SiNx的保护绝缘膜823以便覆盖整个结构。
本发明的显示装置用在例如移动信息终端或移动电话的图像显示装置内，或者是作信息设备如个人计算机的图像显示装置，当然本发明的显示装置也可用于其它目的。
上面参照附图对本发明的原理进行了说明，上述说明仅仅是示例性的，而不是限制本发明的技术范围。

Claims (16)

1、一种通过使用形成在绝缘基板(201)上的多个薄膜晶体管形成的有源矩阵显示装置，其特征在于包括：
第一电路(221)，用于通过非接触传输路径从外部系统接收压缩图像数据信号，并且放大该图像数据信号；
存储器电路(222)，用于存储经过处理的图像信号，
第二电路(223)，用于解压缩所述经过放大的压缩图像数据信号；以及
其中该第一电路(221)，该存储器电路(222)以及该第二电路(223)集成在绝缘基板(201)上。
2、一种通过使用形成在绝缘基板(201)上的多个薄膜晶体管形成的有源矩阵显示装置，其特征在于包括：
第一电路(221)，用于通过非接触传输路径从外部系统接收压缩图像数据信号，并且放大该图像数据信号；
存储器电路(222)，用于存储所述经过处理的压缩图像数据；以及
第二电路(223)，用于解压缩所述经过放大的压缩图像数据信号；
其中该第一电路(221)，该存储器电路(222)以及该第二电路(223)集成在绝缘基板(201)上，以及
上述该第一电路(221)，该存储器电路(222)以及该第二电路(223)中的至少一个电路是通过形成在该绝缘基板(201)上的多个薄膜晶体管形成的。
3、一种通过使用形成在绝缘基板(201)上的多个薄膜晶体管形成的有源矩阵显示装置，其特征在于包括：
第一电路(221)，用于通过非接触传输路径从外部系统接收压缩图像数据信号，并且放大该图像数据信号；
第二电路(223)，用于对放大的压缩图像数据信号执行解压缩的处理；以及
存储器电路(222)，用于存储经过解压缩处理的图像数据；
其中该第一电路(221)，该存储器电路(222)以及该第二电路(223)集成在绝缘基板(201)上，
上述该第一电路(221)，该存储器电路(222)以及该第二电路(223)中的至少一个电路是通过形成在该绝缘基板(201)上的薄膜晶体管(420)形成的；以及
所述薄膜晶体管中的至少一个薄膜晶体管是形成在一个半导体岛中，该半导体岛包括一个重结晶的单结晶区(423)和一个邻近该单结晶区的多结晶区(424)。
4、如权利要求1-3中任一个所述的显示装置，其特征在于所述的非接触传输路径是一个差分电容耦合传输线路，由两对提供相互相反相位的传输信号的紧密相对的平面电极(219，220，233，234)构成。
5、如权利要求1-3中任一个所述的显示装置，其特征在于所述的非接触传输路径是一个电感耦合传输线路，由一对电感器(259，261)构成。
6、如权利要求5的显示装置，其特征在于包含在所述成对电感器中的一个发送电感器元件(265)和一个接收电感元件(259)具有不同尺寸的线绕部分。
7、如权利要求1-3中任一个所述的显示装置，其特征在于所述的压缩图像数据是压缩数据，其临时存储在该存储器电路(222)中。
8、如权利要求1-3中任一个所述的显示装置，其特征在于对压缩图像数据执行解压缩处理的第二电路(223)输出位图数据。
9、如权利要求1-3中任一个所述的显示装置，其特征在于所述的存储器电路(222)是一个静态随机访问存储器。
10、如权利要求3所述的显示装置，其特征在于所述薄膜晶体管(420)的沟道(430)形成在所述重结晶的单结晶区(423)内，通过给与温度梯度、融化非晶半导体薄膜、降低该温度梯度的温度，并使得在横向进行晶体生长来进行该重结晶。
11、如权利要求1-3中任一个所述的显示装置，其特征在于所述绝缘基板(201)是一个非碱性玻璃基板。
12、如权利要求1-3中任一个所述的显示装置，其特征在于所述绝缘基板(201)进一步包括一个天线(272)和一个发送电路(266)，以及通过一个使用薄膜晶体管的开关(267)来进行接收和发送的切换，由此可进行信号的发送。
13、如权利要求1-3中任一个所述的显示装置，其特征在于所述非接触传输路径是一个光学传输线路。
14、如权利要求1-3中任一个所述的显示装置，其特征在于所述显示装置使用液晶与有机电致发光元件之一作为像素。
15、一种采用显示装置进行图像显示的图像显示方法，该显示装置包括一个接收电路(221)、压缩数据解压缩电路(223)、存储器电路(222)以及一个有源矩阵显示单元(253)，并且它们使用形成在绝缘基板(201)上的多个薄膜晶体管而形成，其特征在于包括：
使该接收电路(221)通过一个非接触传输路径从外部系统接收压缩的图像数据信号并放大该图像数据信号的步骤；
将经过放大的压缩图像数据信号解压缩成对应于每一个显示比特的位图数据的步骤；
在存储器电路(222)中存储经过解压缩处理的图像数据的步骤；以及
从存储器电路(222)中读出该位图数据并使有源矩阵显示单元(253)显示该位图数据的步骤。
16、如权利要求15所述的图像显示方法，其特征在于所述薄膜晶体管(420)中的每一个薄膜晶体管是形成在半导体岛上，该半导体岛包括一个重结晶单结晶区(423)和一个邻近该单结晶区的多结晶区(424)。
CNB2005100070700A 2004-03-19 2005-02-07 利用薄膜晶体管的图像显示装置和图像显示方法 Expired - Fee Related CN100483487C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004081310 2004-03-19
JP081310/2004 2004-03-19
JP2004366598A JP5008823B2 (ja) 2004-03-19 2004-12-17 表示装置
JP366598/2004 2004-12-17

Publications (2)

Publication Number Publication Date
CN1670787A CN1670787A (zh) 2005-09-21
CN100483487C true CN100483487C (zh) 2009-04-29

Family

ID=34980770

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100070700A Expired - Fee Related CN100483487C (zh) 2004-03-19 2005-02-07 利用薄膜晶体管的图像显示装置和图像显示方法

Country Status (7)

Country Link
US (2) US7492361B2 (zh)
JP (1) JP5008823B2 (zh)
KR (1) KR20060041670A (zh)
CN (1) CN100483487C (zh)
CH (1) CH697484B1 (zh)
DE (1) DE102005006106A1 (zh)
TW (1) TW200532344A (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2441921B (en) * 2005-05-17 2010-09-22 Nervecorp Ltd Building structures having electrically functional architectural surfaces
US20080007550A1 (en) * 2006-07-07 2008-01-10 Honeywell International, Inc. Current driven display for displaying compressed video
JP2008083679A (ja) * 2006-08-31 2008-04-10 Seiko Epson Corp 表示装置および電子機器
JP2008182570A (ja) * 2007-01-25 2008-08-07 Nec Electronics Corp 送信装置、受信装置および送受信システム
JP2008310298A (ja) * 2007-05-16 2008-12-25 Advanced Lcd Technologies Development Center Co Ltd 表示装置および電子装置
GB0718622D0 (en) * 2007-05-16 2007-11-07 Seereal Technologies Sa Holograms
US8803781B2 (en) * 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP2009146088A (ja) * 2007-12-13 2009-07-02 Hitachi Displays Ltd 静電結合型信号送受信回路
JP2009169327A (ja) * 2008-01-21 2009-07-30 Hitachi Displays Ltd 電力伝送回路
JP5033701B2 (ja) 2008-04-03 2012-09-26 株式会社ジャパンディスプレイイースト 画像表示装置
JP5324829B2 (ja) * 2008-06-05 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
WO2009151803A1 (en) * 2008-06-10 2009-12-17 Molex Incorporated Capacitively coupled connector for flexible printed circuit applications
WO2009151804A1 (en) * 2008-06-10 2009-12-17 Molex Incorporated Input/output connector with capacitive coupling mating interface
JP5095547B2 (ja) 2008-07-30 2012-12-12 株式会社ジャパンディスプレイイースト 画像表示装置
JP4977101B2 (ja) * 2008-08-26 2012-07-18 株式会社東芝 積層型半導体装置
US9461006B2 (en) * 2009-01-21 2016-10-04 Core Wireless Licensing S.A.R.L. Integrated circuit protection layer used in a capacitive capacity
JP5113101B2 (ja) 2009-01-30 2013-01-09 モレックス インコーポレイテド 電気回路の接続構造および電気回路の接続方法
US20100315367A1 (en) * 2009-06-13 2010-12-16 Bobblesigns.Com Llc Necktie with Electronic Display
KR102542681B1 (ko) 2010-01-20 2023-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기
WO2011093151A1 (en) * 2010-01-29 2011-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the same
JP5358482B2 (ja) * 2010-02-24 2013-12-04 株式会社ルネサスエスピードライバ 表示駆動回路
JP5440376B2 (ja) * 2010-05-18 2014-03-12 日本電気株式会社 タッチセンサ、タッチパネルおよび該タッチセンサを用いた情報伝達方法
JP5675999B2 (ja) 2010-10-08 2015-02-25 アップル インコーポレイテッド 差動測定回路を含む指検出デバイス及び関連する方法
CN103797448B (zh) * 2011-09-13 2018-09-04 祥闳科技股份有限公司 视觉界面系统
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
CN104205011B (zh) * 2012-03-21 2018-05-04 祥闳科技股份有限公司 视觉接口装置及数据传输系统
JP6019211B2 (ja) 2012-03-21 2016-11-02 熊光 蔡 ビジョンインタフェース装置及びデータ伝送システム
KR102009657B1 (ko) * 2012-10-31 2019-08-12 엘지디스플레이 주식회사 플렉서블 표시패널 및 이의 제조방법, 영상표시 단말기
GB2501570B (en) * 2012-12-18 2014-04-16 Novalia Ltd Capacitive touch device
CN103077688B (zh) * 2013-01-11 2015-02-18 北京京东方光电科技有限公司 一种液晶显示屏的源极驱动装置和源极驱动方法
CN103246100B (zh) * 2013-05-14 2016-02-10 深圳市华星光电技术有限公司 液晶模组及其液晶面板
TWI820898B (zh) * 2022-09-08 2023-11-01 法商思電子系統意象公司 應用於電子貨架標籤系統的電子標籤裝置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5661371A (en) * 1990-12-31 1997-08-26 Kopin Corporation Color filter system for light emitting display panels
JPH0816131A (ja) * 1994-06-28 1996-01-19 Sharp Corp 画像表示装置
JPH07230262A (ja) * 1994-02-16 1995-08-29 Ricoh Co Ltd 表示装置
US5790792A (en) * 1996-09-04 1998-08-04 Radiant Systems, Inc. Method and apparatus for transmitting multimedia data from and application logic server to interactive multimedia workstations
JPH11281996A (ja) 1998-03-26 1999-10-15 Toshiba Corp 表示装置
JP2000148038A (ja) * 1998-04-22 2000-05-26 Denso Corp マトリクス型表示装置
KR100426210B1 (ko) 2000-11-11 2004-04-03 피티플러스(주) 실리콘 박막 결정화 방법
JP2002268576A (ja) * 2000-12-05 2002-09-20 Matsushita Electric Ind Co Ltd 画像表示装置、画像表示装置の製造方法及び画像表示ドライバｉｃ
JP3833064B2 (ja) 2000-12-07 2006-10-11 株式会社ルネサステクノロジ 半導体集積回路および液晶駆動装置
US6892352B1 (en) * 2002-05-31 2005-05-10 Robert T. Myers Computer-based method for conveying interrelated textual narrative and image information
TWI360702B (en) * 2003-03-07 2012-03-21 Semiconductor Energy Lab Liquid crystal display device and method for manuf
US7071629B2 (en) * 2003-03-31 2006-07-04 Sony Corporation Image display device incorporating driver circuits on active substrate and other methods to reduce interconnects
DE602004017768D1 (de) * 2003-09-24 2008-12-24 Authentec Inc Biometrischer fingersensor mit über dünnfilm- und brennkristall-substrate verteilter sensorelektronik und diesbezügliche verfahren

Also Published As

Publication number Publication date
DE102005006106A1 (de) 2005-10-06
JP2005301219A (ja) 2005-10-27
CN1670787A (zh) 2005-09-21
US7492361B2 (en) 2009-02-17
US20050206603A1 (en) 2005-09-22
CH697484B1 (de) 2008-11-14
JP5008823B2 (ja) 2012-08-22
US20090115754A1 (en) 2009-05-07
KR20060041670A (ko) 2006-05-12
TW200532344A (en) 2005-10-01

Similar Documents

Publication Publication Date Title
CN100483487C (zh) 利用薄膜晶体管的图像显示装置和图像显示方法
CN111045236B (zh) 显示面板
JP2007272203A (ja) 表示装置
DE112013006020T5 (de) Smart-Pixel-Beleuchtungs- und Anzeige-Mikrosteuereinheit
US10902773B2 (en) Display device
CN112310140B (zh) Led背板的像素结构、led显示面板及其制作方法
JP5256310B2 (ja) 半導体装置
CN111427201A (zh) 阵列基板和显示面板
US20210391309A1 (en) Light unit and display device including the same
US20230006103A1 (en) Display device and video wall display system including same
US11910678B1 (en) Display panel and display device
KR20210086316A (ko) 발광표시패널 및 이를 이용한 발광표시장치
CN115151860A (zh) 显示装置、像素阵列及其制造方法
KR20190122156A (ko) 전자 장치
US12014665B1 (en) Display panel and display device
US20240090269A1 (en) Display device
JP4989847B2 (ja) 半導体装置
CN114594638A (zh) 阵列基板及其制备方法、显示面板、显示装置
CN115472651A (zh) 显示面板及显示装置
CN115707310A (zh) 发光显示设备及制造该发光显示设备的方法
CN118076168A (zh) 显示面板、显示模组及显示装置
CN117558732A (zh) 阵列基板、显示面板和显示模组
CN118234308A (zh) 有机发光显示装置
CN118098318A (zh) 移位寄存器及显示面板
KR20200075683A (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 전자장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090429

Termination date: 20100207