CN111427201A - 阵列基板和显示面板 - Google Patents
阵列基板和显示面板 Download PDFInfo
- Publication number
- CN111427201A CN111427201A CN202010364102.7A CN202010364102A CN111427201A CN 111427201 A CN111427201 A CN 111427201A CN 202010364102 A CN202010364102 A CN 202010364102A CN 111427201 A CN111427201 A CN 111427201A
- Authority
- CN
- China
- Prior art keywords
- touch
- pixel electrode
- leads
- lead
- array substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 114
- 230000002093 peripheral effect Effects 0.000 claims description 19
- 230000008878 coupling Effects 0.000 claims description 15
- 238000010168 coupling process Methods 0.000 claims description 15
- 238000005859 coupling reaction Methods 0.000 claims description 15
- WABPQHHGFIMREM-AKLPVKDBSA-N lead-210 Chemical compound [210Pb] WABPQHHGFIMREM-AKLPVKDBSA-N 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 239000005361 soda-lime glass Substances 0.000 description 2
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 229930182556 Polyacetal Natural products 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- -1 Polyethylene terephthalate Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 150000007529 inorganic bases Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000007530 organic bases Chemical class 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920006324 polyoxymethylene Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134336—Matrix
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/13338—Input devices, e.g. touch panels
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Geometry (AREA)
Abstract
本公开提供了一种阵列基板和显示面板,属于显示技术领域。该阵列基板包括衬底基板、像素电极层、驱动电路层和触控引线层;像素电极层包括阵列设置的多个像素电极;驱动电路层包括多个沿行方向延伸的栅极引线、多个沿列方向延伸的数据引线、与多个像素电极一一对应设置的多个驱动晶体管;触控引线层包括多个沿列方向延伸的触控引线;相邻两个像素电极行在驱动电路层上的正投影之间,设置有两个栅极引线;相邻两个数据引线在像素电极层上的正投影之间,设置有两个像素电极列;触控引线在像素电极层上的正投影,与相邻的数据引线在触控引线层上的正投影之间,设置有一列像素电极列。该阵列基板能够降低像素间的串扰。
Description
技术领域
本公开涉及显示技术领域,尤其涉及一种阵列基板和显示面板。
背景技术
在a-Si(非晶硅)双栅(dual gate)型显示面板中,相邻两行像素电极之间设置有两根栅极引线,相邻两列像素电极通过同一根数据引线驱动。然而,这种方式会导致不同像素之间的串扰严重,降低了显示面板的显示质量。
所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解,因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种阵列基板和显示面板,降低像素间的串扰。
为实现上述发明目的,本公开采用如下技术方案:
根据本公开的第一个方面,提供一种阵列基板,包括:
衬底基板;
像素电极层,设于所述衬底基板的一侧;所述像素电极层包括阵列设置的多个像素电极;多个所述像素电极排列成多个沿行方向的像素电极行、多个沿列方向的像素电极列;
驱动电路层,设于所述像素电极层与所述衬底基板之间;所述驱动电路层包括多个沿行方向延伸的栅极引线、多个沿列方向延伸的数据引线、与多个所述像素电极一一对应设置的多个驱动晶体管;所述驱动晶体管的第一端与对应的所述像素电极电连接,所述驱动晶体管的第二端与所述数据引线电连接,所述驱动晶体管的控制端与所述栅极引线电连接;
触控引线层,与所述像素电极层设于所述衬底基板的同一侧;所述触控引线层包括多个沿列方向延伸的触控引线;
相邻两个所述像素电极行在所述驱动电路层上的正投影之间,设置有两个所述栅极引线;
相邻两个所述数据引线在所述像素电极层上的正投影之间,设置有两个所述像素电极列;
所述触控引线在所述像素电极层上的正投影,与相邻的所述数据引线在所述触控引线层上的正投影之间,设置有一列所述像素电极列。
在本公开的一种示例性实施例中,所述阵列基板还包括:
触控电极层,与所述像素电极层设于所述衬底基板的同一侧;所述触控电极层包括阵列分布的多个触控电极;任意一个所述触控电极连接一个或者多个所述触控引线。
在本公开的一种示例性实施例中,所述阵列基板包括显示区和围绕所述显示区的外围区;
当多个所述触控引线连接于同一个所述触控电极时,多个所述触控引线在所述外围区相互电连接。
在本公开的一种示例性实施例中,所述触控引线层在所述外围区包括多个连接引线;
连接于同一个所述触控电极的多个所述触控引线,通过同一所述连接引线电连接。
在本公开的一种示例性实施例中,所述外围区设置有多个绑定焊盘,连接于同一个所述触控电极的多个所述触控引线,通过同一扇出引线连接于同一所述绑定焊盘。
在本公开的一种示例性实施例中,当多个所述触控引线连接于同一个所述触控电极时,多个所述触控引线相邻设置。
在本公开的一种示例性实施例中,任意一个所述触控电极连接两个所述触控引线,且连接于同一所述触控电极的两个所述触控引线相邻设置。
在本公开的一种示例性实施例中,所述触控电极层复用为所述阵列基板的公共电极层;任意一个所述触控电极在所述像素电极层上的正投影,包括有至少一个所述像素电极。
在本公开的一种示例性实施例中,一个所述像素电极与相邻的所述数据引线之间的耦合电容值为第一电容值;同一所述像素电极与相邻的所述触控引线之间的耦合电容值为第二电容值;所述第一电容值与所述第二电容值之间的差值的绝对值,不大于0.05pF。
根据本公开的第二个方面,提供一种显示面板,包括上述的阵列基板。
本公开提供的阵列基板,相邻两个像素电极行之间设置有两个栅极引线,相邻两个数据引线之间设置有两个像素电极列。因此,本公开提供的阵列基板为双栅型阵列基板。在该阵列基板中,数据引线与相邻的触控引线之间设置有一个像素电极列,该像素电极列上的任意一个像素电极分别与相邻的数据引线和触控引线之间形成耦合电容,两个耦合电容可以相互抵消,进而降低应用该阵列基板的显示面板的像素间的串扰,提高显示面板的显示质量。
附图说明
通过参照附图详细描述其示例实施方式,本公开的上述和其它特征及优点将变得更加明显。
图1是相关技术中一种阵列基板在显示区的结构示意图。
图2是相关技术中一种阵列基板在显示区的结构示意图。
图3是本公开一实施方式中的阵列基板在显示区的结构示意图。
图4是本公开一实施方式中的阵列基板的结构示意图。
图5是本公开实施方式中降低数据引线对像素电极的串扰的原理示意图。
图6是本公开一实施方式中的阵列基板的剖视结构示意图。
图中主要元件附图标记说明如下:
100、衬底基板;200、驱动电路层;210、栅极引线;220、数据引线;230、驱动晶体管;300、触控引线层;310、触控引线;320、连接引线;400、像素电极层;410、像素电极;500、触控电极层;510、触控电极;A、行方向;B、列方向;C、显示区;D、外围区;E、绑定区;F、扇出区;601、第一扇出引线;602、第二扇出引线;603、绑定焊盘;701、第一绝缘层;702、第二绝缘层;703、第三绝缘层。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而,示例实施例能够以多种形式实施,且不应被理解为限于在此阐述的范例;相反,提供这些实施例使得本公开将更加全面和完整,并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中,提供许多具体细节从而给出对本公开的实施例的充分理解。
在图中,为了清晰,可能夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构,因而将省略它们的详细描述。
所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中,提供许多具体细节从而给出对本公开的实施例的充分理解。然而,本领域技术人员将意识到,可以实践本公开的技术方案而没有所述特定细节中的一个或更多,或者可以采用其它的方法、组元、材料等。在其它情况下,不详细示出或描述公知结构、材料或者操作以避免模糊本公开的主要技术创意。
当某结构在其它结构“上”时,有可能是指某结构一体形成于其它结构上,或指某结构“直接”设置在其它结构上,或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等;用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”和“第二”等仅作为标记使用,不是对其对象的数量限制。
相关技术中,参见图1所示,在a-Si(非晶硅)双栅(dual gate)型显示面板中,相邻两行像素电极410之间设置有两根栅极引线210,相邻两列像素电极410通过同一根数据引线220驱动。为了实现触控功能,a-Si双栅显示面板还可以内嵌有触控电极,触控电极通过与数据引线220平行设置的触控引线导出触控信号。如图2所示,沿行方向A,相邻两个触控引线310之间设置有四列像素电极410,相邻两个数据引线220之间设置有两列像素电极410。然而在进行测试时发现显示面板的串扰现象明显,电压串扰幅度(V crosstalk)大于2%,这严重降低了显示面板的显示质量。这是因为部分像素电极410的一侧设置有数据引线220,另一侧没有设置相应的导电结构。如此,像素电极410与数据引线220之间形成的耦合电容无法消除或者降低,导致像素电极410容易受到数据引线220上的电信号的影响。
本公开提供一种阵列基板,如图6所示,该阵列基板包括衬底基板100、像素电极层400、驱动电路层200和触控引线层300,其中,
像素电极层400设于衬底基板100的一侧;如图3所示,像素电极层400包括阵列设置的多个像素电极410;多个像素电极410排列成多个沿行方向A的像素电极行、多个沿列方向B的像素电极列;
驱动电路层200设于像素电极层400与衬底基板100之间;如图3所示,驱动电路层200包括多个沿行方向A延伸的栅极引线210、多个沿列方向B延伸的数据引线220、与多个像素电极410一一对应设置的多个驱动晶体管230;驱动晶体管230的第一端与对应的像素电极410电连接,驱动晶体管230的第二端与数据引线220电连接,驱动晶体管230的控制端与栅极引线210电连接;
触控引线层300与像素电极层400设于衬底基板100的同一侧;如图3所示,触控引线层300包括多个沿列方向B延伸的触控引线310;
如图3所示,相邻两个像素电极行在驱动电路层200上的正投影之间,设置有两个栅极引线210;相邻两个数据引线220在像素电极层400上的正投影之间,设置有两个像素电极列;触控引线310在像素电极层400上的正投影,与相邻的数据引线220在触控引线层300上的正投影之间,设置有一列像素电极列。
本公开提供的阵列基板,相邻两个像素电极行之间设置有两个栅极引线210,相邻两个数据引线220之间设置有两个像素电极列。因此,本公开提供的阵列基板为双栅型阵列基板。在该阵列基板中,数据引线220与相邻的触控引线310之间设置有一个像素电极列,该像素电极列上的任意一个像素电极410分别与相邻的数据引线220和触控引线310之间形成耦合电容,两个耦合电容可以相互抵消,进而降低应用该阵列基板的显示面板的像素间的串扰,提高显示面板的显示质量。经过测试证实,任意一个像素电极410的电压串扰幅度不大于2%,且无目视明显的串扰现象,显著提高了显示面板的显示质量。
在本公开中,栅极引线210位于两行像素电极行之间,指的是栅极引线210在像素电极层400上的正投影,位于两行像素电极行之间。数据引线220位于两列像素电极列之间,指的是数据引线220在像素电极层400上的正投影,位于两列像素电极列之间。触控引线310位于两列像素电极列之间,指的是触控引线310在像素电极层400上的正投影,位于两列像素电极列之间。
下面,结合附图对本公开提供的阵列基板做进一步的解释和说明。
如图4所示,本公开提供的阵列基板可以包括显示区C和围绕显示区C的外围区D,在显示区C可以设置有阵列分布的像素电极410以及用于驱动像素电极410的栅极引线210(图4中未示出)和数据引线220(图4中用虚线表示),还可以设置有用于输出触控信号的触控引线310(图4中用实线表示)。在外围区D,可以设置有绑定区E,在绑定区E设置有多个绑定焊盘603;在绑定区E和显示区C之间可以设置有扇出区F,扇出区F内设置有多个扇出引线。其中,扇出引线可以包括连接数据引线220和绑定焊盘603的第一扇出引线601、连接触控引线310和绑定焊盘603的第二扇出引线602。
衬底基板100可以为无机材料的衬底基板100,也可以为有机材料的衬底基板100。举例而言,在本公开的一种实施方式中,衬底基板100的材料可以为钠钙玻璃(soda-limeglass)、石英玻璃、蓝宝石玻璃等玻璃材料,或者可以为不锈钢、铝、镍等金属材料。在本公开的另一种实施方式中,衬底基板100的材料可以为聚甲基丙烯酸甲酯(Polymethylmethacrylate,PMMA)、聚乙烯醇(Polyvinyl alcohol,PVA)、聚乙烯基苯酚(Polyvinylphenol,PVP)、聚醚砜(Polyether sulfone,PES)、聚酰亚胺、聚酰胺、聚缩醛、聚碳酸酯(Poly carbonate,PC)、聚对苯二甲酸乙二酯(Polyethylene terephthalate,PET)、聚萘二甲酸乙二酯(Polyethylene naphthalate,PEN)或其组合。
驱动电路层200设于衬底基板100的一侧,用于向阵列基板的各个像素电极410加载数据电压。驱动电路层200可以包括有多个驱动晶体管230,驱动晶体管230具有源极、漏极和栅极;源极和漏极中的一个作为驱动晶体管230的第一端,另一个作为驱动晶体管230的第二端,栅极作为驱动晶体管230的控制端。驱动晶体管230能够在控制端的电压的控制下,使得第一端和第二端之间导通或者截止。
可选地,驱动晶体管230可以为薄膜晶体管,例如可以为P型薄膜晶体管或者N型薄膜晶体管。薄膜晶体管可以包括有源层、栅极层、设于有源层和栅极层之间的栅极绝缘层,有源层的材料可以为金属氧化物、低温多晶硅或者非晶硅。在本公开的一种实施方式中,薄膜晶体管的有源层的材料为非晶硅。
任意一个驱动晶体管230,其第一端可以与对应的像素电极410电连接,其控制端可以与一个栅极引线210电连接,其第二端可以与一个数据引线220电连接。在驱动子像素进行显示时,栅极引线210上可以加载扫描电压以使得驱动晶体管230导通,数据引线220上加载数据电压以使得数据电压通过驱动晶体管230加载至像素电极410。如此,栅极引线210可以通过控制驱动晶体管230的导通或者截止,实现驱动该驱动晶体管230所电连接的像素电极410;数据引线220可以通过驱动晶体管230向像素电极410写入数据电压,实现驱动该驱动晶体管230所电连接的像素电极410。
在本公开的一种实施方式中,如图3所示,每相邻两行像素电极行之间设置有两根栅极引线210,一根栅极引线210用于驱动上一行的像素电极行中的部分像素电极410,另一个栅极引线210用于驱动下一行像素电极行中的部分像素电极410。换言之,一个像素电极行的两侧可以分别设置有一个栅极引线210,其中,上一行栅极引线210用于驱动像素电极行中的部分像素电极410,下一行栅极引线210用于驱动像素电极行中的其余像素电极410。
优选地,一个像素电极行的两侧可以分别设置有一个栅极引线210,上一行的栅极引线210用于驱动该像素电极行中的奇数列像素电极410,下一行的栅极引线210用于驱动该像素电极行中的偶数列像素电极410。或者,一个像素电极行的两侧可以分别设置有一个栅极引线210,上一行的栅极引线210用于驱动该像素电极行中的偶数列像素电极410,下一行的栅极引线210用于驱动该像素电极行中的奇数列像素电极410。
在本公开的一种实施方式中,如图3所示,相邻两个数据引线220在像素电极层400上的正投影之间,设置有两个像素电极列;换言之,每间隔两个像素电极列,设置有一个数据引线220;一个数据引线220用于驱动相邻的两列像素电极列的所有像素电极410。如此,相较于一个数据引线220驱动一列像素电极列的方案,本公开的方案可以使得数据引线220的数量减半,进而可以减少阵列基板在扇出区F的引线数量,减少阵列基板的边框。
触控引线层300与像素电极层400设于衬底基板100的同一侧。在本公开的一种实施方式中,触控引线层300设于驱动电路层200远离衬底基板100的一侧。
触控引线层300包括多个沿列方向B延伸的触控引线310。如图3所示,触控引线310在像素电极层400上的正投影,与相邻的数据引线220在触控引线层300上的正投影之间,设置有一列像素电极列。换言之,数据引线220和触控引线310相互间隔设置,相邻的数据引线220和触控引线310之间设置有一个像素电极列,一个像素电极列的两侧分别为一个数据引线220和一个触控引线310。如此,如图5所示,一个像素电极410的两侧,分别设置有数据引线220和触控引线310,像素电极410可以分别与数据引线220和触控引线310形成耦合电容,两个耦合电容相互抵消可以减小数据引线220上的数据电压信号对像素电极410的串扰,降低像素电极410上的电压串扰幅度,进而减小显示面板的串扰,提高显示面板的显示质量。
在本公开的一种实施方式中,如图5所示,一个像素电极410与相邻的数据引线220之间的耦合电容值为第一电容值C1;同一像素电极410与相邻的触控引线310之间的耦合电容值为第二电容值C2;第一电容值C1与第二电容值C2之间的差值的绝对值,不大于0.05pF。如此,可以保证像素电极410的电压串扰幅度不高于2%,保证显示面板的串扰程度低,保证显示面板的显示质量。
如图6所示,本公开提供的阵列基板,还可以包括触控电极层500,触控电极层500与像素电极层400设于衬底基板100的同一侧;触控电极层500包括阵列分布的多个触控电极510;任意一个触控电极510连接一个或者多个触控引线310。如此,触控电极510可以通过触控引线310输出触控信号,使得阵列基板能够成为触控阵列基板,使得显示面板实现触控功能。
可选地,触控电极层500设于触控引线层300远离衬底基板100的一侧,触控引线310通过过孔与触控电极510电连接。触控电极层500可以设于像素电极层400远离衬底基板100的一侧,也可以设置于像素电极层400与驱动电路层200之间,本公开对此不做特殊的限制。
可选地,触控电极510的密度可以小于像素电极410的密度,以在满足触控精度的条件下降低显示面板的功耗、减小阵列基板的扇出区F的尺寸,进而实现低功耗、窄边框。在本公开的一种实施方式中,任意一个触控电极510在像素电极层400上的正投影,包括有至少一个像素电极410。优选地,任意一个触控电极510在像素电极层400上的正投影,包括有多个像素电极410。
可选地,当多个触控引线310连接于同一个触控电极510时,多个触控引线310在外围区D相互电连接。如此,连接于同一触控电极510的触控引线310上的触控信号可以合并后输出,并可以降低触控电极510输出触控信号时的阻抗,提高输出的触控信号的精度。
在外围区D,连接于同一触控电极510的触控引线310可以通过多种不同的方法实现相互电连接。举例而言,在本公开的一种实施方式中,如图4所示,触控引线层300在外围区D可以包括多个连接引线320;连接于同一个触控电极510的多个触控引线310,通过同一连接引线320电连接。换言之,待连接的触控引线310之间可以通过同层的导电引线电连接。进一步地,在对触控引线材料层进行图案化操作以形成触控引线层300时,可以在外围区D保留待相连的触控引线310之间的部分导电材料,该被保留的部分导电材料可以形成连接触控引线310的连接引线320。如此,可以在制备触控引线310的同时实现触控引线310的连接,无需引入额外工艺或者步骤,仅需对掩膜板作出适应性的调整即可。再举例而言,在本公开的另一种实施方式中,触控引线层300以外的其他可导电膜层可以在外围区D形成连接引线,使得连接引线通过过孔连接多个待连接的触控引线310。换言之,待连接的触控引线310之间可以通过桥接连接。
可选地,如图4所示,当多个触控引线310连接于同一个触控电极510时,多个触控引线310相邻设置。如此,可以减轻触控引线310上的触控信号的串扰程度,提高输出的触控信号的精度。进一步地,当需要使得连接于同一个触控电极510的多个触控引线310电连接时,相邻设置的触控引线310之间更容易电连接。
可选地,外围区D设置有多个绑定焊盘603,连接于同一个触控电极510的多个触控引线310,通过同一扇出引线连接于同一绑定焊盘603。在本公开的一种实施方式中,如图4所示,连接于同一个触控电极510的多个触控引线310之间可以相互电连接,然后通过一个第二扇出引线602与同一个绑定焊盘603电连接。如此,第二扇出引线602的数量可以少于触控引线310的数量,进而可以减小扇出区F的尺寸,减小显示面板的边框。
下面,示例性地给出一种触控引线层300和触控电极层500的设置方式。在该示例中,触控电极层500包括阵列分布的多个触控电极510,任意一个触控电极510连接两个触控引线310,且连接于同一触控电极510的两个触控引线310相邻设置。进一步地,连接于同一触控电极510的两个触控引线310在外围区D相互电连接,并通过同一第二扇出引线602与同一绑定焊盘603电连接。如此,该示例的阵列基板中,第二扇出引线602的数量为触控引线310数量的一半。
可选的,阵列基板还可以包括有公共电极层,公共电极层设于驱动电路层200远离衬底基板100的一侧。在本公开的一种实施方式中,触控电极层500复用为阵列基板的公共电极层;任意一个触控电极510在像素电极层400上的正投影,包括有至少一个像素电极410。如此,可以减少阵列基板的膜层数量,降低阵列基板的制备成本并减薄阵列基板。优选地,在驱动显示面板时,可以在显示时间段内向触控引线310加载公共电压,使得公共电压加载至复用为公共电极层的各个触控电极510,保证显示面板的正常显示;在触控时间段内接收触控引线310传输的触控信号,进而使得显示面板实现触控功能。
下面,示例性地提供一种阵列基板,以便对本公开的阵列基板的原理、效果和方案做进一步地解释和说明。
该示例性的阵列基板中,阵列基板包括衬底基板100以及设于衬底基板100一侧的驱动电路层200,还包括设于驱动电路层200远离衬底基板100一侧的触控引线层300、像素电极层400和触控电极层500,本公开对触控引线层300、像素电极层400和触控电极层500之前的层叠顺序不做特殊的限定。其中,触控电极层500复用为阵列基板的公共电极层。在图6所示的一种示例中,阵列基板包括依次层叠的衬底基板100、驱动电路层200、触控引线层300、触控电极层500和像素电极层400,其中,驱动电路层200和触控引线层300之间设置有第一绝缘层701,触控引线层300和触控电极层500之间设置有第二绝缘层702,触控电极层500与像素电极层400之间设置有第三绝缘层703。
像素电极层400包括阵列设置的多个像素电极410;多个像素电极410排列成多个沿行方向A的像素电极行、多个沿列方向B的像素电极列。
驱动电路层200包括多个沿行方向A延伸的栅极引线210、多个沿列方向B延伸的数据引线220、与多个像素电极410一一对应设置的多个驱动晶体管230;驱动晶体管230的第一端与对应的像素电极410电连接,驱动晶体管230的第二端与数据引线220电连接,驱动晶体管230的控制端与栅极引线210电连接。驱动晶体管230的有源层材料为非晶硅。其中,相邻两个数据引线220在像素电极层400上的正投影之间,设置有两个像素电极列,数据引线220用于驱动相邻的两行像素电极列的各个像素电极410。相邻两个像素电极行在驱动电路层200上的正投影之间,设置有两个栅极引线210;上侧的栅极引线210用于驱动上一行像素电极行中的偶数列像素电极410,下侧的栅极引线210用于驱动下一行像素电极行中的奇数列像素电极410。
作为进一步的具体示例,对于分辨率为720*1600的RGB显示面板而言,阵列基板需要设置1080根数据引线220以驱动2160列像素电极列。作为对比,若阵列基板不采用双栅结构,则该阵列基板需要采用一根数据引线220驱动一列像素电极列的方式,这会导致阵列基板需要设置2160根数据引线,导致阵列基板的扇出区F需要设置更多的第一扇出引线601,不利于阵列基板及显示面板的窄边框化。
触控电极层500可以包括阵列设置的触控电极510,任意一个触控电极510在像素电极层400上的正投影区域可以覆盖多个像素电极410。各个触控电极510的形状可以相同。作为进一步地具体示例,对于分辨率为720*1600的RGB显示面板而言,可以设置有540个触控电极510,540个触控电极510可以形成15个触控电极列、36个触控电极行。任意一个像素电极410在触控电极层500的正投影,位于其中一个触控电极510的区域内,以保证触控电极层500可以复用为公共电极层。
触控引线层300包括多个触控引线310,触控引线310在像素电极层400上的正投影,与相邻的数据引线220在触控引线层300上的正投影之间,设置有一列像素电极列。一个像素电极410与相邻的数据引线220之间的耦合电容值为第一电容值;同一像素电极410与相邻的触控引线310之间的耦合电容值为第二电容值;第一电容值与第二电容值之间的差值的绝对值,不大于0.05pF。如此,可以保证像素电极410的电压串扰幅度不高于2%,保证显示面板的串扰程度低,保证显示面板的显示质量。
各个触控引线310可以通过过孔与触控电极510电连接。其中,触控引线310可以设于触控电极层500靠近衬底基板100的一侧,以使得触控电极510更远离衬底基板100,提高触控的精度。任意一个触控电极510,与两个相邻的触控引线310电连接,且电连接于同一触控电极510的两个触控引线310在外围区D电连接后通过同一第二扇出引线602连接于同一焊盘。如此,可以避免扇出区F设置有过多的第二扇出引线602,减小阵列基板和显示面板的边框。作为进一步地具体示例,对于分辨率为720*1600的RGB显示面板而言,触控引线310的数量可以为1080个,然而每两个触控引线310相互连接后,可以仅设置540个第二扇出引线602,使得扇出区F减小。
根据本公开提供的阵列基板示例,该阵列基板既可以减弱数据引线220对像素电极410的串扰,改善显示面板的显示质量,又可以减小扇出区F的扇出引线数量,减小阵列基板和显示面板的边框。
本公开实施方式还提供一种显示面板,该显示面板包括上述阵列基板实施方式所描述的任意一种阵列基板。该显示面板可以为手机屏幕、手表屏幕或者电脑屏幕其他类型的显示面板。由于该显示面板具有上述阵列基板实施方式所描述的任意一种阵列基板,因此具有相同的有益效果,本公开在此不再赘述。
在本公开的一种实施方式中,显示面板还包括与阵列基板对盒设置的彩膜基板,在彩膜基板和阵列基板之间可以设置有液晶层。
应可理解的是,本公开不将其应用限制到本说明书提出的部件的详细结构和布置方式。本公开能够具有其他实施方式,并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本公开的范围内。应可理解的是,本说明书公开和限定的本公开延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本公开的多个可替代方面。本说明书的实施方式说明了已知用于实现本公开的最佳方式,并且将使本领域技术人员能够利用本公开。
Claims (10)
1.一种阵列基板,其特征在于,包括:
衬底基板;
像素电极层,设于所述衬底基板的一侧;所述像素电极层包括阵列设置的多个像素电极;多个所述像素电极排列成多个沿行方向的像素电极行、多个沿列方向的像素电极列;
驱动电路层,设于所述像素电极层与所述衬底基板之间;所述驱动电路层包括多个沿行方向延伸的栅极引线、多个沿列方向延伸的数据引线、与多个所述像素电极一一对应设置的多个驱动晶体管;所述驱动晶体管的第一端与对应的所述像素电极电连接,所述驱动晶体管的第二端与所述数据引线电连接,所述驱动晶体管的控制端与所述栅极引线电连接;
触控引线层,与所述像素电极层设于所述衬底基板的同一侧;所述触控引线层包括多个沿列方向延伸的触控引线;
相邻两个所述像素电极行在所述驱动电路层上的正投影之间,设置有两个所述栅极引线;
相邻两个所述数据引线在所述像素电极层上的正投影之间,设置有两个所述像素电极列;
所述触控引线在所述像素电极层上的正投影,与相邻的所述数据引线在所述触控引线层上的正投影之间,设置有一列所述像素电极列。
2.根据权利要求1所述的阵列基板,其特征在于,所述阵列基板还包括:
触控电极层,与所述像素电极层设于所述衬底基板的同一侧;所述触控电极层包括阵列分布的多个触控电极;任意一个所述触控电极连接一个或者多个所述触控引线。
3.根据权利要求2所述的阵列基板,其特征在于,所述阵列基板包括显示区和围绕所述显示区的外围区;
当多个所述触控引线连接于同一个所述触控电极时,多个所述触控引线在所述外围区相互电连接。
4.根据权利要求3所述的阵列基板,其特征在于,所述触控引线层在所述外围区包括多个连接引线;
连接于同一个所述触控电极的多个所述触控引线,通过同一所述连接引线电连接。
5.根据权利要求3所述的阵列基板,其特征在于,所述外围区设置有多个绑定焊盘,连接于同一个所述触控电极的多个所述触控引线,通过同一扇出引线连接于同一所述绑定焊盘。
6.根据权利要求2所述的阵列基板,其特征在于,当多个所述触控引线连接于同一个所述触控电极时,多个所述触控引线相邻设置。
7.根据权利要求2所述的阵列基板,其特征在于,任意一个所述触控电极连接两个所述触控引线,且连接于同一所述触控电极的两个所述触控引线相邻设置。
8.根据权利要求2所述的阵列基板,其特征在于,所述触控电极层复用为所述阵列基板的公共电极层;任意一个所述触控电极在所述像素电极层上的正投影,包括有至少一个所述像素电极。
9.根据权利要求1所述的阵列基板,其特征在于,一个所述像素电极与相邻的所述数据引线之间的耦合电容值为第一电容值;同一所述像素电极与相邻的所述触控引线之间的耦合电容值为第二电容值;所述第一电容值与所述第二电容值之间的差值的绝对值,不大于0.05pF。
10.一种显示面板,其特征在于,包括权利要求1~9任一项所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010364102.7A CN111427201A (zh) | 2020-04-30 | 2020-04-30 | 阵列基板和显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010364102.7A CN111427201A (zh) | 2020-04-30 | 2020-04-30 | 阵列基板和显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111427201A true CN111427201A (zh) | 2020-07-17 |
Family
ID=71550569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010364102.7A Pending CN111427201A (zh) | 2020-04-30 | 2020-04-30 | 阵列基板和显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111427201A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112799548A (zh) * | 2021-03-02 | 2021-05-14 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
CN112905051A (zh) * | 2021-03-02 | 2021-06-04 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
CN112905052A (zh) * | 2021-03-05 | 2021-06-04 | 合肥京东方光电科技有限公司 | 阵列基板及其制备方法、触控显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1629688A (zh) * | 2004-06-29 | 2005-06-22 | 友达光电股份有限公司 | 液晶显示器的补偿电容结构 |
CN1690824A (zh) * | 2004-03-31 | 2005-11-02 | 三星电子株式会社 | 液晶显示器 |
CN1834761A (zh) * | 2006-04-21 | 2006-09-20 | 友达光电股份有限公司 | 液晶显示器 |
CN106406612A (zh) * | 2016-09-14 | 2017-02-15 | 厦门天马微电子有限公司 | 阵列基板、包含其的显示面板及显示装置 |
CN108983512A (zh) * | 2018-08-21 | 2018-12-11 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板及液晶显示面板 |
-
2020
- 2020-04-30 CN CN202010364102.7A patent/CN111427201A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1690824A (zh) * | 2004-03-31 | 2005-11-02 | 三星电子株式会社 | 液晶显示器 |
CN1629688A (zh) * | 2004-06-29 | 2005-06-22 | 友达光电股份有限公司 | 液晶显示器的补偿电容结构 |
CN1834761A (zh) * | 2006-04-21 | 2006-09-20 | 友达光电股份有限公司 | 液晶显示器 |
CN106406612A (zh) * | 2016-09-14 | 2017-02-15 | 厦门天马微电子有限公司 | 阵列基板、包含其的显示面板及显示装置 |
CN108983512A (zh) * | 2018-08-21 | 2018-12-11 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板及液晶显示面板 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112799548A (zh) * | 2021-03-02 | 2021-05-14 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
CN112905051A (zh) * | 2021-03-02 | 2021-06-04 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
CN112905051B (zh) * | 2021-03-02 | 2023-09-26 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
CN112799548B (zh) * | 2021-03-02 | 2024-01-26 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
CN112905052A (zh) * | 2021-03-05 | 2021-06-04 | 合肥京东方光电科技有限公司 | 阵列基板及其制备方法、触控显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10998446B2 (en) | Array substrate, manufacturing method thereof, and display panel | |
CN107742481B (zh) | 一种异形显示面板及显示装置 | |
KR101117436B1 (ko) | 표시장치 | |
US8743304B2 (en) | Pixel array layout of a liquid crystal display | |
CN111427201A (zh) | 阵列基板和显示面板 | |
US20070085797A1 (en) | Thin film transistor array panel and liquid crystal display | |
US11126050B2 (en) | Pixel array substrate | |
CN107689209B (zh) | 显示装置 | |
CN108108070B (zh) | Tft基板及应用其的触控显示面板 | |
US20120188212A1 (en) | Display apparatus | |
US20150002497A1 (en) | Liquid crystal display panel and liquid crystal display device | |
CN101799605B (zh) | 像素阵列 | |
TW201528480A (zh) | 具有整合電容及縮小尺寸的顯示裝置 | |
US20220115280A1 (en) | Display panel and display apparatus | |
CN1584721A (zh) | 液晶显示装置及其制造方法 | |
CN113851485A (zh) | 一种薄膜晶体管、栅极行驱动电路及阵列基板 | |
WO2021227122A1 (zh) | 阵列基板和显示面板 | |
US7098879B2 (en) | Display device | |
US20100014014A1 (en) | Liquid crystal display | |
CN110473883B (zh) | 阵列基板及oled显示装置 | |
US20200057519A1 (en) | Array substrate | |
JP2000275658A (ja) | 液晶表示装置 | |
US11822200B2 (en) | Thin film transistor array substrate and touch display panel | |
US11694645B2 (en) | Array substrate and driving method thereof, display panel and display device | |
JPH0527218A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200717 |