CN100463203C - 形成一半导体结构的方法 - Google Patents

形成一半导体结构的方法 Download PDF

Info

Publication number
CN100463203C
CN100463203C CNB2006100578977A CN200610057897A CN100463203C CN 100463203 C CN100463203 C CN 100463203C CN B2006100578977 A CNB2006100578977 A CN B2006100578977A CN 200610057897 A CN200610057897 A CN 200610057897A CN 100463203 C CN100463203 C CN 100463203C
Authority
CN
China
Prior art keywords
hole wall
substrate
crystal grain
encapsulated layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100578977A
Other languages
English (en)
Other versions
CN1838420A (zh
Inventor
游秀美
黄志恭
游建桐
陈永昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1838420A publication Critical patent/CN1838420A/zh
Application granted granted Critical
Publication of CN100463203C publication Critical patent/CN100463203C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14632Wafer-level processed structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687Wafer level processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供一种形成一半导体结构的方法。该半导体装置包含有一基底、至少一孔穴墙、一粘着层以及一封装层。该基底具有至少一晶粒。该孔穴墙与该基底相接触,且设置于该晶粒的四周。该粘着层设于该孔穴墙上。该封装层设于该基底上,且该封装层与该粘着层相接触。本发明所述的形成一半导体结构的方法,可以提高良率并降低成本。

Description

形成一半导体结构的方法
技术领域
本发明是大致关于半导体结构,尤指其中具有孔穴的封装半导体结构。
背景技术
一般而言,电子装置所使用的半导体晶片(chip)都具有放在一载具上的一半导体晶粒(die)。半导体晶粒一般都是透过标准的半导体制程制作,其上多半有许多的接合焊垫(bondingpad),来作为其中的集成电路的电性连接。这样的晶粒,有时会放在一个载具上,而载具上有一些导线,可以分别连接到晶粒上对应的接合焊垫。有时,铅锡球也可以用来粘接晶粒到载具上。而这样的晶粒或是载具可能会被整个封装起来,以防止外在环境的影响。
在某些状况下,特别是对于互补式金属氧化物半导体(complementary metal-oxide semiconductor,CMOS)影像感测器(image sensor)而言,最好是能在电路上形成一些孔穴。CMOS影像感测器一般是使用光感测CMOS电路来转换光信号而变成电信号。光感测CMOS电路,一般而言,在硅基底上具有一光电二极管(photo-diode)。当这样的光电二极管被光照射时,会产生一些电荷。这样的光电二极管大致都会偶合到MOS开关元件,用来对于光电二极管中的电荷进行取样。如果需要辨认颜色,可以在光感测CMOS电路上放置滤光镜(fi]ter)。
当CMOS影像感测器跟其他相关电路做好在一个晶圆上的时候,接着就把一个封装层(packaging layer)覆盖粘在这个晶圆上。这个封装层一般都是用透明的材质,像是玻璃等,所构成。在覆盖这个晶圆上之前,有一些间隔物质(spacer material),像是环氧树脂(epoxy)等,需要形成在封装层上,并加以图案化。这样的封装层才会跟晶圆上的基底相对齐,并粘在晶圆的基底上而形成一个组合的基底。然后,这样组合的基底才被切割成个别的晶粒,接着才根据个别的应用来包装。通常透光的环氧树脂会填满封装层跟晶圆之间空隙。
这样封装CMOS影像感测器的方法却很难以控制。特别是在封装层上的间隔物质必须要跟个别的晶粒对齐的非常准确。任何的不对准,将会导致CMOS影像感测器的无效,所以就会降低良率而增加了成本。因此,需要有一个有效且有用的方法来封装CMOS影像感测器。
发明内容
为解决上述问题,本发明提供一种半导体装置,包含有一基底、至少一孔穴墙、一粘着层、以及一封装层。该基底具有至少一晶粒(die)。该孔穴墙(cavity wall)与该基底相接触,且设置于该晶粒的四周。该粘着层设于该孔穴墙上。该封装层设于该基底上,且该封装层与该粘着层相接触。
本发明所述的半导体装置,其中,该封装层的厚度大于300微米。
本发明所述的半导体装置,其中,该粘着层是为一环氧树脂(epoxy)或是一紫外线接着剂(UVglue,即UV胶)。
本发明所述的半导体装置,其中,该孔穴墙的高度大于10微米。
本发明所述的半导体装置,其中,该孔穴墙的宽度大于20微米。
本发明所述的半导体装置,其中,该孔穴墙的一内表面的粗糙度大约大于0.5微米。
本发明所述的半导体装置,其中,该晶粒具有一CMOS影像感测器或是一电荷耦合元件。
本发明亦提供一种半导体装置,包含有一基底、一封装层、以及至少一孔穴墙。该基底具有至少一晶粒(die)。该孔穴墙(cavity wall)设置于该封装层与该基底之间,与该封装层以及该基底相接触。
本发明亦提供一种半导体装置,包含有一基底、一封装层、以及一孔穴墙。该基底上具有至少一微透镜(microlens)。该孔穴墙(cavity wall)设于该基底与该封装层之间,与该基底以及该封装层相接触。该孔穴墙以及该封装层大致围绕该基底上的该微透镜。
本发明亦提供一种形成一半导体结构的方法。首先提供一基底,其上具有至少一晶粒。接着形成多个孔穴墙(cavity wall)于该基底上,该等孔穴墙是设置于该晶粒的四周,其中围绕一晶粒的孔穴墙与围绕另一晶粒的孔穴墙相分隔。使该等孔穴墙硬化(cure)。提供一粘着物至该等孔穴墙的一表面。最后透过该粘着物,将一封装层粘贴封住该等孔穴墙。
本发明亦提供一种形成一半导体结构的方法。首先提供一基底,其上具有至少一晶粒(die)。形成多个孔穴墙(cavity wall)于该基底上,该等孔穴墙是设置于该晶粒的四周,且以一环氧化树脂(epoxy)构成。最后,将一封装层粘贴封住该等孔穴墙上。
本发明所述的形成一半导体结构的方法,于粘贴封住该孔穴墙的步骤后,另包含有一步骤,将该等孔穴墙硬化。
本发明所述的形成一半导体结构的方法,其中,该硬化步骤是为一热硬化制程(thermal curingprocess)或是一电磁波放射硬化制程(electromagnetic radiation curingprocess)。
本发明所述的形成一半导体结构的方法,其中,形成该孔穴墙的步骤包含有:形成一第一层于该基底上,该第一层包含有一光敏(photo-sensitive)物质;依据一第一图案,对于该第一层进行曝光,该第一图案定义该等孔穴墙;以及对该第一层进行显影(develop),使得该第一层中不希望的部分去除,遗留下来的部分形成该等孔穴墙。
本发明所述的形成一半导体结构的方法,其中,该封装层的厚度大约大于300微米。
本发明所述的半导体装置以及其形成的方法,可以提高良率并降低成本。
附图说明
图1为依据本发明的一实施例的流程示意图;
图2a到图2d为依据本发明的一实施例,显示形成孔穴结构的过程中,在许多不同步骤时的晶圆剖面图;
图2e为依据本发明所实施的孔穴墙250的立体图;
图3a到图3d为为依据本发明的另一实施例,显示于形成孔穴结构的过程中,在许多不同步骤时的晶圆剖面图;
图3e为依据本发明所实施的孔穴墙350的立体图。
具体实施方式
为使本发明的上述目的、特征和优点能更明显易懂,下文特举一较佳实施例,并配合所附图式,作详细说明如下:
以下的是以封装CMOS影像感测器作为实施例,因为这是目前看起来本发明特别有用的实施例中的一种。但是,本发明的实施例也可以应用于其他类型的装置上。
请参阅图1,图1为依据本发明的一实施例的示意图。制作后的晶圆110上具有许多的晶粒112,可以用任何适当的制程所制作。每一个晶粒112通常代表一个完整的电子电路,之后会被包装起来,变成一个半导体晶片。需注意的是,并非所有制作后的晶圆110上的晶粒都有打上标号,表示可以正常工作或是包装。
以CMOS影像感测器作为例子,制作后的晶圆110上的每一个晶粒112可以具有一个阵列的光感测元件(未显示),而光感测元件可以是任何可以针对光线产生相对应的电流的元件。譬如说,光感测元件可以是一光电二极管,用离子注入的方法,将掺杂物打入基底上而形成。其他的电路,像是存取晶体管(accesstransistor)、重设晶体管(reset transistor)、电容、透镜、滤光镜等等,也都可以形成来控制光感测元件的功能与操作。
在制作后的晶圆110会形成一个孔穴结构118,变成一个准备好的晶圆120。稍后将会加以解释,这样的孔穴结构118可以用一个光敏物质沉积在晶圆上,然后用一般现有的微影技术来图案化那个光敏物质就可以了。
之后,透过一个接合机台(bonding apparatus)132,可以将一封装层130接合到该准备好的晶圆120上。封装层130最好是用一个透明的材料所构成,譬如说玻璃等。需要注意的是,依据本发明的实施例,这样的孔穴结构118是直接形成在晶圆(譬如说上制作后的晶圆110),并非如同背景技术般形成在封装层130上。利用在晶圆上直接形成孔穴结构118,取代在封装层130上形成孔穴结构,就可以免去或是降低对不准的风险,因此,可以提高良率并降低成本。
当封装层130粘贴到准备好的晶圆120上后,完成的晶圆140就可以送去切割,而切割好的每一个晶粒就可以用目前现有的制程技术加以封装或是包装。
图2a到图2d为依据本发明的一实施例,显示形成孔穴结构的过程中,在许多不同步骤时的晶圆剖面图。图2a中显示了具有一基底210以及一间隔层(spacer layer)212的一晶圆200。在此实施例中,基底210的材料可以是硅、锗、硅锗、比例渐进变化的硅锗(graded silicon germanium)、绝缘层上覆硅(silicononinsulator)、碳、石英(quartz)、红宝石(sapphire)、玻璃(glass)等等可以在其上形成电路的材料。在一般的应用中,可以预期的,基底210有多层的电路以及许多的导电层,而每两两导电层被层间绝缘层所分隔。
在一实施例中,基底210可以具有CMOS影像感测器,且又有如图2a中所显示的微透镜214。平常的微透镜是排列成一个矩阵的样式,譬如说1024×768的矩阵像素。每一个像素至少以一个光感测元件作为代表。如果需要分辨不同的颜色,可以适当的加上滤光镜(color filter),来限定所接收到的光的颜色,且每一个像素可以用大于一个的光感测器来作为代表。一般而言,一个微透镜扮演的是一个光的收集者的脚色,把光线引导并收集到一个光感测元件上去。
间隔层212最好用环氧树脂(e poxy)为主的光致抗蚀剂材料,譬如说美国麻州牛顿市Micro Chem所提供的SU-8光致抗蚀剂。其厚度的范围可以从10微米到200微米。其他的材料当然也可以使用。而且,此间隔层212可以用旋转涂布的技术(spin coatingtechnique)或是滑贴组合层(sliding laminated layer)的方式所形成。
图2b显示了间隔层212被图案化之后的晶圆剖面图。如同以上所述,间隔层212可以用环氧树脂为主的光致抗蚀剂材料。透过一般的微影制程,间隔层212可以被图案化。一般而言,微影制程包含有沉积一光致抗蚀剂层,然后透过一光罩上特定图案的阻挡,此光致抗蚀剂层被曝光,之后就进行显影,去除掉光致抗蚀剂层中不想要的部分。
在此实施例中,间隔层212透过一光罩上特定图案的阻挡而曝光,然后就接着显影,剩下来的间隔层212就形成了孔穴墙250。请同时参考图2e中孔穴墙250的立体图。孔穴墙250最终的高度可以大约比10微米来的高,或是介于10微米到60微米之间;其宽度可以大约大于20微米,或是介于50微米到200微米之间。为了增加粘着的特性,孔穴墙250的一内表面(也就是上表面)可以加以适当的处理,譬如说用等离子、化学、或是物理等等的处理,使得表面更为粗糙。这样的粗糙度可以大约大于0.5微米。
图2c显示一封装层260即将贴附到图2b中的晶圆200的示意图。此实施例中,封装层260可以是一光透明层,譬如是一层氧化硅层。这么一个封装层260的厚度可以大约大于300微米。
如同图2c所示,封装层260是放置在孔穴墙250的上方。因为孔穴墙250已经形成在基底上了,封装层260已经不再需要现有技术中很重要的精确对准动作。
在一实施例中,用来作为孔穴墙250的环氧树脂为主的光致抗蚀剂材料,在粘贴封装层260到基底210上之前,可以先经历硬化的制程。硬化制程可以是一热硬化制程或是一电磁波放射硬化制程。在一实施例中,硬化制程的温度可以是大约介于50摄氏度(℃)到500摄氏度(℃)之间,其制程环境空气可以是一般空气、氮气、氧气等,其时间可以是大约介于10分钟到120分钟之间。在此实施例中,封装层260可以透过用网版印刷涂在孔穴墙250上的一粘着膏,而粘在孔穴墙250上。这样的粘着膏可以具有环氧树脂(epoxy)、UV胶(UV glue)或是类似的材料。可以执行这样制程的接合机台已经广为人知。在封装层260接合粘着到孔穴墙250上之后,还可以进行另一次的硬化制程。
在另一个实施例中,可以直接使用具有粘着特性的材料,来作为孔穴墙250的材质。这样,在硬化制程之前,封装层260就可以直接放在孔穴墙250上,然后才进行硬化。硬化制程的温度可以是大约介于50摄氏度(℃)到500摄氏度(℃)之间,其制程环境空气可以是一般空气、氮气、氧气等,其时间可以是大约介于10分钟到120分钟之间。这样的材质可以选自环氧树脂系列、聚酰亚胺(polyimide)系列、酚(phenol)系列、压克力(arrylic)系列、酚醛树脂(novolak)系列、苯并环丁烷(benzocyclobutane,BCB)系列、聚苯恶唑(polybenzoxazole,PBO)系列、聚二融环庚稀(polynorbornene)系列、等等类似的光致抗蚀剂都可以用来作为孔穴墙250的材料。
图2d显示了在图2c里的封装层260放在基底210上之后的晶圆200。最后的架构中,具有一个空气孔穴270。这样的孔穴也可以填入一透明的环氧树脂。但是,对于CMOS影像感测器而言,空气孔穴是具有比较好的光穿透率。
接着,晶圆200可以被切割成个别独立的晶粒。晶圆200可以沿着虚线280所指示的切割道(scribe line)进行切割。因为孔穴墙250所提供的密封效果,所以可以避免或是降低空气孔穴270遭受到污染。如果空气孔穴270遭受到污染,将会对底下的CMOS影像感测器有不良的影响。
如上所述,图2e为依据本发明所实施的孔穴墙250的立体图。虽然图上的孔穴墙是用长方形的图案表示,但是,孔穴墙可以用任何合适的图案来实施。譬如说,孔穴墙的图案可以是正方形、圆形、椭圆形、或是任何的多边形等等。
图3a到图3d为依据本发明的另一实施例,于形成孔穴结构的过程中,在许多不同步骤时的晶圆剖面图。图3a至图3d分别跟图2a至图2d类似,基本上是孔穴墙250的形状改变。这可以从分别比较图3b至图3d跟图2b至图2d得知。所以,在图2a至图2d跟图3a至图3d中一样的标号将表示一样的零件。
图3a中显示了具有一基底210以及一间隔层(spacer layer)212的一晶圆300。基底210以及一间隔层212将会经历跟图2a之后类似的过程。然后,在图3b中,依据本发明的一实施例,间隔层212被图案化而形成孔穴墙350。在此第二实施例中,围绕一晶粒的微透镜214的孔穴墙350是跟围绕另一晶粒的微透镜214的孔穴墙350相分隔的。
如同之前针对图2b所述,间隔层212可以用环氧树脂为主的光致抗蚀剂材料,且透过一般的微影制程,间隔层212可以被图案化。为了增加粘着的特性,孔穴墙350的一内表面(也就是上表面)可以加以适当的处理,譬如说用等离子、化学、或是物理等等的处理,使得表面更为粗糙。这样的粗糙度可以大约大于0.5微米。
图3c显示一封装层260即将贴附到图3b中的晶圆300的示意图。在一实施例中,用来作为孔穴墙350的环氧树脂为主的光致抗蚀剂材料,在粘贴封装层260到基底210上之前,可以先经历硬化的制程。硬化制程可以是一热硬化制程或是一电磁波放射硬化制程。在一实施例中,硬化制程的温度可以是大约介于50摄氏度(℃)到500摄氏度(℃)之间,其制程环境空气可以是一般空气、氮气、氧气等,其时间可以是大约介于10分钟到120分钟之间。在此实施例中,封装层260可以透过用网版印刷涂在孔穴墙350上的一粘着膏,而粘在孔穴墙350上。这样的粘着膏可以具有环氧树脂(epoxy)、UV胶(UV glue)或是类似的材料。可以执行这样制程的接合机台已经广为人知。在封装层260接合粘着到孔穴墙350上之后,还可以进行另一次的硬化制程。
在另一个实施例中,可以直接使用具有粘着特性的材料,来作为孔穴墙350的材质。这样,在硬化制程之前,封装层260就可以直接放在孔穴墙350上,然后才进行硬化。硬化制程的温度可以是大约介于50摄氏度(℃)到500摄氏度(℃)之间,其制程环境空气可以是一般空气、氮气、氧气等,其时间可以是大约介于10分钟到120分钟之间。这样的材质可以选自环氧树脂系列、聚酰亚胺(polyimide)系列、酚(phenol)系列、压克力(arrylic)系列、酚醛树脂(novolak)系列、苯并环丁烷(benzocyclobutane,BCB)系列、聚苯恶唑(polybenzoxazole,PBO)系列、聚二融环庚稀(polynorbornene)系列、等等类似的光致抗蚀剂都可以用来作为孔穴墙350的材料。
图3d显示了在图3c里的封装层260放在基底210上之后的晶圆300。最后的架构中,具有一个空气孔穴270。这样的孔穴也可以填入一透明的环氧树脂。但是,对于CMOS影像感测器而言,空气孔穴是具有比较好的光穿透率。
接着,晶圆300可以被切割成个别独立的晶粒。晶圆300可以沿着虚线280所指示的切割道(scribe line)进行切割。因为孔穴墙350所提供的密封效果,所以可以避免或是降低空气孔穴270遭受到污染。如果空气孔穴270遭受到污染,将会对底下的CMOS影像感测器有不良的影响。
如上所述,图3e为依据本发明所实施的孔穴墙350的立体图。虽然图上的孔穴墙是用长方形的图案表示,但是,孔穴墙可以用任何合适的图案来实施。譬如说,孔穴墙的图案可以是正方形、圆形、椭圆形、或是任何的多边形等等。
虽然本发明已通过较佳实施例说明如上,但该较佳实施例并非用以限定本发明。本领域的技术人员,在不脱离本发明的精神和范围内,应有能力对该较佳实施例做出各种更改和补充,因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下:
晶圆:110
晶粒:112
孔穴结构:118
准备好的晶圆:120
封装层:130
接合机台:132
完成的晶圆:140
晶圆:200
基底:210
间隔层:212
微透镜:214
孔穴墙:250
封装层:260
空气孔穴:270
切割道:280
晶圆:300
孔穴墙:350

Claims (5)

1.一种形成一半导体结构的方法,其特征在于,该形成一半导体结构的方法包含有:
提供一基底,具有至少一晶粒;
形成多个孔穴墙于该基底上,该孔穴墙是设置于该晶粒的四周,且以一环氧化树脂构成,其中围绕一晶粒的孔穴墙与围绕另一晶粒的孔穴墙相分隔;以及
将一封装层粘贴封住该孔穴墙上。
2.根据权利要求1所述的形成一半导体结构的方法,其特征在于,于粘贴封住该孔穴墙的步骤后,另包含有一步骤,将该孔穴墙硬化。
3.根据权利要求2所述的形成一半导体结构的方法,其特征在于,该硬化步骤是为一热硬化制程或是一电磁波放射硬化制程。
4.根据权利要求1所述的形成一半导体结构的方法,其特征在于,形成该孔穴墙的步骤包含有:
形成一第一层于该基底上,该第一层包含有一光敏物质;
依据一第一图案,对于该第一层进行曝光,该第一图案定义该孔穴墙;以及
对该第一层进行显影,使得该第一层中不希望的部分去除,遗留下来的部分形成该孔穴墙。
5.根据权利要求1所述的形成一半导体结构的方法,其特征在于,该封装层的厚度大于300微米。
CNB2006100578977A 2005-03-24 2006-03-03 形成一半导体结构的方法 Active CN100463203C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US66487605P 2005-03-24 2005-03-24
US60/664,876 2005-03-24
US11/166,454 2005-06-24

Publications (2)

Publication Number Publication Date
CN1838420A CN1838420A (zh) 2006-09-27
CN100463203C true CN100463203C (zh) 2009-02-18

Family

ID=37015733

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100578977A Active CN100463203C (zh) 2005-03-24 2006-03-03 形成一半导体结构的方法

Country Status (4)

Country Link
US (1) US7378724B2 (zh)
JP (1) JP2006270058A (zh)
CN (1) CN100463203C (zh)
TW (1) TWI267150B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103205087A (zh) * 2012-01-16 2013-07-17 日东电工株式会社 中空封装用树脂片及其制法、以及中空型电子部件装置的制法及中空型电子部件装置

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6993169B2 (en) * 2001-01-11 2006-01-31 Trestle Corporation System and method for finding regions of interest for microscopic digital montage imaging
US20070075236A1 (en) * 2005-09-30 2007-04-05 Po-Hung Chen Packaging method of a light-sensing semiconductor device and packaging structure thereof
JP2007173496A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd 固体撮像素子用パッケージおよび固体撮像装置
EP1870936A1 (fr) * 2006-06-19 2007-12-26 STMicroelectronics (Rousset) SAS Procédé de fabrication de lentilles, notamment pour imageur intégré
KR100769722B1 (ko) * 2006-10-10 2007-10-24 삼성전기주식회사 이미지센서의 웨이퍼 레벨 칩 스케일 패키지 및 그제조방법
WO2008053849A1 (fr) * 2006-11-02 2008-05-08 Toppan Printing Co., Ltd. Périphérique d'imagerie à l'état condensécondensé et procédé de fabrication correspondant
CA2685080A1 (en) 2007-04-24 2008-11-06 Flextronics Ap Llc Small form factor modules using wafer level optics with bottom cavity and flip-chip assembly
KR100826393B1 (ko) 2007-05-22 2008-05-02 삼성전기주식회사 전도성 패턴을 갖는 실링 라인으로 구비된 웨이퍼 레벨디바이스 패키지 및 그 패키징 방법
US8093092B2 (en) * 2007-06-08 2012-01-10 Flextronics Ap, Llc Techniques for glass attachment in an image sensor package
US20080308922A1 (en) * 2007-06-14 2008-12-18 Yiwen Zhang Method for packaging semiconductors at a wafer level
JP4942671B2 (ja) * 2008-01-24 2012-05-30 株式会社フジクラ 半導体装置およびその製造方法
US9118825B2 (en) 2008-02-22 2015-08-25 Nan Chang O-Film Optoelectronics Technology Ltd. Attachment of wafer level optics
JP2009218482A (ja) * 2008-03-12 2009-09-24 Fujikura Ltd 半導体パッケージおよびその製造方法
CN101546712B (zh) * 2008-03-28 2010-09-08 菱生精密工业股份有限公司 具有腔室的半导体封装方法
JP5264332B2 (ja) * 2008-07-09 2013-08-14 ラピスセミコンダクタ株式会社 接合ウエハ、その製造方法、及び半導体装置の製造方法
EP2400541A4 (en) * 2009-02-23 2013-03-27 Sumitomo Bakelite Co SEMICONDUCTOR WAFER ASSEMBLY, METHOD FOR PRODUCING SEMICONDUCTOR WAFER ASSEMBLY, AND SEMICONDUCTOR DEVICE
US20120012963A1 (en) * 2009-02-27 2012-01-19 Zhuqing Zhang Micro device packaging
JPWO2010103903A1 (ja) * 2009-03-12 2012-09-13 住友ベークライト株式会社 スペーサ形成用フィルム、半導体ウエハーおよび半導体装置
US9419032B2 (en) * 2009-08-14 2016-08-16 Nanchang O-Film Optoelectronics Technology Ltd Wafer level camera module with molded housing and method of manufacturing
CN102696102A (zh) * 2009-09-09 2012-09-26 住友电木株式会社 半导体晶片接合体的制造方法、半导体晶片接合体和半导体装置
KR101102684B1 (ko) * 2009-11-27 2012-01-05 주식회사 하이닉스반도체 웨이퍼 및 그 형성 방법
US8551814B2 (en) * 2010-03-11 2013-10-08 Freescale Semiconductor, Inc. Method of fabricating a semiconductor device that limits damage to elements of the semiconductor device that are exposed during processing
JP2011205035A (ja) * 2010-03-26 2011-10-13 Sumitomo Bakelite Co Ltd 半導体ウエハー接合体の製造方法、半導体ウエハー接合体および半導体装置
CN102738013B (zh) * 2011-04-13 2016-04-20 精材科技股份有限公司 晶片封装体及其制作方法
US20130122247A1 (en) * 2011-11-10 2013-05-16 Omnivision Technologies, Inc. Spacer Wafer For Wafer-Level Camera And Method For Manufacturing Same
US8826511B2 (en) 2011-11-15 2014-09-09 Omnivision Technologies, Inc. Spacer wafer for wafer-level camera and method of manufacturing same
US9472633B1 (en) 2011-11-28 2016-10-18 Qorvo Us, Inc. Transistor gate having an insulating layer support structure
US9716081B2 (en) * 2012-05-17 2017-07-25 Heptagon Micro Optics Pte. Ltd. Assembly of wafer stacks
CN103730426A (zh) * 2012-10-15 2014-04-16 稳懋半导体股份有限公司 气腔式封装结构及方法
US9450004B2 (en) 2014-11-14 2016-09-20 Omnivision Technologies, Inc. Wafer-level encapsulated semiconductor device, and method for fabricating same
US9859180B2 (en) 2016-02-17 2018-01-02 Semiconductor Components Industries, Llc High reliability wafer level semiconductor packaging
US10677964B2 (en) 2017-10-23 2020-06-09 Omnivision Technologies, Inc. Lens wafer assembly and associated method for manufacturing a stepped spacer wafer

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209316A (ja) * 1997-01-21 1998-08-07 Kyocera Corp 固体撮像素子収納用パッケージ
JP2000036384A (ja) * 1998-07-17 2000-02-02 Nec Corp 有機薄膜elデバイスの製造方法
US6204454B1 (en) * 1997-12-27 2001-03-20 Tdk Corporation Wiring board and process for the production thereof
US6635941B2 (en) * 2001-03-21 2003-10-21 Canon Kabushiki Kaisha Structure of semiconductor device with improved reliability
US6679964B2 (en) * 2000-07-14 2004-01-20 Slight Opto-Electronics Co., Ltd. Method for integrating image sensors with optical components
US20040077121A1 (en) * 2002-04-22 2004-04-22 Hiroshi Maeda Solid-state imaging device and method of manufacturing said solid-state imaging device
US6838765B2 (en) * 2000-10-10 2005-01-04 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214717B1 (en) * 1998-11-16 2001-04-10 Taiwan Semiconductor Manufacturing Company Method for adding plasma treatment on bond pad to prevent bond pad staining problems
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US6590269B1 (en) * 2002-04-01 2003-07-08 Kingpak Technology Inc. Package structure for a photosensitive chip
US6759276B1 (en) * 2002-07-30 2004-07-06 Taiwan Semiconductor Manufacturing Company Material to improve CMOS image sensor yield during wafer sawing

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209316A (ja) * 1997-01-21 1998-08-07 Kyocera Corp 固体撮像素子収納用パッケージ
US6204454B1 (en) * 1997-12-27 2001-03-20 Tdk Corporation Wiring board and process for the production thereof
JP2000036384A (ja) * 1998-07-17 2000-02-02 Nec Corp 有機薄膜elデバイスの製造方法
US6679964B2 (en) * 2000-07-14 2004-01-20 Slight Opto-Electronics Co., Ltd. Method for integrating image sensors with optical components
US6838765B2 (en) * 2000-10-10 2005-01-04 Sanyo Electric Co., Ltd. Semiconductor device and manufacturing method thereof
US6635941B2 (en) * 2001-03-21 2003-10-21 Canon Kabushiki Kaisha Structure of semiconductor device with improved reliability
US20040077121A1 (en) * 2002-04-22 2004-04-22 Hiroshi Maeda Solid-state imaging device and method of manufacturing said solid-state imaging device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103205087A (zh) * 2012-01-16 2013-07-17 日东电工株式会社 中空封装用树脂片及其制法、以及中空型电子部件装置的制法及中空型电子部件装置

Also Published As

Publication number Publication date
TWI267150B (en) 2006-11-21
JP2006270058A (ja) 2006-10-05
TW200634947A (en) 2006-10-01
US20060213804A1 (en) 2006-09-28
CN1838420A (zh) 2006-09-27
US7378724B2 (en) 2008-05-27

Similar Documents

Publication Publication Date Title
CN100463203C (zh) 形成一半导体结构的方法
KR100427993B1 (ko) 고체 촬상장치 및 그 제조방법
US6930327B2 (en) Solid-state imaging device and method of manufacturing the same
US6794218B2 (en) Glass attachment over micro-lens arrays
US6956295B2 (en) Flip-chip image sensor packages
KR100755165B1 (ko) 반도체 장치, 광학 장치용 모듈 및 반도체 장치의 제조 방법
US8164191B2 (en) Semiconductor device
KR100791730B1 (ko) 반도체 장치 및 그 제조 방법
US7521657B2 (en) Assembly having wafer with image sensor chips, a photo-sensitive adhesive pattern and plate thereof and method of manufacturing the same
JP4241160B2 (ja) 固体撮像装置の製造方法
JP2003197885A (ja) 光デバイス及びその製造方法、光モジュール、回路基板並びに電子機器
CN101355063B (zh) 电子装置以及制造电子装置的方法
TWI467747B (zh) 固態攝影裝置及其製造方法
KR20100025538A (ko) 반도체 패키지 및 그 제조 방법
US8270177B2 (en) Electronic device and method for manufacturing electronic device
TWI442535B (zh) 電子元件封裝體及其製作方法
US20050176168A1 (en) Package structure of optical device and method for manufacturing the same
JP2002231920A (ja) 固体撮像装置及びその製造方法
JP4714499B2 (ja) 半導体撮像装置およびその製造方法
JP2003347529A (ja) 固体撮像装置およびその製造方法
JP2009081201A (ja) 裏面照射型撮像装置の製造方法
JP2007150266A (ja) 固体撮像装置の製造方法、及び固体撮像装置
US20180226442A1 (en) Image sensor and manufacturing method thereof
KR19990000220A (ko) 고체 촬상 소자의 제조 방법
CN100565887C (zh) 感测器封装构造及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant