CN100454381C - 显示装置和显示方法 - Google Patents

显示装置和显示方法 Download PDF

Info

Publication number
CN100454381C
CN100454381C CNB2005101370488A CN200510137048A CN100454381C CN 100454381 C CN100454381 C CN 100454381C CN B2005101370488 A CNB2005101370488 A CN B2005101370488A CN 200510137048 A CN200510137048 A CN 200510137048A CN 100454381 C CN100454381 C CN 100454381C
Authority
CN
China
Prior art keywords
modulation pattern
pattern
modulation
frame
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101370488A
Other languages
English (en)
Other versions
CN1866345A (zh
Inventor
山田泉树
仲岛义晴
木田芳利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display West Inc
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1866345A publication Critical patent/CN1866345A/zh
Application granted granted Critical
Publication of CN100454381C publication Critical patent/CN100454381C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2059—Display of intermediate tones using error diffusion
    • G09G3/2062—Display of intermediate tones using error diffusion using error diffusion in time
    • G09G3/2066—Display of intermediate tones using error diffusion using error diffusion in time with error diffusion in both space and time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

一种显示装置和显示方法，能够防止FRC方法的三角阵列像素中噪声的产生，并且能够防止图像质量降低，也就是说，预定阵列像素的显示装置通过交替地显示2n等级和(2n+2)等级来显示(2n+1)等级，包括：调制图案产生电路，用于产生空间/时间调制图案，每帧(F)切换所述时间调制图案以及每NF(N是偶数)改变应用所述空间调制图案的顺序；数据处理电路，用于根据调制图案产生电路产生的调制图案来调制图像数据；以及驱动电路，用于根据数据处理电路的已调数据驱动显示器。

Description

显示装置和显示方法
相关申请的交叉引用
本发明包含与于2004年12月8日在日本专利局提交的日本专利申请No.2004-356066有关的主题，该专利申请的全部内容通过引用结合于本文中。
技术领域
本发明涉及一种显示装置，它利用帧速率控制(FRC)方法控制像素的等级(gradation)，更具体地说，本发明涉及交替显示2n等级和(2n+2)等级以便显示(2n+1)等级的条状阵列(stripe array)和三角阵列(delta array)像素的显示装置和显示方法。
背景技术
在例如液晶显示装置中使用的FRC方法是一种表示等级的方法，它每一帧显示不同的等级以便表示一个中间等级。
图1A和1B是用于解释FRC方法的原理的图。在FRC方法中，如图1A所示，在第一帧(1F)中显示2n等级(n≥0)，并且在第二帧(2F)中显示(2n+2)等级。如图所示，在对每个帧重复上述过程时，能够表示(2n+1)等级。但是，由于显示器虽然设计成以60Hz驱动但实质上以30Hz驱动，因此显示器最终看起来在闪烁。
因此，执行如图2所示的空间和时间处理以便消除此问题。具体地说，在观看某个像素时，并非在相邻像素上显示相同等级。
但是，在反电极每1H(1个水平周期)和每1F执行反相操作的1H1FVCOM反相驱动中，如果持续地如图2所示驱动显示器，则在观看某个像素时，极性(暂时用+和-表示)在2n等级显示时仅写为+(-)极性，而在(2n+2)等级显示时仅写为-(+)极性。最佳VCOM偏移或者直流分量被添加到液晶中，从而发生老化现象。
因此，如图3所示，在观看一个像素时，以上问题能够通过以下方法来避免：每2F切换空间调制图案以便2n等级显示的图案和(2n+2)等级显示的图案均等地出现，包括信号的极性(参见例如日本待审专利出版物(Kokai)No.7-120725)。
发明内容
对于应用FRC方法的像素阵列，存在条状阵列和三角阵列。
图4A和4B是在条状阵列和三角阵列中利用相同空间调制图案处理数据的情况下，条状阵列中显示屏上图案的示意图。图5A和5B是在条状阵列和三角阵列中利用相同空间调制图案处理数据的情况下，三角阵列中显示屏上图案的示意图。
在条状阵列中，没有显示相同等级的像素为相邻像素。但是，在三角阵列的情况下，每行像素偏移1.5点，因此总有显示相同等级的像素为相邻像素。具体地说，图5A和5B所示三角阵列中的图案存在垂直噪声因此降低了图像质量。此外，这些现象在由于视觉特性导致像素间距大时以及在用于2n等级和(2n+2)等级的电位差大时是显著的。
因此，需要提供一种显示装置和显示方法，它能够防止FRC方法在三角阵列像素中产生噪声并且能够防止图像质量下降。
根据本发明实施例的第一方面，提供一种预定阵列像素的显示装置，它通过交替地显示2n等级和(2n+2)等级来显示(2n+1)等级，该显示装置包括：调制图案产生电路，用于产生空间/时间调制图案，以便每帧(F)切换所述时间调制图案以及每NF(N是偶数)改变应用所述空间调制图案的顺序；数据处理电路，用于根据所述调制图案产生电路产生的调制图案调制图像数据；以及驱动电路，用于根据数据处理电路的已调数据驱动显示器的驱动电路。
根据本发明的实施例的第二方面，提供一种预定阵列像素的显示装置，它通过交替地显示2n等级和(2n+2)等级来显示(2n+1)等级，该显示装置包括：显示单元，其中包括液晶单元的像素排列在矩阵中，并且像素连接到数据线；调制图案产生电路，用于产生空间/时间调制图案，它以便每帧(F)切换所述时间调制图案以及每NF(N是偶数)改变应用所述空间调制图案的顺序；数据处理电路，用于根据所述调制图案产生电路产生的调制图案来调制图像数据；以及驱动电路，用于根据数据处理电路的已调数据通过驱动数据线来驱动显示器。
最好，调制图案产生电路同步于为每个水平周期(H)提供的水平驱动时钟和为每帧(F)提供的垂直驱动时钟，每帧(F)切换所述时间调制图案以及每NF(N是偶数)改变应用所述空间调制图案的顺序。
最好，数据处理电路同步于预定时钟根据调制图案产生电路提供的调制图案来产生点调制信号图案，并且将此点调制图案添加到所述输入图像数据以产生已调数据。
根据本发明的实施例的第三方面，提供一种显示预定阵列像素的方法，它通过交替地显示2n等级和(2n+2)等级来显示(2n+1)等级，该方法包括：产生空间/时间调制图案，以便每帧(F)切换所述时间调制图案以及每NF(N是偶数)改变应用所述空间调制图案的顺序；根据所述产生的调制图案来调制图像数据；以及根据已调数据驱动显示器。
根据本发明的实施例，在例如调制图案产生电路中，在观看某一数据线时，产生调制图案以便分配的等级每2H切换，然后每1F切换，然后每128F切换。此外，数据处理电路产生与预定时钟组合的点调制图案以便例如为各个数据分配等级，并且将此点调制图案添加到数据中以将(2n)等级显示数据调制到(2n+2)等级显示数据。
根据本发明的实施例，优点是没有噪声、不会偏离最佳VCOM并且没有老化的显示器成为可能。此外，不必使用复杂的空间调制图案，因此，不需要每场转换空间调制图案或者随机产生空间调制图案的存储器。
附图说明
本发明的上述及其它目的和特征在阅读对结合附图给出的优选实施例的详细说明后将变得更加清楚，附图中：
图1A和1B是用于解释FRC方法的原理的图；
图2是用于解释应用空间和时间处理以便消除闪烁的FRC方法的示意图；
图3是用于解释执行空间和时间处理且采用设计成不偏离最佳VCOM的图案的FRC方法的示意图；
图4A和4B是在通过在条状阵列和三角阵列中采用相同的空间调制图案处理数据时条状阵列中显示屏上图案的示意图；
图5A和5B是在条状阵列和三角阵列中采用相同的空间调制图案处理数据时三角阵列中显示屏上图案的示意图。
图6是根据本发明的实施例的液晶显示装置的电路图；
图7是有效显示区的配置实例的电路图；
图8是显示空间调制图案的示意图，其中使三角阵列像素中水平方向图案的空间频率和垂直方向图案的空间频率最高，并且防止噪声被识别；
图9A和9B是显示比较在三角阵列中显示平均亮度所需的水平方向上的多个点的实例的示意图；
图10A和10B是显示比较三角阵列中显示平均亮度所需的多条线的实例的示意图；
图11是显示时间调制图案和VCOM极性之间关系的示意图；
图12A和12B是用于解释每1F切换空间调制图案时最佳VCOM的偏移和直流偏置引起的老化的示意图；
图13是显示本发明实施例的空间/时间调制图案产生电路产生的调制信号图案的实例的示意图；
图14是显示本发明实施例的允许产生调制信号图案的空间/时间调制图案产生电路的配置的特定实例的电路图。
图15是显示本发明实施例的FRC数据处理电路的配置的特定实例的电路图；
图16A到16E是图15的FRC数据处理电路的时间图；以及
图17A和17B是显示在本发明实施例中每1F切换空间调制图案以及每128F改变应用图案的顺序以及VCOM的状态的时间调制图案。
具体实施方式
下面将参考附图具体描述本发明的优选实施例。
图6是显示根据本发明的实施例的液晶显示装置的电路图。
根据本发明实施例的液晶显示装置10采用FRC方法。如稍后将具体解释，它配置为设置三角阵列的最佳空间调制图案(时间调制图案)，每1帧(F)切换此时间调制图案，并且每NF(N是偶数)改变应用所述空间调制图案的顺序，以便允许驱动，其中在三角阵列像素中使用FRC时，最佳VCOM在(2N)F中整体不偏移，且直流偏置也被消除，以及便于不降低图像质量而允许最佳驱动。注意，本发明不仅能够应用于三角阵列像素的显示器，而且也能应用于条状阵列像素的显示器，并且能够获得诸如噪声消除等效果。但是，在以下描述中，将以设置三角阵列像素的最佳空间调制图案的情况为例进行解释。
如图6所示，液晶显示装置10具有下列主要部件：有效显示区11、垂直驱动电路(门驱动器)12、水平驱动电路(源驱动器)13、空间/时间调制图案产生电路14以及FRC数据处理电路15。有效显示区11、垂直驱动电路12、水平驱动电路13、空间/时间调制图案产生电路14以及FRC数据处理电路15集成在例如玻璃衬底的透明绝缘衬底上。
有效显示区11具有包括排列在阵列中的液晶单元的多个像素。
图7是显示有效显示区11的配置的特定实例的电路图。注意，在图7中，为了简化附图，显示了三行四列的像素阵列的情况作为实例。在图7中，在有效显示区11中，垂直扫描线SCL1到SCL3以及数据线DTL1到DTL4布置在一个矩阵中，并且单元像素111布置在它们的交叉部分处。
每个单元像素111具有由薄膜晶体管TFT、液晶单元LC以及保持电容器Cs构成的像素晶体管。薄膜晶体管TFT的栅极连接到矩阵阵列的对应垂直扫描线SCL1到SCL3，并且其源极连接到矩阵阵列的对应数据线DTL1到DTL4。每个液晶单元LC在它的像素电极连接到薄膜晶体管TFT的漏极，并且在其反电极连接到公共线CML1。保持电容器Cs连接在薄膜晶体管TFT的漏极和公共线CML1之间。向公共线CML1提供预定的交流电压，以作为公共电压VCOM。
垂直扫描线SCL1到SCL3的第一端连接到垂直驱动电路12的对应行的输出端，如图6所示。垂直驱动电路12由例如移位寄存器配置，并且顺序地产生与垂直传送时钟VCK同步的垂直选择脉冲，并且将该垂直选择脉冲提供给垂直扫描线SCL1到SCL3以执行垂直扫描。
数据线DTL1到DTL4的第一端连接到与水平驱动电路13对应的列的输出端，如图6所示。水平驱动电路13由移位寄存器、锁存器电路、数/模转换器(DAC)等作为主要部件配置。水平驱动电路13同步于移位寄存器中的水平传送时钟HCK，从传送级顺序地输出移位脉冲以执行水平扫描，响应于来自采样锁存器电路中的移位寄存器的采样脉冲，以点顺序对数据处理电路15给出的预定比特的数字图像数据进行采样并锁存，并且在行定序锁存器电路中以1行为单位将以点顺序锁存的数字图像数据再次锁存以便行定序，然后在DAC将1行的数字图像数据转换为模拟图像信号，并将该信号输出到对应的数据线DTL1到DTL4。
空间/时间调制图案产生电路14接收为每1H提供的水平驱动时钟HD和为每帧提供的垂直驱动时钟VD，产生如图8所示的对应于三角阵列像素的空间/时间调制图案，并将该空间/时间调制图案输出到数据处理电路15。
空间/时间调制图案产生电路14同步于为每1H提供的水平驱动时钟HD和为每1F提供的垂直驱动时钟VD，产生空间/时间调制图案，在1F切换所述时间调制图案并在NF(N是偶数)改变应用空间调制图案的顺序，从而实现在(2N)F中最佳VCOM完全没有偏差并且直流偏置被消除的驱动，然后将该空间/时间调制图案作为调制信号图案S14提供给FRC数据处理电路15。
下面解释在本发明实施例中，在三角阵列的FRC中，同步于为每1H提供的水平驱动时钟HD和为每1F提供的垂直驱动时钟VD，产生空间/时间调制图案，在1F切换所述时间调制图案并在NF(N是偶数)改变应用空间调制图案的顺序，从而实现在(2N)F中完全没有偏离最佳VCOM且直流偏置被消除的驱动的原因。
图8示出设计成使三角阵列像素中水平方向图案的空间频率和垂直方向图案的空间频率变得最高，并且无法识别出噪声的空间调制图案。在条状阵列中，显示平均亮度所需的水平方向中点的数量和垂直方向中线的数量是1点/1线。图4所示图案与其对应。在三角阵列中，显示平均亮度所需的水平方向中点的数量和垂直方向中线的数量是1.5点/1线。在以那种方式形成图案时，它变为如图8所示。
此外，图9A和9B以及图10A和10B示出比较在三角阵列图案中显示平均亮度所需的水平方向点的数量和垂直方向线的数量的实例。图9A示出一个空间调制图案，该图案显示在本发明实施例中在水平方向显示平均亮度所需的点的数量，以及图9B示出一个空间调制图案，该图案显示在图5B的水平方向显示平均亮度所需的点的数量。图10A示出一个空间调制图案，该图案显示在本发明实施例中在垂直方向上显示平均亮度所需的线的数量，以及图10B示出一个空间调制图案，该图案显示在图5B中在垂直方向上显示平均亮度所需的线的数量。
如各图所示，在所有情况下，垂直方向可以用一行表示，但在水平方向下，在以往的图案中六个点是必需的，而在新图案中，1.5个点就足够了。因此，在以往的图案中，结果是水平方向图案的空间频率低，并且产生了噪声。
图11A和11B示出时间调制图案和VCOM极性之间的关系，其中图11A示出空间调制图案每2F(15Hz)切换的情况，当每2F(15Hz)切换图案以便最佳VCOM不偏离时，图案切换可识别并产生噪声，而图11B示出空间调制图案每1F(30Hz)切换的情况，每1F(30Hz)切换图案时，图案可见但切换不可识别，但是，由于偏离最佳VCOM，并且在液晶中增加了直流偏置，因此引起老化，图中的+和-表示VCOM极性。此外，图12A和12B是用于解释每1F切换空间调制图案时与最佳VCOM的偏离以及由直流偏置导致老化发生的示意图，其中图12A示出如下情况，在没有使用FRC时，V0/2变成最佳VCOM，但在使用FRC时，最佳VCOM将偏离刚好(V0-V1)/2，图12B示出如下情况，在没有使用FRC时，相对于VCOM将V0施加到液晶上，但是在使用FRC时，将恒定直流偏置施加到VCOM上，因此变成老化的原因。
如图11A和11B以及图12A和12B所示，如果包括VCOM的极性，则对同一像素连续应用极性不变的电位变成与最佳VCOM偏离及老化的原因。因此，这可以通过在每2F切换空间调制图案来避免，但时间调制图案频率实质上变成15Hz，因此类似闪烁的噪声产生，尤其是在像素间距大的情况下以及用于2n等级和(2n+2)等级的电位差大的情况下，这种类似闪烁的噪声很显著，可被识别。在提高时间调制图案的频率并且在每1F切换空间调制图案时，噪声不再被识别。但是，如之前解释的，这成为与最佳VCOM偏离以及老化的原因。
因此，如先前解释的，本发明实施例配置为在1F切换所述时间调制图案并且在NF(N是偶数)改变应用所述空间调制图案的顺序，从而实现(2N)F中完全没有偏离最佳VCOM且直流偏置被消除的驱动。这时，如果将N设置为2的幂，则电路能够仅仅用一个简单的分频电路来配置，电路配置因此变得简单。此外，在N＝大约128F时，在切换应用图案的顺序时的闪烁不被识别。如上所述，在三角阵列像素中利用FRC，不降低图像质量的最佳驱动是可能的。
图13A到13C是显示本发明实施例的空间/时间调制图案产生电路14产生的调制信号图案的实例的示意图。图13A示出垂直驱动时钟VD，图13B示出水平驱动时钟HD，图13C示出产生的调制信号图案。这里，示出了产生空间/时间调制图案，以在1帧(1F)切换所述时间调制图案且在128帧(128F)改变应用所述空间调制图案的顺序，从而实现在256(2×128)帧中完全不偏离最佳VCOM且直流偏置被消除的驱动的实例。
图14是显示如图13C所示的能够产生调制信号图案的空间/时间调制图案产生电路的配置的特定实例的电路图。
图14的空间/时间调制图案产生电路14由T型触发器(TFF)1401到1410、两输入的“与”门1411到1414、反相器1415到1417以及两输入的“或”门1418和1419配置。
水平驱动时钟HD提供到TFF 1401的输入T，并且垂直驱动时钟VD提供到TFF 1403的输入T。TFF 1401的输出Q连接到TFF 1402的输入T，TFF 1402的输出Q连接到“与”门1411的一个输入端，并且XQ连接到“与”门1412的一个输入端。此外，TFF 1403的输出Q连接到TFF1404的输入T、“与”门1411的另一输入端以及反相器1415的输入端，并且反相器1415的输出端连接到“与”门1412的另一输入端。“与”门1411的输出端连接到“或”门1418的一个输入端，并且“与”门1412的输出端连接到“或”门1418的另一输入端。“或”门1418的输出端连接到“与”门1413的一个输入端和反相器1416的输入端。TFF 1404到1410级联到TFF 1403的输出Q。最后一级TFF 1410的输出Q连接到“与”门1413的另一输入端和反相器1417的输入端。反相器1416的输出端连接到“与”门1414的一个输入端，并且反相器1417的输出端连接到“与”门1414的另一输入端。“与”门1413的输出端连接到“或”门1419的一个输入端，并且“与”门1414的输出端连接到“或”门1419的另一输入端。
在图14的空间/时间调制图案产生电路14中，由于TFF 1401和1402的关系，通过将水平驱动时钟HD的频率二分频来产生如图13C所示的时间调制图案。同步于作为输入接收的每帧的垂直驱动时钟VD，由TFF 1403、“与”门1411和1412、反相器1415、“或”门1418等对所述时间调制图案进行切换。按照“或”门1418的输出和TFF 1410的输出经由“与”门1413和1414、反相器1416和1417以及“或”门1419得到的逻辑计算结果，在1帧(1F)切换所述时间调制图案且在128帧(128F)改变应用所述空间调制图案的顺序。此空间/时间调制图案产生电路14产生图13C的调制信号图案S14，以便待指定的等级从图8在每2H切换且在每1F切换，以及在注意某一数据线时在每128F切换。
FRC数据处理电路15同步于主时钟MCK，根据空间/时间调制图案产生电路14提供的调制信号图案S14产生点调制信号图案DMP，将该点调制图案应用到从外部输入的数字图像数据DT，以产生已调数据S15，并将该已调数据S15提供给水平驱动电路13。
图15是显示本发明实施例的FRC数据处理电路15的配置的特定实例的电路图。此外，图16A到16E是图15的FRC数据处理电路的时序图。图16A显示调制信号图案S14，图16B显示主时钟MCK，图16C显示点调制信号图案DMP，图16D显示输入数字图像数据DT 以及图16E显示输出已调数据S15，已调数据表示以下等级显示数据：用
Figure C20051013704800141
表示的2N等级显示数据和用
Figure C20051013704800142
表示的(2N+2)等级显示数据。
图15的FRC数据处理电路15由TFF 1501、两输入“与”门1502和1503、反相器1504、两输入“或”门1505及加法器1506配置。
主时钟MCK提供给TFF 1501的输入T，并且TFF 1501的输出Q连接到“与”门1502和1503的第一输入端。“与”门1502的另一输入端和反相器1504的输入端连接到调制信号图案S14的提供线，以及反相器1504的输出端连接到“与”门1503的另一输入端。“与”门1502的输出端连接到“或”门1505的一个输入端，并且“与”门1503的输出端连接到“或”门1505的另一输入端。向加法器1506提供数字图像数据DT和从″或″门1505输出的点调制信号图案DMP。
如图16A到16E所示，此FRC数据处理电路15产生与主时钟MCK的分频时钟组合的时钟(即点调制信号图案DMP)以对应于图8的图案将其分配给各个数据，然后将该点调制信号图案DMP添加到数据DT以将(2n)等级显示数据调制为(2n+2)等级显示数据，并将已调制的数据发送到水平驱动电路13。
接下来，将对图6的电路的操作进行解释。
在每1H向空间/时间调制图案产生电路14提供水平驱动时钟HD，并在每1帧向其提供垂直驱动时钟VD。在空间/时间调制图案产生电路14中，执行如下处理：同步于为每1H提供的水平驱动时钟HD和为每1F提供的垂直驱动时钟VD，产生空间/时间调制图案，在1帧(1F)切换所述时间调制图案且在128帧改变应用所述空间调制图案的顺序，从而实现在(2x128)帧中完全没有偏离最佳VCOM且直流偏置被消除的驱动，以及将该空间/时间调制图案作为调制信号图案S14提供给FRC数据处理电路15。
FRC数据处理电路15从空间/时间调制图案产生电路14接收调制信号图案S14，并产生作为与主时钟MCK的分频时钟组合的时钟的点调制信号图案DMP，以便分配给各个数据。然后，在输入处将产生的点调制信号图案DM添加到数字图像数据DT。由此，(2n)等级显示数据调制到(2n+2)等级显示数据，并传送到水平驱动电路13。
此外，垂直驱动电路12同步于垂直传送时钟VCK顺序产生垂直选择脉冲，并将该脉冲应用到垂直扫描线SCL1到SCL3，用于垂直扫描。然后，水平驱动电路13同步于移位寄存器中的水平传送时钟HCK，从传送级顺序输出移位脉冲以用于水平扫描。采样锁存器电路响应于来自移位寄存器的采样脉冲，以点顺序对FRC数据处理电路15给出的预定比特的数字图像数据进行采样和锁存。接下来，行定序锁存器电路将以点顺序锁存的数字图像数据以行为单位再次锁存以便行定序，然后DAC将一行的数字图像数据变换为模拟图像信号并且将该模拟图像信号输出到对应的数据线DTL1到DTL4。
由此，在利用FRC来交替地显示2n等级和(2n+2)等级以显示(2n+1)等级的三角阵列像素液晶显示装置10中，通过利用最佳空间调制图案，使显示的图像没有噪声、没有偏离最佳VCOM并且没有老化。
图17A和17B是显示本发明实施例中时间调制图案以及VCOM状态的示意图，该时间调制图案每1F切换空间调制图案，并且每128F切换应用图案的顺序，其中图17A示出时间调制图案，图17B示出VCOM的状态。
如图17所示，通过在每1F切换空间调制图案，以及在每NF切换空间调制图案，可以无噪声、不偏离最佳VCOM且无老化地显示图像。
如上所述，根据本发明实施例，提供一种空间/时间调制图案产生电路14，用于同步于为每1H提供的水平驱动时钟HD和为每1F提供的垂直驱动时钟VD，产生空间/时间调制图案，在1F切换所述时间调制图案且在NF(N是偶数)改变应用所述空间调制图案的顺序，从而实现在(2N)F中完全没有偏离最佳VCOM且直流偏置被消除的驱动；以及提供FRC数据处理电路15，用于同步于主时钟MCK，根据空间/时间调制图案产生电路14提供的调制信号图案S14产生点调制信号图案DMP，并将该点调制信号图案添加到从外部输入的数字图像数据DT，产生已调数据S15，以及将已调数据S15提供到水平驱动电路13，因此能够获得如下效果。
即，在利用FRC交替地显示2n等级和(2n+2)等级以显示(2n+1)等级的三角阵列像素显示装置中，通过利用最佳空间调制图案，实现无噪声显示是可能的。此外，在利用FRC方法交替地显示2n等级和(2n+2)等级以显示(2n+1)等级的条状和三角阵列像素显示装置中，通过利用最佳时间调制图案，可获得无噪声、不偏离最佳VCOM以及无老化的优点。此外，不必使用复杂的空间调制图案，因此，不需要用于为每场改变空间调制图案或者随机产生空间调制图案的存储器等。
本领域技术人员应该理解，根据设计要求及其它因素可进行各种修改、组合、子组合及变化，只要它们在所附权利要求及其等效体的范围内。

Claims (9)

1.一种显示装置，具有预定阵列像素，它通过交替地显示2n等级和2n+2等级来显示2n+1等级，所述显示装置包括：
调制图案产生电路，用于产生空间/时间调制图案，每帧(F)切换时间调制图案以及每N帧改变应用空间调制图案的顺序，其中N是偶数；
数据处理电路，用于根据所述调制图案产生电路产生的调制图案来调制图像数据；以及
驱动电路，用于根据所述数据处理电路的已调数据驱动显示器。
2.如权利要求1所述的显示装置，其特征在于，所述调制图案产生电路同步于为每个水平周期(H)提供的水平驱动时钟和为每帧(F)提供的垂直驱动时钟，每帧(F)切换所述时间调制图案以及每N帧改变应用所述空间调制图案的顺序，其中N是偶数。
3.如权利要求1所述的显示装置，其特征在于，所述数据处理电路同步于预定时钟，基于所述调制图案产生电路提供的调制图案来产生点调制信号图案，并且将此点调制信号图案添加到所述图像数据以产生已调数据。
4.如权利要求1所述的显示装置，其特征在于，
所述调制图案产生电路同步于为每个水平周期(H)提供的水平驱动时钟和为每帧(F)提供的垂直驱动时钟，每帧(F)切换所述时间调制图案以及每N帧改变应用所述空间调制图案的顺序，其中N是偶数；以及
所述数据处理电路同步于预定时钟，基于所述调制图案产生电路提供的调制图案来产生点调制信号图案，并且将此点调制信号图案添加到所述图像数据以产生已调数据。
5.一种显示装置，具有预定阵列像素，它通过交替地显示2n等级和2n+2等级来显示2n+1等级，所述显示装置包括：
显示单元，其中包括液晶单元的像素排列在矩阵中，并且所述像素连接到数据线；
调制图案产生电路，用于产生空间/时间调制图案，以便每帧(F)切换所述时间调制图案以及每N帧改变应用所述空间调制图案的顺序，其中N是偶数；
数据处理电路，用于根据所述调制图案产生电路产生的调制图案来调制图像数据；以及
驱动电路，用于根据所述数据处理电路的已调数据驱动所述数据线来驱动显示器。
6.如权利要求5所述的显示装置，其特征在于，所述调制图案产生电路同步于为每个水平周期(H)提供的水平驱动时钟和为每帧(F)提供的垂直驱动时钟，每帧(F)切换所述时间调制图案以及每N帧改变应用所述空间调制图案的顺序，其中N是偶数。
7.如权利要求5所述的显示装置，其特征在于，所述数据处理电路同步于预定时钟，基于所述调制图案产生电路提供的调制图案来产生点调制信号图案，并且将此点调制信号图案添加到所述图像数据以产生已调数据。
8.如权利要求5所述的显示装置，其特征在于，
所述调制图案产生电路同步于为每个水平周期(H)提供的水平驱动时钟和为每帧(F)提供的垂直驱动时钟，每帧(F)切换所述时间调制图案以及每N帧改变应用所述空间调制图案的顺序，其中N是偶数；以及
所述数据处理电路同步于预定时钟，基于所述调制图案产生电路提供的调制图案来产生点调制信号图案，并且将此点调制信号图案添加到所述图像数据以产生已调数据。
9.一种预定阵列像素的显示方法，它通过交替地显示2n等级和2n+2等级来显示2n+1等级，所述显示方法包括如下步骤：
产生空间/时间调制图案，以便每帧(F)切换所述时间调制图案以及每N帧改变应用所述空间调制图案的顺序，其中N是偶数；
根据所述产生的调制图案来调制图像数据，以及
根据已调数据驱动显示器。
CNB2005101370488A 2004-12-08 2005-12-08 显示装置和显示方法 Expired - Fee Related CN100454381C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004356066A JP4507869B2 (ja) 2004-12-08 2004-12-08 表示装置および表示方法
JP2004356066 2004-12-08

Publications (2)

Publication Number Publication Date
CN1866345A CN1866345A (zh) 2006-11-22
CN100454381C true CN100454381C (zh) 2009-01-21

Family

ID=36573654

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101370488A Expired - Fee Related CN100454381C (zh) 2004-12-08 2005-12-08 显示装置和显示方法

Country Status (4)

Country Link
US (1) US7619601B2 (zh)
JP (1) JP4507869B2 (zh)
KR (1) KR101119602B1 (zh)
CN (1) CN100454381C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9100647B1 (en) * 2007-01-05 2015-08-04 Marvell International Ltd. Film grain generator
EP2561506A2 (en) * 2010-04-22 2013-02-27 Qualcomm Mems Technologies, Inc Active matrix pixel with integrated processor and memory units
KR101676878B1 (ko) * 2010-06-07 2016-11-17 삼성디스플레이 주식회사 입체 영상 디스플레이를 위한 디더 패턴 발생 방법 및 장치
KR101352253B1 (ko) * 2012-04-24 2014-01-17 엘지디스플레이 주식회사 액정표시장치와 그 ｆｒｃ 방법
CN113593491B (zh) * 2021-07-13 2022-08-05 Tcl华星光电技术有限公司 显示面板的驱动方法、显示面板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120725A (ja) * 1993-08-31 1995-05-12 Toshiba Corp 液晶表示装置の駆動方法及び液晶表示装置
US5956007A (en) * 1994-08-30 1999-09-21 Fujitsu Limited Frame modulation driving circuit and method for liquid crystal display
CN1342307A (zh) * 1999-12-03 2002-03-27 松下电器产业株式会社 视频信号变换装置以及视频信号变换方法
CN1397926A (zh) * 2001-07-13 2003-02-19 日本电气株式会社 液晶显示器控制电路
CN1494096A (zh) * 2002-09-10 2004-05-05 ������������ʽ���� 熔断电路及显示驱动电路
US20040108988A1 (en) * 2002-12-05 2004-06-10 Chang-Hwe Choi Method and apparatus for driving a thin film transistor liquid crystal display
JP2004233969A (ja) * 2003-10-22 2004-08-19 Seiko Epson Corp 電気光学装置の駆動方法、電気光学装置および電子機器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3349527B2 (ja) * 1991-10-01 2002-11-25 株式会社日立製作所 液晶中間調表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07120725A (ja) * 1993-08-31 1995-05-12 Toshiba Corp 液晶表示装置の駆動方法及び液晶表示装置
US5956007A (en) * 1994-08-30 1999-09-21 Fujitsu Limited Frame modulation driving circuit and method for liquid crystal display
CN1342307A (zh) * 1999-12-03 2002-03-27 松下电器产业株式会社 视频信号变换装置以及视频信号变换方法
CN1397926A (zh) * 2001-07-13 2003-02-19 日本电气株式会社 液晶显示器控制电路
CN1494096A (zh) * 2002-09-10 2004-05-05 ������������ʽ���� 熔断电路及显示驱动电路
US20040108988A1 (en) * 2002-12-05 2004-06-10 Chang-Hwe Choi Method and apparatus for driving a thin film transistor liquid crystal display
JP2004233969A (ja) * 2003-10-22 2004-08-19 Seiko Epson Corp 電気光学装置の駆動方法、電気光学装置および電子機器

Also Published As

Publication number Publication date
CN1866345A (zh) 2006-11-22
JP4507869B2 (ja) 2010-07-21
JP2006163088A (ja) 2006-06-22
US20060119627A1 (en) 2006-06-08
KR20060064529A (ko) 2006-06-13
US7619601B2 (en) 2009-11-17
KR101119602B1 (ko) 2012-03-06

Similar Documents

Publication Publication Date Title
KR0171938B1 (ko) 액정표시장치
CN101847390B (zh) 液晶显示器的驱动设备与方法
US8581823B2 (en) Liquid crystal display device and driving method thereof
JP3799307B2 (ja) 液晶表示装置及びその駆動方法
KR100361465B1 (ko) 액정 패널 구동 방법 및 그 장치
WO2014000381A1 (zh) 阵列基板、显示装置和驱动所述阵列基板的方法
CN101231402A (zh) 液晶显示面板
JP2013182102A (ja) 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
WO2017173869A1 (zh) 液晶显示面板驱动方法、时序控制器及液晶显示装置
CN106710555A (zh) 显示面板、显示装置和显示装置的驱动方法
CN100454381C (zh) 显示装置和显示方法
JP4902185B2 (ja) 表示装置
JP2004029477A (ja) 液晶表示装置の駆動方法及び液晶表示装置
US7893910B2 (en) Method for driving liquid crystal display via circularly reversing polarities of pixels thereof
JP2008164952A (ja) 液晶表示装置
JP2008216893A (ja) 平面表示装置及びその表示方法
JP2014132320A (ja) 液晶表示装置
JP2008070406A (ja) 液晶表示装置
JP4270442B2 (ja) 表示装置およびその駆動方法
CN101661714B (zh) 液晶显示装置及其驱动方法
JP2003005695A (ja) 表示装置および多階調表示方法
JPH08328515A (ja) 画像表示装置
JP2007178509A (ja) 電気光学装置の駆動方法、表示ドライバ、電気光学装置及び電子機器
JP4241028B2 (ja) 液晶表示装置，液晶表示方法，プログラム，および記録媒体
CN101673527A (zh) 液晶显示屏画素阵列的极性反转方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121227

Address after: Aichi

Patentee after: Japan display West Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Sony Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090121

Termination date: 20191208

CF01 Termination of patent right due to non-payment of annual fee