KR101119602B1 - 표시장치 및 표시방법 - Google Patents

Abstract

FRC법의 델타 배열 화소에 있어서의 노이즈의 발생을 방지할 수 있고, 화(畵)품위의 저하를 방지할 수 있는 표시장치 및 표시방법을 제공한다.

1H 마다 공급되는 수평 드라이브 클락(HD) 및 1F 마다 공급되어 수직 드라이브 클락(VD)에 동기하여, 시간 변조패턴을 1F로 전환하는 동시에 NF(N는 짝수)로 공간 변조패턴의 적용순서를 바꿔 넣는 것으로, (2n) F로 토탈적으로 최적 VCOM이 어긋나지 않고 DC오프셋만큼도 캔슬되는 구동을 할 수 있도록 공간／시간 변조패턴을 생성하는 공간／시간 변조패턴 생성회로(14)와 마스터 클락(MCK)에 동기하여 변조 신호패턴(S14)에 근거한 도트변조 신호패턴(DMP)을 생성하고, 이 도트 변조패턴을, 외부로부터 입력되는 디지털 화상 데이터(DT)에 부가하여(가산하여) 변조 데이터(S15)를 생성하는 FRC 데이터 처리회로(15)를 가진다.

Description

표시장치 및 표시방법{Display device and display method}

도 1은 FRC법의 원리를 설명하기 위한 도면이다.

도 2는 공간적?시간적인 처리를 실시하는 것으로, 프리커의 발생을 캔슬하는 FRC법을 설명하기 위한 도면이다.

도 3은 공간적?시간적인 처리를 하고, 최적 VCOM이 어긋나지 않게 한 패턴을 이용하는 FRC법을 설명하기 위한 도면이다.

도 4는 스트라이프 배열과 델타 배열로 같은 공간 변조패턴을 사용하여 데이터 처리를 실시한 경우의 델타 배열에 있어서의 표시 화면에서의 패턴도이다.

도 5는 스트라이프 배열과 델타 배열로 같은 공간 변조패턴을 사용하여 데이터 처리를 실시한 경우의 델타 배열에 있어서의 표시 화면에서의 패턴도이다.

도 6은 본 발명과 관련되는 액정표시장치의 일실시형태를 나타내는 회로도이다.

도 7은 유효 표시부의 구성예를 나타내는 회로도이다.

도 8은 델타 배열 화소에 있어서, 수평 방향 패턴의 공간 주파수와 수직 방향 패턴의 공간 주파수가 가장 높아지도록 하여, 노이즈가 인식되지 않게 한 공간 변조패턴을 나타내는 도면이다.

도 9는 델타 배열에서의 평균 휘도를 표시하는데 필요한 수평 방향의 도트수 를 비교하는 예를 나타내는 도면이다.

도 10은 델타 배열에서의 평균 휘도를 표시하는데 필요한 라인수를 비교하는 예를 나타내는 도면이다.

도 11은 시간 변조패턴과 VCOM극성과의 관계를 나타내는 도면이다.

도 12는 공간 변조패턴을 1F 마다 전환했을 때의 최적 VCOM어긋남과 DC오프셋에 의한 인화의 발생을 설명하기 위한 도면이다.

도 13은 본 실시형태의 공간／시간 변조패턴 생성회로(14)가 생성하는 변조 신호패턴의 일예를 나타내는 도면이다.

도 14는 본 실시형태의 변조 신호 패턴을 생성 가능하게 한 공간／시간 변조패턴생성회로의 구체적인 구성예를 나타내는 회로도이다.

도 15는 본 실시형태의 FRC 데이터 처리회로의 구체적인 구성예를 나타내는 회로도이다.

도 16은 도 15의 FRC 데이터 처리회로의 타이밍 차트이다.

도 17은 본 실시형태에 있어서, 공간 변조패턴을 1F 마다 전환하는 동시에 128F 마다 패턴의 적용순서를 전환하는 시간 변조패턴과 VCOM의 상태를 나타내는 도면이다.

* 도면의 주요부분에 대한 부호의 설명

10. 액정표시장치 11. 유효 표시부

12. 수직 구동회로 13. 수평 구동회로

14. 공간／시간 변조패턴 생성회로 15. FRC 데이터 처리회로

본 발명은, 프레임 레이트 컨트롤(FRC：Frame Rate Control) 법을 이용하여 화소의 계조(階調)를 제어하는 표시장치와 관련되고, 특히, 2n계조와 (2n＋2)계조를 교대로 표시하여 (2n＋1)계조를 표시하는 스트라이프(stripe) 배열이나 델타(delta) 배열 화소의 표시장치 및 표시방법에 관한 것이다.

예를 들면, 액정표시장치에 채용되는 FRC법이란, 프레임 마다 다른 계조를 표시하여, 중간조를 표현하는 계조 표현 방법이다.

도 1(a),(b)은, FRC법의 원리를 설명하기 위한 도면이다.

FRC법에 있어서는, 도 1(a)에 나타낸 바와 같이, 제 1프레임(1F)에 2n계조(n≥0)을 표시하고, 제 2프레임(2 F)으로(2n＋2) 계조를 표시한다. 이것을 프레임

마다 반복하면, 도 1(b)에 나타낸 바와 같이, (2n＋1) 계조 표현을 할 수 있다.

단, 60Hz구동임에도 불구하고, 이대로는 실질적으로 30Hz로 구동하고 있는 것이 되므로, 눈에는 프리커(flicker)로서 보여 버리는 것이 알려져 있다.

그래서, 도 2와 같은 공간적?시간적인 처리를 실시함으로써, 이것을 캔슬하는 구동으로 하고 있다. 구체적으로는, 어느 화소에 주목했을 때에, 인접 화소에는 동계조 표시를 하지않도록 하고 있다.

그러나, 대향 전극이 1H(1수평 기간) 마다, 한편 1F 마다 반전 동작을 하는 1H1FVCOM 반전 구동에서는, 상시 도 2와 같은 구동을 하고 있으면, 어느 1 화소에 주목했을 때에 극성(가령＋와 -로 나타낸다)은, 2n계조 표시 때는＋(-) 극성만이 기입되고, (2n＋2)계조 표시 때는, －(＋) 극성만이 기입되며, 최적 VCOM이 어긋나거나, 액정에 DC성분이 가해지기 때문에 인화의 현상이 나타난다.

따라서, 도 3에 나타내는 바와 같이, 1 화소에 주목했을 때에, 2n계조 표시의 패턴과 (2n＋2) 계조 표시의 패턴이 신호의 극성을 포함하여 동일하게 나타내도록 2 F 마다 공간 변조패턴을 바꿔 넣는 것으로 이것을 회피할 수 있다(예를 들면, 특허 문헌 1 참조).

　　[특허 문헌 1]특개평 7－120725호 공보

그런데, FRC법이 적용되는 화소 배열로서는, 스트라이프 배열과 델타 배열이

있다.

도 4(a), (b)는 스트라이프 배열과 델타 배열에서 같은 공간 변조패턴을 사용하여 데이터 처리를 실시했을 경우의 스트라이프 배열에 있어서의 표시 화면에서의 패턴도이다.

도 5(a), (b)는 스트라이프 배열과 델타 배열에서 같은 공간 변조패턴을 사용하여 데이터 처리를 실시했을 경우의 델타 배열에 있어서의 표시 화면에서의 패턴도이다.

스트라이프 배열에 있어서는, 자화소와의 인접 화소에 동계조 표시를 하는 화소가 존재하지 않는다면, 델타 배열의 경우, 화소가 1행 마다 1.5 도트만큼 어긋나기 때문에, 자화소와의 인접화소에 반드시 동계조 표시를 하는 화소가 존재해 버 린다.

특히, 도 5의 델타 배열에서의 패턴은, 세로 노이즈가 발생하고, 화품위를 저하시킨다. 또, 이러한 현상은, 시각 특성에 의해 화소 피치가 큰 경우나, 2n계조와 (2n＋2)계조에 각각 사용하는 전위차가 큰 경우는 현저하게 인식되어 버린다.

본 발명의 목적은, FRC법의 델타 배열 화소에 있어서의 노이즈의 발생을 방지할 수 있어 화품위의 저하를 방지할 수 있는 표시장치 및 표시방법을 제공하는 것에 있다.

상기 목적을 달성하기 위해, 본 발명의 제 1의 관점은, 2n계조와 (2n＋2)계조를 교대로 표시하여 (2n＋1)계조를 표시하는 소정의 배열화소의 표시장치이며, 시간 변조패턴을 1프레임(F)으로 전환하는 동시에 NF(N는 짝수)로 공간 변조패턴의 적용순서를 바꿔 넣는 공간／시간 변조패턴을 생성하는 변조패턴 생성회로와, 상기 변조패턴 생성회로에 의해 생성된 변조패턴에 따라서 화상 데이터를 변조하는 데이터 처리회로와, 상기 데이터 처리회로의 변조 데이터에 따른 표시 구동을 실시하는 구동회로를 가진다.

본 발명의 제 2의 관점은, 2n계조와 (2n＋2)계조를 교대로 표시하여(2n＋1) 계조를 표시하는 소정의 배열화소의 표시장치이며, 액정 셀을 포함한 화소가 매트릭스(matrix)형으로 배열되고, 각 화소가 데이터선에 접속된 표시부와, 시간 변조 패턴을 1프레임(F)으로 전환하는 동시에 NF(N는 짝수)로 공간 변조패턴의 적용순서를 바꿔 넣는 공간／시간 변조패턴을 생성하는 변조패턴 생성회로와, 상기 변조패턴 생성회로에 의해 생성된 변조패턴에 따라서 화상 데이터를 변조하는 데이터 처리회로와, 상기 데이터 처리회로의 변조 데이터에 따라서 상기 데이터선을 구동하여 표시 구동을 실시하는 구동회로를 가진다.

매우 적합하게는, 상기 변조패턴 생성회로는, 1수평 기간(H) 마다 공급되는 수평 드라이브 클락 및 1프레임(F) 마다 공급되는 수직 드라이브 클락에 동기하여, 시간 변조패턴을 1프레임으로 전환하는 동시에 NF(N는 짝수)로 공간 변조패턴의

적용순서를 바꿔 넣는다.

매우 적합하게는, 상기 데이터 처리회로는, 소정의 클락에 동기하여 상기 변조패턴 생성회로에 의해 공급된 변조패턴에 근거한 도트변조 신호패턴을 생성하고, 이 도트 변조패턴을, 입력 화상 데이터에 부가하여 상기 변조 데이터를 생성한다.

본 발명의 제 3의 관점은, 2n계조와 (2n＋2)계조를 교대로 표시하여 (2n＋1) 계조를 표시하는 소정의 배열 화소의 표시방법이며, 시간 변조패턴을 1프레임(F)로 전환하는 동시에 NF(N는 짝수)로 공간 변조패턴의 적용순서를 바꿔 넣는 공간／시간변조패턴을 생성하고, 생성된 변조패턴에 따라서 화상 데이터를 변조하고, 변조 데이터에 따른 표시 구동을 실시한다.

본 발명에 의하면, 예를 들면, 변조패턴 생성회로에 있어서, 어느 1데이터선에 주목했을 때에, 2H 마다 할당하는 계조가 전환됨과 동시에 1F 마다 전환되고, 동시에 128F마다 전환되도록, 변조패턴이 생성된다.

그리고, 데이터 처리회로에 있어서, 예를 들면, 1데이터 마다 할당하도록 소정의 클락과 조합한 도트 변조패턴이 생성되고, 이것이 데이터와 가산되어 (2n)계조 표시 데이터가 (2n＋2)계조 표시 데이터로 변조된다.

이하, 본 발명의 실시 형태를 첨부 도면에 관련하여 설명한다.

도 6은, 본 발명에 관련되는 액정표시장치의 일실시 형태를 나타내는 회로도이다.

본 실시형태의 액정표시장치(10)는, FRC법을 채용하고, 다음에 상술한 바와 같이, 델타배열의 최적인 공간 변조패턴(시간 변조패턴)을 설정하여, 이 시간 변조패턴을 11프레임(F)으로 전환하는 동시에 NF(N는 짝수)로 공간 변조패턴의 적용순서를 바꿔 넣는 것으로, (2n) F로 토탈적으로 최적 VCOM이 어긋나지 않고 DC오프셋만큼도 캔슬시키는 구동을 가능하게 하고, 델타배열 화소로의 FRC를 이용하여 화품위를 저하시키지 않는 최적인 구동이 가능하도록 구성되어 있다.

또한, 본 발명은 델타 배열 화소뿐만 아니라 스트라이프 배열 화소의 표시에도 적용 가능하고, 노이즈 제거등의 효과를 얻는 것이 가능하지만, 이하에서는, 델타 배열 화소의 최적인 공간변조패턴을 설정하는 경우를 예에 설명한다.

본 액정표시장치(10)는, 도 6에 나타내는 바와 같이, 유효 표시부(11), 수직 구동회로(게이트 드라이버)(12), 수평 구동회로(소스 드라이버)(13), 공간／시간 변조패턴 생성회로(14) 및 FRC 데이터 처리회로(15)를 주구성 요소로서 가지고 있다.

이러한 유효 표시부(11), 수직 구동회로(12), 수평 구동회로(13), 공간／시 간 변조 패턴생성회로(14) 및 FRC 데이터 처리회로(15)는, 투명절연기판, 예를 들면, 유리기판상에 집적화되어 있다.

유효 표시부(11)는, 액정 셀을 포함한 복수의 화소가 매트릭스형으로 배열되어 있다.

도 7은, 유효 표시부(11)에 구체적인 구성예를 나타내는 회로도이다.

또한, 도 7에 있어서는, 도면의 간단화를 위해, 3행 4열의 화소 배열의 경우를 예로 나타내고 있다.

도 7에 있어서, 유효 표시부(11)에는, 수직 주사 라인(SCL1~SCL3)과 데이터라인(DTL1~DTL4)이 매트릭스형으로 배선되고, 그러한 교점 부분에 단위 화소(111)가 배치되어 있다.

단위 화소(111)는, 화소 트랜지스터인 박막 트랜지스터(TFT), 액정 셀(LC)

및 보관 유지 용량(Cs)을 가진다.

박막 트랜지스터(TFT)는, 게이트 전극이 매트릭스 배열에 대응하는 수직 주사 라인(SCL1~SCL3)에 접속되고, 소스 전극이 매트릭스 배열에 대응하는 데이터 라인(DTL1~DTL4)에 접속되어 있다.

액정 셀(LC)은, 화소 전극이 박막 트랜지스터(TFT)의 드레인 전극에 접속되고, 대향전극이 공통 라인(CML1)에 접속되어 있다.

보관 유지 용량(Cs)는, 박막 트랜지스터(TFT)의 드레인 전극과 공통 라인(CML1)과의 사이에 접속되어 있다.

공통 라인(CML1)은, 소정의 교류 전압이 공통(common)전압(VCOM)으로서 공급 된다.

수직 주사라인(SCL1~SCL3)의 일단은, 도 6에 나타내는 수직 구동회로(12)의 대응하는 행의 각 출력단에 각각 접속된다.

수직 구동회로(12)는, 예를 들면, 시프트 레지스터(시프트 레지스터)를 포함하여 구성되고, 수직 전송클락(VCK)에 동기하여 차례로(순서대로) 수직 선택 펄스를 발생하고, 수직 주사라인(SCL1~SCL3)에 인가하는 것에 의해서 수직 주사를 실시한다.

데이터 라인(DTL1~DTL4)의 일단은, 도 6에 나타내는 수평 구동회로(13)에 대응하는 열의 각 출력단에 접속된다.

수평 구동회로(13)는, 시프트 레지스터, 래치회로, 디지털아날로그 컨버터(DAC) 등을 주요소로서 포함하여 구성된다.

수평 구동회로(13)는, 시프트 레지스터에 있어서 수평 전송 클락(HCK)에 동기하여 각 전송단으로부터 차례로 시프트 펄스를 출력함으로써 수평 주사를 실시하고, 샘플링 래치회로에 있어서, 시프트 레지스터에 의한 샘플링 펄스에 응답하여, 데이터 처리회로(15)에 의해 주어지는 소정 비트의 디지털 화상 데이터를 점 순서대로 샘플링하여 래치하고, 선순차화 래치회로로 점 순서대로(차례로) 래치된 디지털 화상 데이터를 1라인 단위로 재차 래치함으로써 선순차화하고, DAC에 있어서 1라인 만큼의 디지털 화상 데이터를 아날로그 화상 신호로 변환하여 대응하는 데이터 라인(DTL1~DTL4)에 출력한다.

공간／시간 변조패턴 생성회로(14)는, 1H 마다 공급되는 수평 드라이브 클락(HD) 및 1프레임 마다 공급되는 수직 드라이브 클락(VD)을 수신하여, 도 8에 나타낸 바와 같은 델타 배열 화소에 대응하는 공간／시간 변조패턴을 생성하고, 데이터 처리회로(15)에 출력한다.

공간／시간 변조패턴 생성회로(14)는, 1H 마다 공급되는 수평 드라이브 클락 (HD) 및 1F 마다 공급되는 수직 드라이브 클락(VD)에 동기하여, 시간 변조 패턴을 1F로 전환하는 동시에 NF(N는 짝수)로 공간 변조패턴의 적용순서를 바꿔 넣는 것

으로, (2n) F로 토탈적으로 최적 VCOM이 어긋나지 않고 DC오프셋 만큼도 캔슬되는

구동을 할 수 있도록 공간／시간 변조패턴을 생성하고, 변조 신호패턴(S14)으로서 FRC 데이터 처리회로(15)에 공급한다.

이하에, 본 실시형태에 있어서, 델타 배열 화소의 FRC로, 1H 마다 공급되는 수평드라이브 클락(HD) 및 1F 마다 공급되는 수직 드라이브 클락(VD)에 동기하여, 시간 변조패턴을 1F로 전환되는 동시에 NF(N는 짝수)로 공간 변조패턴의 적용순서를 바꿔 넣는 것으로, (2n) F로 토탈적으로 최적 VCOM이 어긋나지 않고 DC오프셋만큼도 캔슬되는 구동을 할 수 있도록 공간／시간 변조패턴을 생성하는 이유에 대해 설명한다.

도 8은, 델타 배열 화소에 있어서, 수평 방향 패턴의 공간 주파수와 수직 방향 패턴의 공간 주파수가 가장 높아지도록 하여, 노이즈가 인식되지 않게 한 공간 변조 패턴을 나타내는 도면이다.

스트라이프 배열에서는, 평균 휘도를 표시하는데 필요한 수평 방향의 도트수와 수직 방향의 라인수는 1도트／1 라인이며, 도 4로 나타낸 패턴이 거기에 해당하 고 있다.

델타 배열에서는, 평균 휘도를 표시하는데 필요한 수평 방향의 도트수와 수직 방향의 라인수는 1.5 도트／1 라인이며, 그와 같은 패턴을 형성하면 도 8과 같이 된다.

또, 도 9(a), (b) 및 도 10(a), (b)는, 델타 배열로의 평균 휘도를

표시하는데 필요한 수평 방향의 도트수와 수직 방향의 라인수를 각각의 패턴으로 비교하는 예를 나타내고 있다.

도 9(a)가 본 발명으로의 수평 방향에 있어서의 평균 휘도를 표시하는데 필요한 도트수를 나타내는 공간 변조패턴을, 도 9(b)가 도 5에 있어서의 수평 방향에 있어서의 평균 휘도를 표시하는데 필요한 도트수를 나타내는 공간 변조패턴을 각각 나타내고 있다.

도 10(a)이 본 발명에서의 수직 방향에 있어서의 평균 휘도를 표시하는데 필요한 라인수를 나타내는 공간 변조패턴을, 도 10(b)이 도 5에 있어서의 수직 방향에 있어서의 평균 휘도를 표시하는데 필요한 라인수를 나타내는 공간 변조패턴을 각각 나타내고 있다.

도면에 나타내는 바와 같이, 수직 방향은, 동시에 1라인으로 표현할 수 있지만, 수평 방향에서는 종래패턴에서는 6도트가 필요한 것에 비해, 신패턴에서는 1.5 도트로 표현될 수 있다.

따라서, 종래 패턴에서는 수평 방향 패턴의 공간 주파수가 낮게 노이즈가 발생한다고 하는 결과로 되고 있다.

도 11(a), (b)는, 시간 변조패턴과 VCOM극성과의 관계를 나타내는 도면으로, 도 11(a)이 공간 변조패턴을 2 F마다(15Hz)로 전환하는 경우를, 도 11(b)이 공간 변조패턴을 1F(30Hz) 마다 전환하는 경우를 나타내고 있다.

또, 도 12(a), (b)는 공간 변조패턴을 1F 마다 전환한 때의 최적 V

COM 어긋남과 DC오프셋에 의한 인화의 발생을 설명하기 위한 도면이다.

도 11(a), (b) 및 도 12(a), (b)에 나타내고 있는 대로, VCOM의 극성을 포함하면 동일 화소에 일정의 극성의 전위를 계속 부가하면 최적 VCOM 어긋남이나 인화의 원인이 되므로, 공간 변조패턴을 2 F 마다 전환하는 것으로 이것을 회피할 수 있지만, 시간 변조패턴의 주파수가 실질적으로 15Hz가 되므로 프리커(flicker)와 같이 노이즈가 발생해버리고, 특히, 화소 피치가 큰 경우나, 2n계조와 (2n＋2) 계조에 각각 사용하는 전위차가 큰 경우는 현저하게 인식되어 버린다.

이것을 시간 변조패턴의 주파수를 올려서 공간 변조패턴을 1F 마다 전환하면 노이즈는 인식되지 않게 된다. 그러나 상술한 대로, 이것으로는 최적 VCOM 어긋남이나 인화의 원인이 된다.

그래서, 본 실시형태에 있어서는, 상술한 것처럼, 시간 변조패턴을 1F로 전환하는 동시에 NF(N는 짝수)로 공간 변조패턴의 적용순서를 바꿔 넣는 것으로, (2n) F로 토탈적으로 최적 VCOM가 어긋나지 않고 DC오프셋만큼도 캔슬되는 구동을 할 수 있도록 구성되어 있다.

이때, N을 2의 거듭제곱(累乘)으로 설정하면 단순한 분주 회로만으로 구성할 수 있어 회로 구성이 간단하게 된다. 또, N=128F 정도이면 패턴 적용순서를 전 환할 때의 흔들림은 인식되지 않는다.

이상에 의해, 델타 배열 화소에서의 FRC를 이용하여 화품위를 저하시키지 않는 최적인 구동이 가능하다.

도 13(a)~(c)는, 본 실시형태의 공간／시간 변조패턴 생성회로(14)가 생성하는 변조신호 패턴의 일례를 나타내는 도면이다. 도 13(a)이 수직 드라이브 클락 (VD)을, 도 13(b)이 수평 드라이브 클락(HD)을, 도 13(c)이 생성되는 변조 신호패턴을 나타내고 있다.

여기에서는, 시간 변조패턴을 1프레임(1F)으로 전환하는 동시에 128프레임 (128F)으로 공간 변조패턴의 적용순서를 바꿔 넣는 것으로, 256(2×128) 프레임으로 토탈적으로 최적 VCOM이 어긋나지 않고 DC오프셋만큼도 캔슬되는 구동을 할 수 있도록 공간／시간 변조패턴을 생성하는 예를 나타내고 있다.

도 14는, 도 13(c)에 나타내는 바와 같은 변조 신호 패턴을 생성가능하게 한 공간／시간변조패턴 생성회로의 구체적인 구성예를 나타내는 회로도이다.

도 14의 공간／시간 변조패턴 생성회로(14)는, T형 플립 플랍(TFF) (1401~1410), 2입력 AND게이트(1411~1414), 인버터(1415~1417) 및 2입력 OR게이트 (1418, 1419)에 의해 구성되어 있다.

TFF(1401)의 입력(T)에 수평 드라이브 클락(HD)이 공급되고, TFF(1403)의 입

력(T)에 수직 드라이브 클락(VD)이 공급된다.

TFF(1401)의 출력(Q)이 TFF(1402)의 입력(T)에 접속되고, TFF(1402)의 출력(Q)이 AND게이트(1411), XQ가 AND게이트(1412)의 한편의 입력 단자에 접속되어 있다. 또, TFF(1403)의 출력(Q)이 AND게이트(1411)의 타편의 입력 단자 및 인버터(1415)의 입력 단자에 접속되고, 인버터(1415)의 출력 단자가 AND게이트(1412)의 타편의 입력 단자에 접속되어 있다. 그리고, AND게이트(1411)의 출력 단자가 OR게이트(1418)의 한편의 입력 단자에 접속되고, AND게이트(1412)의 출력 단자가 OR게이트(1418)의 타편의 입력 단자에 접속되어 있다.

OR게이트(1418)의 출력 단자가 AND게이트(1413)의 한편의 입력 단자 및 인버터(1416)의 입력 단자에 접속되어 있다.

TFF(1404~1410)는, TFF(1403)의 출력(Q)에 대해서 종속접속(慫屬接續)되고 있다.

그리고, 최종단의 TFF(1410)의 출력Q가 AND게이트(1413)의 타편의 입력 단자 및 인버터(1417)의 입력 단자에 접속되어 있다. 인버터(1416)의 출력 단자가 AND게이트(1414)의 한편의 입력 단자에 접속되고, 인버터(1417)의 출력 단자가 AND게이트(1414)의 타편의 입력 단자에 접속되어 있다. 그리고, AND 게이트(1413)의 출력 단자가 OR게이트(1419)의 한편의 입력 단자에 접속되고, AND 게이트(1414)의 출력단자가 OR게이트(1419)의 타편의 입력 단자에 접속되어 있다.

도 14의 공간／시간 변조패턴 생성회로(14)에 있어서는, TFF(1401과 1402)

에 의해, 수평 드라이브 클락(HD)을 2분주하여 도 13(c)에 나타내는 바와 같은, 시간 변조패턴을 생성한다.

그것을 1 프레임 마다 입력되는 수직 드라이브 클락(VD)에 동기하고, TFF(14

03), AND 게이트(1411,1412), 인버터(1415), OR게이트(1418) 등에 의해, 시간 변조 패턴을 전환한다.

그리고, OR게이트(1418)의 출력과, TFF(1410)의 출력을, AND게이트(1413, 1414), 인버터(1416, 1417) 및 OR게이트(1419)에 의한 논리연산에 의해, 시간 변조패턴을 1프레임(1F)으로 전환하는 동시에 128프레임(128F)로 공간 변조패턴의 적용순서를 바꿔 넣는다.

이 공간／시간 변조패턴 생성회로(14)는, 어느 1데이터선에 주목했을 때에, 도 8에서 2H 마다 할당하는 계조가 전환됨과 동시에 1F 마다 전환되고, 동시에 128F마다 전환되도록, 도 13(c)의 변조 신호 패턴(S14)을 생성한다.

FRC 데이터 처리회로(15)는, 마스터 클락(master clock)(MCK)에 동기하여 공간／시간 변조 패턴생성회로(14)에 의해 공급된 변조 신호 패턴(S14)에 근거한 도트 변조 신호 패턴(DMP)을 생성하고, 이 도트 변조패턴을, 외부로부터 입력되는 디지털 화상 데이터(DT)에 부가하여(가산하여) 변조 데이터(S15)를 생성하여 수평 구동회로(13)에 공급한다.

도 15는, 본 실시형태의 FRC 데이터 처리회로(15)의 구체적인 구성예를 나타내는 회로도이다. 또, 도 16(a)~(e)는 도 15의 FRC 데이터 처리회로의 타이밍 차트이다. 도 16(a)이 변조 신호 패턴(S14)을, 도 16(b)이 마스터 클락(MCK)을, 도 16(c)이 도트변조 신호패턴(DMP)을, 도 16(d)이 입력 디지털 화상데이터(DT)를, 도 16(e)이 출력 변조 데이터(S15)를 각각 가리키고 있다.

도 15의 FRC 데이터 처리회로(15)는, TFF(1501), 2입력 AND게이트(1502

, 1503), 인버터(1504), 2입력 OR게이트(1505) 및 가산기(1506)에 의해 구성되어 있다.

TFF(1501)의 입력(T)에 마스터 클락(MCK)가 공급되고, TFF(1501)의 출력(Q)이 AND게이트(1502, 1503)의 한편의 입력 단자에 접속되어 있다. AND게이트 (1502)의 타편의 입력 단자 및 인버터(1504)의 입력 단자가 변조 신호 패턴(S14)의 공급 라인에 접속되고, 인버터(1504)의 출력 단자가 AND게이트(1503)의 타편의 입력 단자에 접속되어 있다. 그리고, AND게이트(1502)의 출력 단자가 OR게이트(1505)의 한편의 입력 단자에 접속되고, AND게이트(1503)의 출력 단자가 OR게이트(1505)의 타편의 입력 단자에 접속되어 있다.

가산기(1506)에는 디지털 화상 데이터(DT)와 OR게이트(1505)로부터 출력되는 도트변조 신호패턴(DMP)이 공급된다.

이 FRC 데이터처리회로(15)는, 도 16(a)~(e)에 나타내는 바와 같이, 도 8의 패턴에 상당하도록 1 데이터 마다 할당하도록 마스터 클락(MCK)의 분주 클락과 조합한 클락, 즉, 도트변조 신호패턴(DMP)을 생성하고, 그것을 데이터(DT)와 가산하여 (2n) 계조 표시 데이터를 (2n＋2) 계조 표시 데이터로 변조하여 수평구동회로(13)에 보낸다.

다음에, 도 6의 회로의 동작을 설명한다.

공간／시간 변조패턴 생성회로(14)에, 1H마다 수평 드라이브 클락(HD)이 공급되고, 1프레임 마다 수직 드라이브 클락(VD)이 공급된다.

공간／시간 변조패턴 생성회로(14)에 있어서는, 1H 마다 공급되는 수평 드라이브 클락(HD) 및 1F 마다 공급되는 수직 드라이브 클락(VD)에 동기하고, 시간변조 패턴을 1프레임(1F)으로 전환하는 동시에 128프레임으로 공간 변조패턴의 적용순서를 바꿔 넣는 처리를 실시하고, 그 결과, (2×128)프레임으로 토탈적으로 최적VCOM이 어긋나지 않고 DC오프셋만큼도 캔슬되는 구동을 할 수 있는 공간／시간변조패턴이 생성되고, 변조 신호패턴(S14)으로서 FRC 데이터 처리회로(15)에 공급된다.

FRC 데이터 처리회로(15)에 있어서는, 공간／시간 변조패턴 생성회로(14)에 의해 변조 신호패턴(S14)을 수신하여, 1데이터 마다 할당하도록 마스터 클락(MCK)의 분주 클락과 조합한 클락인 도트 변조 신호 패턴(DMP)이 생성된다.

그리고, 생성된 도트변조 신호패턴(DM)이 입력으로 디지털 화상 데이터(DT)에 가산된다. 이것에 의해, (2n) 계조 표시 데이터가 (2n＋2) 계조 표시 데이터로 변조되어 수평 구동회로(13)에 송출된다.

또, 수직 구동회로(12)에 있어서는, 수직 전송 클락(VCK)에 동기하여 순서대로 수직 선택펄스가 발생되고, 그 펄스를 수직 주사 라인(SCL1~SCL3)에 인가하여 수직주사가 실시된다.

그리고, 수평 구동회로(13)에 있어서는, 시프트 레지스터에 있어서 수평 전송 클락(HCK)에 동기하여 각 전송단으로부터 순서대로 시프트 펄스를 출력함으로써 수평 주사가 실시된다. 계속하여, 샘플링 래치 회로에 있어서, 시프트 레지스터에 의한 샘플링 펄스에 응답하고, 데이터 처리회로(15)에 의해 주어지는 소정 비트의 디지털 화상 데이터가 점(点)순차(順次)로(순서대로) 샘플링되어 래치된다.

다음에, 선순차화 래치회로에서 점 순차(順次)로 래치된 디지털 화상 데이터를 1라인으로 재차 래치함으로써 선순차화되고, DAC에 있어서 1라인만큼의 디지털 화상데이터가 아날로그 화상 신호로 변환하여 대응하는 데이터 라인(DTL1~DTL4)에 출력시킨다.

이것에 의해, FRC를 이용하여 2n계조와 (2n＋2) 계조를 교대로 표시하여 (2n＋1) 계조를 표시하는 델타 배열 화소의 액정표시장치(10)에 있어서, 최적인 공간 변조패턴을 이용하는 것으로서 노이즈가 없고, 최적 VCOM가 어긋나지 않는, 인화가 없는 화상 표시가 실시된다.

도 17(a), (b)는, 본 실시형태에 있어서, 공간 변조패턴을 1F 마다 전환하는 동시에 128F 마다 패턴의 적용순서를 전환하는 시간 변조패턴과 VCOM의 상태를 나타내는 도면으로, 도 17(a)이 시간 변조패턴을, 도 17(b)이 VCOM 상태를 나타내고 있다.

도 17에 나타내는 바와 같이, 공간 변조패턴을 1F 마다 전환하는 동시에 NF 마다 전환함으로써, 노이즈가 없는, 최적 VCOM이 어긋나지 않는 인화가 없는 표시를 할 수 있다.

이상 설명한 바와 같이, 본 실시형태에 의하면, 1H 마다 공급되는 수평 드라이브클락(HD) 및 1F 마다 공급되는 수직 드라이브 클락(VD)에 동기하여, 시간 변조패턴을 1F로 전환하는 동시에 NF(N는 짝수)로 공간 변조패턴의 적용순서를 바꿔 넣는 것으로, (2n) F로 토탈적으로 최적 VCOM이 어긋나지 않고 DC오프셋만큼도 캔슬되는 구동을 할 수 있도록 공간／시간 변조패턴을 생성하는 공간／시간 변조패턴 생성회로(14)와 마스터 클락(MCK)에 동기하여 공간／시간 변조패턴 생성회로(14)에 의해 공급된 변조 신호패턴(S14)에 근거한 도트변조 신호패턴(DMP)을 생성하고, 이 도트 변조패턴을, 외부로부터 입력되는 디지털 화상 데이터(DT)에 부가하여(가산하여) 변조 데이터(S15)를 생성하여 수평 구동회로(13)에 공급하는 FRC 데이터 처리회로(15)를 가지기 때문에, 이하의 효과를 얻을 수 있다.

즉, FRC를 이용하여 2n계조와 (2n＋2) 계조를 교대로 표시하여 (2n＋1)계조를 표시하는 델타 배열 화소의 표시장치에 있어서, 최적인 공간 변조패턴을 이용하는 것으로 노이즈가 없는 표시가 가능하다.

또, FRC를 이용하여 2n계조와 (2n＋2) 계조를 교대로 표시하여 (2n＋1) 계조

를 표시하는 스트라이프나 델타 배열 화소의 표시장치에 있어서, 최적인 시간 변조패턴을 이용하는 것으로, 노이즈가 없고, 최적 VCOM이 어긋나지 않는, 인화가 없는 표시가 가능한 이점이 있다.

또, 고도의 공간 변조패턴을 사용할 필요도 없기 때문에, 공간 변조패턴을 필드 마다 어긋나게하거나 랜덤하게 발생시키는 메모리 등이 불필요하다.

본 발명에 의하면, 노이즈가 없고, 최적 VCOM이 어긋나지 않는, 인화가 없는 표시가 가능한 이점이 있다.

또, 고도의 공간 변조패턴을 사용할 필요도 없기 때문에, 공간 변조패턴을 필드 마다 어긋나게하거나 랜덤에 발생시키는 메모리 등이 불필요하다.

Claims (9)

1. 2n계조와 (2n＋2)계조를 교대로 표시하여 (2n＋1)계조를 표시하는 소정의 배열화소의 표시장치에 있어서,

   시간 변조패턴을 1프레임(F)으로 전환하는 동시에 NF(N는 짝수)로 공간 변조패턴의 적용순서를 바꿔 넣는 공간／시간 변조패턴을 생성하는 변조패턴 생성회로와,

   상기 변조패턴 생성회로에 의해 생성된 변조패턴에 따라서 화상 데이터를 변조하는 데이터 처리회로와,

   상기 데이터 처리회로의 변조 데이터에 따른 표시 구동을 실시하는 구동회로를 가지는 것을 특징으로 하는 표시장치.
2. 제 1항에 있어서,

   상기 변조패턴 생성회로는, 1수평 기간(H) 마다 공급되는 수평 드라이브 클락 및 1프레임(F) 마다 공급되는 수직 드라이브 클락에 동기하고, 시간 변조패턴을 1프레임으로 전환하는 동시에 NF(N는 짝수)로 공간 변조패턴의 적용순서를 바꿔 넣는 것을 특징으로 하는 표시장치.
3. 제 1항에 있어서,

   상기 데이터 처리회로는, 소정의 클락에 동기하여 상기 변조패턴 생성회로에 의해 공급된 변조패턴에 근거한 도트변조 신호패턴을 생성하고, 이 도트변조 패턴을, 입력 화상 데이터에 부가하여 상기 변조 데이터를 생성하는 것을 특징으로 하는 표시장치.
4. 제 1항에 있어서,

   상기 변조패턴 생성회로는, 1수평 기간(H) 마다 공급되는 수평 드라이브 클락 및 1프레임(F) 마다 공급되는 수직 드라이브 클락에 동기하고, 시간 변조패턴을 1프레임으로 전환하는 동시에 NF(N는 짝수)로 공간 변조패턴의 적용순서를 바꿔 넣고,

   상기 데이터 처리회로는, 소정의 클락에 동기하여 상기 변조패턴 생성회로에 의해 공급된 변조패턴에 근거한 도트변조 신호패턴을 생성하고, 이 도트변조 패턴을, 입력 화상 데이터에 부가하여 상기 변조 데이터를 생성하는 것을 특징으로 하는 표시장치.
5. 2n계조와 (2n＋2)계조를 교대로 표시하여 (2n＋1)계조를 표시하는 소정의 배열화소의 표시장치에 있어서,

   액정 셀을 포함한 화소가 매트릭스(matrix)형으로 배열되고, 각 화소가 데이터선에 접속된 표시부와,

   시간 변조패턴을 1프레임(F)으로 전환하는 동시에 NF(N는 짝수)로 공간 변조패턴의 적용순서를 바꿔 넣는 공간／시간 변조패턴을 생성하는 변조패턴 생성회로와,

   상기 변조패턴 생성회로에 의해 생성된 변조패턴에 따라서 화상 데이터를 변조하는 데이터 처리회로와,

   상기 데이터 처리회로의 변조 데이터에 따라서 상기 데이터선을 구동하여 표시 구동을 실시하는 구동회로를 가지는 것을 특징으로 하는 표시장치.
6. 제 5항에 있어서,

   상기 변조패턴 생성회로는, 1수평 기간(H) 마다 공급되는 수평 드라이브 클락 및 1프레임(F) 마다 공급되는 수직 드라이브 클락에 동기하여, 시간 변조패턴을 1프레임으로 전환하는 동시에 NF(N는 짝수)로 공간 변조패턴의 적용순서를 바꿔 넣는 것을 특징으로 하는 표시장치.
7. 제 5항에 있어서,

   상기 데이터 처리회로는, 소정의 클락에 동기하여 상기 변조패턴 생성회로에 의해 공급된 변조패턴에 근거한 도트변조 신호패턴을 생성하고, 이 도트변조 패턴을, 입력 화상 데이터에 부가하여 상기 변조 데이터를 생성하는 것을 특징으로 하는 표시장치.
8. 제 5항에 있어서,

   상기 변조패턴 생성회로는, 1수평 기간(H) 마다 공급되는 수평 드라이브 클 락 및 1프레임(F) 마다 공급되는 수직 드라이브 클락 VD에 동기하고, 시간변조패턴을 1프레임으로 전환하는 동시에 NF(N는 짝수)로 공간 변조패턴의 적용순서를 바꿔 넣고,

   상기 데이터 처리회로는, 소정의 클락에 동기하여 상기 변조패턴 생성회로에 의해 공급된 변조패턴에 근거한 도트변조 신호패턴을 생성하고, 이 도트변조 패턴을, 입력 화상 데이터에 부가하여 상기 변조 데이터를 생성하는 것을 특징으로 하는 표시장치.
9. 2n계조와 (2n＋2)계조를 교대로 표시하여 (2n＋1)계조를 표시하는 소정의 배열화소의 표시방법에 있어서,

   시간 변조패턴을 1프레임(F)으로 전환하는 동시에 NF(N는 짝수)로 공간 변조패턴의 적용순서를 바꿔 넣는 공간／시간 변조패턴을 생성하고,

   생성된 변조패턴에 따라 화상 데이터를 변조하고,

   변조 데이터에 따른 표시 구동을 실시하는 것을 특징으로 하는 표시방법.

Images