CN100449727C - 用于完全耗尽soi器件的locos隔离 - Google Patents

用于完全耗尽soi器件的locos隔离 Download PDF

Info

Publication number
CN100449727C
CN100449727C CNB2003801073739A CN200380107373A CN100449727C CN 100449727 C CN100449727 C CN 100449727C CN B2003801073739 A CNB2003801073739 A CN B2003801073739A CN 200380107373 A CN200380107373 A CN 200380107373A CN 100449727 C CN100449727 C CN 100449727C
Authority
CN
China
Prior art keywords
layer
thickness
thin silicon
coating
silicon body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003801073739A
Other languages
English (en)
Other versions
CN1732563A (zh
Inventor
M·玻尔
J·蔡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1732563A publication Critical patent/CN1732563A/zh
Application granted granted Critical
Publication of CN100449727C publication Critical patent/CN100449727C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

本发明揭示了一种方法，它包括：提供一个衬底；在衬底上形成一氧化物埋层；在氧化物埋层上形成一薄硅体层，薄硅体层的厚度为3-40纳米；在薄硅体层上形成一垫氧化物层；在垫氧化物层上形成一氮化硅层；在氮化硅层上形成一层光刻胶；在光刻胶中形成一窗口；移除窗口中的氮化硅层；部分地或者全部地移除窗口中的垫氧化物层；移除氮化硅层上的光刻胶；由窗口中的薄硅体层形成场氧化物层；移除垫氧化物层上的氮化硅层；和移除薄硅体层上的垫氧化物层。本发明还揭示了一种结构，它包括：一衬底；衬底上的氧化物埋层；氧化物埋层上的薄硅体层，薄硅体层包括被隔离区分隔开的有源区，隔离区具有长度为薄硅体层厚度的30-60%的改良型鸟喙；以及位于每个有源区内的一完全耗尽器件。

Description

用于完全耗尽SOI器件的LOCOS隔离
技术领域
本发明涉及半导体集成电路(IC)制造领域，尤其涉及一个致密且平面的隔离区、以及一种制造这样的隔离区的方法。
背景技术
Gordon Moore最初在1964年指出：技术革新的步伐将会导致一块IC芯片上的每个单位区域内晶体管数目每12个月翻一倍。到1975年时，这个趋势已经变成每18个月翻一倍。在这之后的几十年中，半导体产业的每一代器件的密度增长都遵从了Moore定律。维持这样一个进度表涉及到通过采用更短的栅长度、更薄的栅电介质、超陡逆向井、三重井、突变源/漏(S/D)结、以及高掺杂沟道所实现的在互补金属氧化物半导体(CMOS)电路中的金属氧化物半导体场效应晶体管(MOSFET)的按比例缩小。
然而，掺杂沟道的浓度高于1018/cm3时往往会降低载流子迁移率和结的特征参数。当栅电介质厚度降低到大约1.5纳米(nm)时，电子穿过栅电介质的隧穿也成为一个问题。因此，从90nm技术节点开始，并且延续到65nm技术节点，制作在体硅衬底上的平面器件的按比例缩小已经越来越受到短沟道效应(SCE)-比如漏电和阈值电压Vt稳定性-的牵制。
所以，为了应对SCE，器件结构和制造工艺方面现在需要更巨大的变化。一个重要的变化是衬底的改进，比如的绝缘体上硅(SOI)技术，其中是把器件制作在位于内嵌的一层氧化物层之上的一个薄衬底硅层上。SOI可以降低寄生电容并且减少漏电，从而实现更快的开关速度和较低电压的操作。相比于制作在体硅上的器件，采用SOI制作的器件可以维持更高的驱动电流Ion，同时最大限度地减小关状态漏电电流Ioff。降低阈值电压可使SOI厚度降低，而降低SOI厚度允许对SCE的更好的控制。阈值电压Vt也在低于大约0.6微米(μm)的不同沟道长度下变得更加恒定。
当位于栅电极下的沟道中的耗尽区不是全程延伸贯穿衬底硅的厚度时，SOI器件被视做是部分耗尽。不幸的是，随着尺寸持续减小，部分耗尽SOI器件相对于标准体硅器件的性能优势变小。部分耗尽SOI器件也受到浮体效应(FBE)的影响，从而使电路设计更加困难。
当衬底硅厚度小于大约40nm时，SOI上的器件由部分耗尽变为完全耗尽。当耗尽区域全程延伸至贯穿衬底硅的厚度时，SOI器件被认为是完全耗尽的。完全耗尽SOI器件允许更小的栅尺寸和更为理想的晶体管功能，非常高灵敏的导通特性。
台面隔离工艺可以用于完全耗尽SOI器件的制作，但这种工艺的效果不是很平面化。
发明内容
本发明的目的在于提供一个致密且平面的隔离区域、以及制作这样的隔离区域的方法。
本发明提供了一种隔离氧化物埋层上的薄硅体层的方法，它包括：设置一衬底；在所述衬底上形成所述氧化物埋层；在所述氧化埋层上形成所述薄硅体层；在所述薄硅体层上形成一垫氧化物层；在所述垫氧化物层上形成一氮化硅层，其中所述氮化硅层的厚度与所述垫氧化物层的厚度之比为20∶1；在所述氮化硅层上形成光刻胶；在所述光刻胶中形成一窗口；刻蚀在所述窗口中的所述氮化硅层，同时在刻蚀期间钝化所述窗口的侧壁；沿厚度方向部分地移除所述窗口内的所述垫氧化物层以留下所述窗口中的所述垫氧化物层的剩余部分；移除所述氮化硅层上的所述光刻胶；通过所述窗口中的所述垫氧化物层的所述剩余部分扩散氧；从所述窗口中的所述垫氧化物层的剩余部分下的所述薄硅体层形成场氧化物层；通过干法刻蚀工艺移除所述氮化硅层和所述垫氧化物层。
本发明还提供了一种隔离绝缘体上硅晶片的方法，它包括：提供一绝缘体上硅晶片，所述绝缘体上硅晶片包括被一薄硅体层覆盖的氧化物埋层；在所述薄硅体层上形成一复合叠层，所述薄硅体层厚度为3-40纳米，所述复合叠层包括被一氮化硅层覆盖的一垫氧化物层，所述垫氧化物层的厚度在3-8nm的范围内，所述氮化硅层的厚度在65-150nm的范围内，其中所述氮化硅层的厚度与所述垫氧化物层厚度之比为20∶1；在所述复合叠层上形成光刻胶；在所述光刻胶上形成一窗口；移除所述窗口中的复合叠层同时钝化所述窗口的侧壁，其中所述氮化硅层和所述垫氧化物层相对于所述光刻胶的刻蚀选择性为20∶1或更高；使用低压、高密度等离子体刻蚀减小在所述窗口中的所述薄硅体层的厚度的30％；移除所述复合叠层上的所述光刻胶；从所述窗口中的减小厚度的所述薄硅体层形成场氧化物层；以及当通过干法刻蚀移除所述薄硅体层上的所述复合叠层的同时使所述场氧化物层变薄，其中所述场氧化层的上表面与所述薄硅体层的上表面齐平或者在同一平面，改良的鸟喙长度的长度为移除所述复合叠层后所述薄硅体层厚度的30-60％。
本发明还提供了一种绝缘体上硅结构，它包括：一衬底；一设置于所述衬底之上的氧化物埋层；一设置于所述氧化物埋层之上的薄硅体层，所述薄硅体层包括被隔离区分隔开的有源区，所述隔离区具有一改良的鸟喙长度，所述长度为所述薄硅体层厚度的30-60％，其中所述隔离区上表面与所述有源区的上表面齐平或者在同一平面；以及一设置于每个所述有源区的完全耗尽器件，所述完全耗尽器件包括：物理厚度为0.6-1.5纳米的栅极电介质叠层，厚度为40-65纳米的栅极电极，以及物理栅极长度为25-50纳米。
附图说明
图1是根据本发明在一个晶圆上形成隔离区图案的方法的实施例的横截面图。
图2A-2C是根据本发明在一个晶圆上刻蚀和氧化LOCOS隔离区域的方法的实施例的横截面图。
图2C同时也是一种结构的实施例的横截面图，该结构包括根据本发明的在晶圆上的一个被刻蚀和氧化过的LOCOS隔离区。
图3A-3C是根据本发明在一个晶圆上开凹槽和氧化LOCOS隔离区域的方法的实施例的横截面图。
图3C也是根据本发明在一个晶圆上包含开了凹槽且经氧化的LOCOS隔离区域的结构的实施例的横截面图。
具体实施方式
在以下描述中，会阐述大量细节，比如具体的材料、尺寸、以及工艺，以便透彻的了解本发明。然而，本领域技术人员将会认识到，本发明可以不采用这些特殊的细节来实践。在其他实例中，众所周知的半导体设备和工艺没有特别详细的描述，以避免将本发明掩盖。
本发明描述通过局部硅氧化(LOCOS)工艺在绝缘体上硅(SOI)晶圆上形成致密且平面的隔离区的方法的各种实施例，以及包括被这种致密且平面的隔离区分隔开的有源区的结构的各种实施例。
如图1中本发明的一种实施例所示，绝缘体上硅(SOI)晶圆90包含一薄硅体310，由一氧化埋层(BOX)220与其下方的硅衬底110分隔开。SOI晶片90上的BOX层220可以通过氧注入工艺或者层转移工艺来形成。氧注入的首要方法是来自Ibis Technology(美国麻省Danvers)的注氧隔离(SIMOX)。SIMOX涉及注入大剂量(大约2x1018离子/厘米2)的高能(大约200keV)氧到被维持在高温(大约500摄氏度)的SOI晶片90中去，随后进行长时间的退火(大约1,300摄氏度)
层转移涉及在籽晶上热生长一个BOX层220，然后将这个BOX层220键合到工作晶片110上，这样BOX层220被两层晶片夹在中间。然后，有多种方法可以将籽晶大部切下以重复利用，留下薄硅体310处于BOX层220之上，而后者被键合在工作晶片110上。
SOITEC(法国Bernin)在把BOX层220化学键合到工作晶片110上之前穿过BOX层220注入氢(大约2x1018离子/厘米2)到籽晶片上，加热使氢活化(大约500摄氏度)以形成泡泡，然后裂去大部分籽晶，留下位于BOX层220上的薄硅体310，对SOI晶片90进行煺火(大约1100摄氏度)，然后进行化学-机械抛光(CMP)以使薄硅体310的表面光滑。
Silicon Genesis，或者叫SiGen(美国加州Campbell)在室温下通过低能等离子体工艺将籽晶片上的BOX层220键合到工作晶片110上，利用气体压强来裂去大部分籽晶片，再用化学蒸气刻蚀来完成薄硅体310的表面。
Canon(日本Hiratsuka)在籽晶片上淀积多孔硅层，在多孔硅层上淀积外延硅层，在外延层上热生长BOX层220。籽晶片上的BOX层220随后被键合到工作晶片110上。一种水喷射技术被用来裂去多孔硅层上的籽晶片。多孔硅层被向下刻蚀至外延硅层，用氢煺火工艺来完成薄硅体310的表面。
SOI工艺完成后就得到了SOI晶片90，其中薄硅体310位于BOX层220之上，而后者位于硅衬底110之上。薄硅体310的厚度大约为3-40纳米(nm)。BOX层220的厚度大约为30-250nm。对于一个直径为300nm的SOI晶片来说，硅衬底110的厚度大约为778微米(μm)。
在本发明的一个实施例中，如图1所示，薄硅体层310被清洁，然后在850-1,150摄氏度范围内的一个或多个温度条件下，热形成垫氧化物层420。氧化剂可以包括O2(干)、H2O(湿)，或者H2/O2(热解)。在本发明的一个实施例中，垫氧化物层420可以在高压下形成。高压可以允许使用更低的氧化温度和更短的氧化时间。在本发明的另一个实施例中，垫氧化物层420可以通过快速热氧化(RTO)形成，比如现场高温单晶片工艺(in situ pyrogenic singlewafer process)，来减少热量收支。
在本发明的一个实施例中，垫氧化物层420的厚度在3-8nm的范围内。在本发明的另一个实施例中，垫氧化物层420的厚度在8-30nm的范围内。
然后，在垫氧化物层420上形成一个氮化硅层530。氮化硅层530可以在670-830摄氏度条件下通过化学气相淀积(CVD)来形成。氮化硅层530也可以通过在大气压下硅烷和氨的反应来形成。或者，氮化硅层530可以通过二氯硅烷和氨的反应来形成。
在本发明的一个实施例中，氮化硅层530的厚度在25-65nm的范围内。在本发明的另一个实施例中，氮化硅层530的厚度在65-150nm的范围内。
垫氧化物层420充当其上方氮化硅层530的应力缓冲层。否则，在后续热处理中，氮化硅层530中的高伸张应力会在其下方的薄硅体层310中产生严重的晶体位移。
光刻和刻蚀工艺可以用于在晶片90上制作隔离层图形。首先，辐射敏感材料，比如光刻胶640，可以涂抹或者涂敷在氮化硅层530上，如图1中本发明的一个实施例所示。然后，隔离层标线片被置于波长、能量和剂量都适当的辐射线的路径上，以确定光刻胶640中要曝光的部分。曝光是在成像设备中完成，比如晶片步进机或者晶片扫描仪。曝光之后对光刻胶640进行显影以制作一个掩膜板。
如图1中本发明的实施例所示，掩膜板具有与光刻胶640被曝光的部分相符合的图形650。光刻胶640中的图形650的形状和关键尺度(CD)是由隔离层标线片的设计所决定的。然后，被制作到光刻胶640中的图形650可以被转移到下部的层。
等离子体工艺，比如反应离子刻蚀(RIE)可以用来在位于垫氧化物层420上的氮化硅层530的复合叠层540中形成一个窗口655。窗口655中的氮化硅层530被完全移除，而窗口655中的垫氧化物层420可被部分地(图中未示出)或者全部地(如图2A所示)移除。
在本发明的一个实施例中，高密度等离子体，比如射频(RF)感应藕合等离子(ICP)可以被使用。形成窗口650的干法刻蚀可以用一种包含刻蚀气体，比如CF4，和聚合气体，比如CH2F4的气体混合剂来完成。刻蚀气体作为刻蚀中氟的主要来源，而聚合气体通过在刻蚀过程中使窗口650的侧壁钝化来改善选择性。氮化硅层530和垫氧化物层420相对于光刻胶640的刻蚀选择性大约为20∶1或者更高。其他可以用于刻蚀窗口650的气体包括C3F6和CHF3。氮化硅层530和垫氧化物层420的刻蚀速率可以在每分钟30-200nm的范围内进行选择。
光刻胶640被剥离后，就执行硅局部氧化工艺(LOCOS)，如图2B中本发明的一个实施例所示。由于氧在氮化硅中扩散非常慢，氮化硅层530就起到氧化掩膜的作用。场氧化(FOX)层440由被窗口655暴露出来的一部分薄硅体层310热形成。
在本发明的一个实施例中，FOX层440在850-1,150摄氏度范围内的一个或多个温度条件下热形成。氧化剂可以包括O2(干)、H2O(湿)，或者H2/O2(热解的)。在本发明的一个实施例中，FOX层440可以在高压下形成。高压可以允许使用较低的氧化温度和较短的氧化时间。在本发明的另一个实施例中，FOX层440可以通过快速热氧化(RTO)形成，比如一个原位高温单晶片工艺，来降低热量收支。
FOX层440消耗了位于BOX层220上的薄硅体层310。由于BOX层220是氧化物，不是良好的热导体，薄硅体层310的氧化可能会受到其下方BOX层220的影响。FOX层425横向延伸到氮化硅层530的边缘下面，在较厚的FOX层440和较薄的垫氧化物层420之间的过渡区形成“鸟喙”425，如图2B中本发明的一个实施例所示。鸟喙425关乎横向侵蚀和垂直形态。
鸟喙425的长度和高度可以通过使用经过优化的、包括较厚氮化硅层530和较薄垫氧化物层420的复合叠层540来达到最小化。在本发明的一个实施例中，氮化硅层530与垫氧化物层420的厚度之比大约为5∶1-8∶1。在另一个本发明的实施例中，氮化硅层530与垫氧化物层420的厚度之比大约为8∶1-15∶1。在又一个本发明的实施例中，氮化硅层530与垫氧化物层420的厚度之比大约为20∶1。在又一个本发明的实施例中，复合叠层540由其他可以阻止氧扩散并且与LOCOS工艺兼容的材料形成。
在形成FOX层440后，复合叠层540被移除，如图2C中本发明的一个实施例所示。首先，可以用经缓冲的氢氟酸移除可能在氮化硅层530上形成的一层氧化物层。接下来，氮化硅层用回流蒸发器在大约180摄氏度条件下用热磷酸除去。然后，垫氧化物层420被氢氟酸除去。结果得到一个将邻近的有源区域705A、705B分开的隔离区460。在本发明的一个实施例中，复合叠层540的部分或者全部可以用干法刻蚀工艺移除。
当移除复合叠层540的同时使FOX层440变薄会得到在长度和厚度方面进一步减小的改良型鸟喙465。在本发明的一个实施例中，改良型鸟喙465的长度大约是薄硅体层310的厚度的60％-90％。然而，移除复合叠层540后，某些形态，比如凹坑或接缝，可能会出现，所以隔离区460的上表面467可能比有源区705A、705B的上表面707要高。
图2C也显示了本发明的另一种实施例，是结构1700，它包括位于被通过LOCOS工艺所形成的隔离区460所分隔开的SOI晶片90上的相邻有源区705A、705B中的完全耗尽器件。减少了长度和厚度的改良型鸟喙465沿着隔离区460的边缘。在本发明的一个实施例中，改良型鸟喙465的长度大约为薄硅体层310的厚度的60-90％。一些形态，比如凹坑或接缝，可能会出现，从而导致隔离区460的上表面467可能比有源区705A、705B的上表面707要高。
硅的热氧化会增加体积，比如大约44％。由于氧化而导致的体积扩张取决于多种因素，比如晶向、掺杂程度、注入损伤、和硅的应力，以及氧化中使用的温度和氧化剂。因此，为了补偿体积扩张，并且最大限度地降低在表面平面性方面的退化，由窗口650暴露出来的薄硅体层310可以通过在进行氧化前的一次刻蚀使之部分地凹进。在本发明的一个实施例中，薄硅体层310在窗口650处的厚度可以被减小大约30％。
如图3A中本发明的一个实施例所示，低压、高密度等离子体刻蚀，比如用Cl2/Ar的，可以用于在薄硅体层310上刻蚀出沟槽。
如图3B中本发明的一个实施例所示，如果薄硅体层310在氧化前被适当的凹进，则在氧化完成后，FOX层540的上表面547应该和薄硅体层310的上表面427齐平或者在同一平面。沿着FOX层540边缘的改良型鸟喙565也被显著地减少了长度和厚度。任何残留的形态，比如凹坑或接缝，应该是最小化了的。
在本发明的一个实施例中，在移除复合叠层540后，改良型鸟喙565的长度大约是薄硅体层310的厚度的30-60％。如图3C中的本发明的实施例所示，隔离区560的上表面567应该和有源区805A、805B的上表面807齐平或者在同一平面。在本发明的一个实施例中，隔离区560和有源区805A、805B的高度的差别应该小于薄硅体层310的厚度的大约10％。
图3C也展示了本发明的另一种实施例，即结构1800，它包括位于通过LOCOS工艺所形成的隔离区560所分隔开的SOI晶片90上的相邻有源区805A、805B中的完全耗尽器件。在长度和厚度方面明显减小的改良型鸟喙565，沿着隔离区560的边缘。在本发明的一个实施例中，改良型鸟喙565的长度大约为薄衬底硅层310的厚度的30-60％。隔离区560的上表面567应该和有源区805A、805B的上表面齐平或在同一平面。所以，本发明的1800结构有一个致密且平面的隔离区560。
在本发明的一个实施例中，完全耗尽器件可以分别在薄硅体层310中的有源区805A、805B中按照下述方法形成：
如果需要，一薄层牺牲氧化物层可以在有源区805A、805B内生长在薄衬底硅层310上。牺牲氧化物被刻蚀去以移除任何可能在LOCOS过程中形成于氮化硅的边沿附近(Kooi效应)、薄硅体层310之上硅的氮氧化物。否则，硅的氮氧化物可能会干扰后续的栅极电介质叠层的形成，导致一些薄而不均匀的斑点(图中未示出)。
超低能量离子注入法可以用来调整阈值电压Vt。
栅极电介质叠层可以形成于薄硅体层310之上。栅极电介质叠层的物理厚度可以大约为0.6-1.5nm。在本发明的一个实施例中，栅极电介质叠层包括一种非晶高k值(大于约15)材料，比如铪氧化物(HfO2)，通过金属-有机物化学气相沉积(MOCVD)或者原子层淀积(ALD)形成。
栅电极可以在栅极电介质叠层上形成，通过光刻和刻蚀来做出图形。栅电极的厚度大约为40-65nm，可以是掺杂多晶硅、或者表面覆盖金属的掺杂多晶硅、或者单金属或双金属，比如NMOS用钽和钛、PMOS用氮化钽、钨化钛或氮化钛。与掺杂的多晶硅栅电极不同，金属栅电极不受耗尽效应的影响。在本发明的一个实施例中，栅极的物理长度大约为25-50nm。
超低能量离子注入和尖退火(spike anneal)可用于形成栅极两侧分别到源极和漏极的延伸。如果需要，可以进行倾斜注入。在本发明的一个实施例中，等离子体或者气相掺杂可被采用。源极和漏极延长的结深大约10-20nm。
厚度大约为25-80的侧壁间隔层可以在栅极的两边形成。侧壁间隔层可以包括一层或多层电介质材料。
抬高的源极和漏极可以利用选择性外延沉积法在栅极两边紧邻侧壁间隔层形成。抬高的源极和漏极改善了硅化物的形成并且减少了寄生电容。
超低能量离子注入和尖退火可用于对源极和漏极进行掺杂。在本发明的一个实施例中，等离子体或者气相掺杂可被采用。抬高的源极和漏极的结深度是大约20-40nm。
厚度大约为15-25nm的硅化镍(NiSi)可以形成于抬高的源极和漏极之上，而且，如果栅电极是掺杂多晶硅，也形成于栅电极之上。硅化镍减小接触漏电，并且比硅化钴(CoSi2)消耗的硅少。
层间电介质(ILD)层可形成在该器件之上。ILD可以是通过旋涂或者CVD沉积的低k值(电介质常数k，比如1.2-2.2)材料形成的，比如有机硅玻璃(OSG)或者掺碳氧化物(CDO)。ILD可能是多孔的，而且可含有气隙。采用化学-机械抛光(CMP)的双大马士革工艺可以在器件上用铜或者合金形成多层互连。需要时，可包括用于通孔和金属线的扩散阻挡层和支路层。
以上阐述了很多实施例和大量细节以便提供关于本发明的透彻理解。本领域技术人员将会认识到，一个实施例中的许多特征同样可适用于其他实施例。本领域技术人员也将会明白，能够对在这里描述的具体材料、工艺、尺寸、浓度、等等做出等效的替换。应该理解，本发明的详细描述应该被视为说明性的而非限制性的，其中本发明的范围应由权利要求书来确定。
这样，我们已经描述了一种致密而平面的隔离区，以及形成这样一种隔离区的方法。

Claims (16)

1.一种隔离氧化物埋层上的薄硅体层的方法，它包括：
设置一衬底；
在所述衬底上形成所述氧化物埋层；
在所述氧化埋层上形成所述薄硅体层；
在所述薄硅体层上形成一垫氧化物层；
在所述垫氧化物层上形成一氮化硅层，其中所述氮化硅层的厚度与所述垫氧化物层的厚度之比为20∶1；
在所述氮化硅层上形成光刻胶；
在所述光刻胶中形成一窗口；
刻蚀在所述窗口中的所述氮化硅层，同时在刻蚀期间钝化所述窗口的侧壁；
沿厚度方向部分地移除所述窗口内的所述垫氧化物层以留下所述窗口中的所述垫氧化物层的剩余部分；
移除所述氮化硅层上的所述光刻胶；
通过所述窗口中的所述垫氧化物层的所述剩余部分扩散氧；
从所述窗口中的所述垫氧化物层的剩余部分下的所述薄硅体层形成场氧化物层；
通过干法刻蚀工艺移除所述氮化硅层和所述垫氧化物层。
2.如权利要求1所述的的方法，其中所述的氧化埋层厚度为30-250纳米。
3.如权利要求1所述的的方法，其中所述垫氧化物层厚度为3-8纳米。
4.如权利要求1所述的的方法，其中所述氮化硅层厚度为25-65纳米。
5.如权利要求1所述的的方法，其中所述场氧化物层在高压下形成。
6.如权利要求1所述的的方法，其中所述场氧化物层通过快速热氧化形成。
7.一种隔离绝缘体上硅晶片的方法，它包括：
提供一绝缘体上硅晶片，所述绝缘体上硅晶片包括被一薄硅体层覆盖的氧化物埋层；
在所述薄硅体层上形成一复合叠层，所述薄硅体层厚度为3-40纳米，所述复合叠层包括被一氮化硅层覆盖的一垫氧化物层，所述垫氧化物层的厚度在3-8nm的范围内，所述氮化硅层的厚度在65-150nm的范围内，其中所述氮化硅层的厚度与所述垫氧化物层厚度之比为20∶1；
在所述复合叠层上形成光刻胶；
在所述光刻胶上形成一窗口；
移除所述窗口中的复合叠层同时钝化所述窗口的侧壁，其中所述氮化硅层和所述垫氧化物层相对于所述光刻胶的刻蚀选择性为20∶1或更高；
使用低压、高密度等离子体刻蚀减小在所述窗口中的所述薄硅体层的厚度的30％；
移除所述复合叠层上的所述光刻胶；
从所述窗口中的减小厚度的所述薄硅体层形成场氧化物层；以及
当通过干法刻蚀移除所述薄硅体层上的所述复合叠层的同时使所述场氧化物层变薄，其中所述场氧化层的上表面与所述薄硅体层的上表面齐平或者在同一平面，改良的鸟喙长度的长度为移除所述复合叠层后所述薄硅体层厚度的30-60％。
8.如权利要求7所述的方法，其中所述氧化物埋层的厚度为30-250纳米。
9.如权利要求7所述的方法，其中所述氮化硅层的厚度为25-65纳米。
10.如权利要求7所述的方法，其中所述场氧化物层在高压下形成。
11.如权利要求7所述的方法，其中所述场氧化物层通过快速热氧化形成。
12.一种绝缘体上硅结构，它包括：
一衬底；
一设置于所述衬底之上的氧化物埋层；
一设置于所述氧化物埋层之上的薄硅体层，所述薄硅体层包括被隔离区分隔开的有源区，所述隔离区具有一改良的鸟喙长度，所述长度为所述薄硅体层厚度的30-60％，其中所述隔离区上表面与所述有源区的上表面齐平或者在同一平面；以及
一设置于每个所述有源区的完全耗尽器件，所述完全耗尽器件包括：物理厚度为0.6-1.5纳米的栅极电介质叠层，厚度为40-65纳米的栅极电极，以及物理栅极长度为25-50纳米。
13.如权利要求12所述的结构，其中所述氧化物埋层的厚度为30-250纳米。
14.如权利要求12所述的结构，其中所述薄硅体层的厚度为3-40纳米。
15.如权利要求12所述的结构，其中所述隔离区在高压下形成。
16.如权利要求12所述的结构，其中所述隔离区通过快速热氧化形成。
CNB2003801073739A 2002-12-26 2003-12-08 用于完全耗尽soi器件的locos隔离 Expired - Fee Related CN100449727C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/330,842 2002-12-26
US10/330,842 US7510927B2 (en) 2002-12-26 2002-12-26 LOCOS isolation for fully-depleted SOI devices

Publications (2)

Publication Number Publication Date
CN1732563A CN1732563A (zh) 2006-02-08
CN100449727C true CN100449727C (zh) 2009-01-07

Family

ID=32654602

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003801073739A Expired - Fee Related CN100449727C (zh) 2002-12-26 2003-12-08 用于完全耗尽soi器件的locos隔离

Country Status (9)

Country Link
US (1) US7510927B2 (zh)
EP (1) EP1576663B1 (zh)
KR (1) KR100738135B1 (zh)
CN (1) CN100449727C (zh)
AT (1) ATE486365T1 (zh)
AU (1) AU2003297804A1 (zh)
DE (1) DE60334735D1 (zh)
TW (1) TWI320953B (zh)
WO (1) WO2004061946A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7510927B2 (en) 2002-12-26 2009-03-31 Intel Corporation LOCOS isolation for fully-depleted SOI devices
US7772646B2 (en) * 2004-09-02 2010-08-10 Nxp B.V. Method of manufacturing a semiconductor device and such a semiconductor device
JP4499623B2 (ja) * 2005-06-28 2010-07-07 Ｏｋｉセミコンダクタ株式会社 半導体素子の製造方法
CN101350327B (zh) * 2007-07-17 2011-03-23 上海华虹Nec电子有限公司 局部硅氧化隔离结构的制备方法
FR2972564B1 (fr) * 2011-03-08 2016-11-04 S O I Tec Silicon On Insulator Tech Procédé de traitement d'une structure de type semi-conducteur sur isolant
CN102776566A (zh) * 2011-05-11 2012-11-14 深圳光启高等理工研究院 基于多晶硅的超材料制备方法和基于多晶硅的超材料
US9105492B2 (en) 2012-05-08 2015-08-11 LuxVue Technology Corporation Compliant micro device transfer head
US9034754B2 (en) 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
US8569115B1 (en) 2012-07-06 2013-10-29 LuxVue Technology Corporation Method of forming a compliant bipolar micro device transfer head with silicon electrodes
US8415768B1 (en) 2012-07-06 2013-04-09 LuxVue Technology Corporation Compliant monopolar micro device transfer head with silicon electrode
US8791530B2 (en) 2012-09-06 2014-07-29 LuxVue Technology Corporation Compliant micro device transfer head with integrated electrode leads
US9236815B2 (en) 2012-12-10 2016-01-12 LuxVue Technology Corporation Compliant micro device transfer head array with metal electrodes
US9255001B2 (en) 2012-12-10 2016-02-09 LuxVue Technology Corporation Micro device transfer head array with metal electrodes
EP2757580A1 (en) * 2013-01-22 2014-07-23 Nxp B.V. Bipolar cmos dmos (bcd) processes
JP6854643B2 (ja) 2013-06-12 2021-04-07 ロヒンニ リミテッド ライアビリティ カンパニー 付着された光発生源を用いたキーボードバックライティング
US9570437B2 (en) 2014-01-09 2017-02-14 Nxp B.V. Semiconductor die, integrated circuits and driver circuits, and methods of maufacturing the same
US10629393B2 (en) 2016-01-15 2020-04-21 Rohinni, LLC Apparatus and method of backlighting through a cover on the apparatus
FR3051973B1 (fr) 2016-05-24 2018-10-19 X-Fab France Procede de formation de transistors pdsoi et fdsoi sur un meme substrat
CN109920726A (zh) * 2019-03-13 2019-06-21 深圳大学 一种形成场隔离的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0756319A2 (en) * 1995-07-28 1997-01-29 Motorola, Inc. Reduced stress isolation for SOI devices and a method for fabricating
US5863823A (en) * 1993-07-12 1999-01-26 Peregrine Semiconductor Corporation Self-aligned edge control in silicon on insulator
US20020022308A1 (en) * 2000-08-17 2002-02-21 Samsung Electronics Co., Ltd. Method of preventing semiconductor layers from bending and seminconductor device formed thereby
US20020135017A1 (en) * 2001-03-23 2002-09-26 Vogt Eric E. Recessed silicon oxidation for devices such as a cmos soi ics

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01307241A (ja) * 1988-06-06 1989-12-12 Canon Inc 半導体装置の製造方法
US5780352A (en) * 1995-10-23 1998-07-14 Motorola, Inc. Method of forming an isolation oxide for silicon-on-insulator technology
JPH10125773A (ja) * 1996-10-21 1998-05-15 Nec Corp 半導体装置の製造方法
US6066576A (en) * 1997-06-04 2000-05-23 Micron Technology, Inc. Method for forming oxide using high pressure
US6121133A (en) * 1997-08-22 2000-09-19 Micron Technology, Inc. Isolation using an antireflective coating
JP3751469B2 (ja) * 1999-04-26 2006-03-01 沖電気工業株式会社 Ｓｏｉ構造の半導体装置の製造方法
US6486038B1 (en) * 2001-03-12 2002-11-26 Advanced Micro Devices Method for and device having STI using partial etch trench bottom liner
US7510927B2 (en) 2002-12-26 2009-03-31 Intel Corporation LOCOS isolation for fully-depleted SOI devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5863823A (en) * 1993-07-12 1999-01-26 Peregrine Semiconductor Corporation Self-aligned edge control in silicon on insulator
EP0756319A2 (en) * 1995-07-28 1997-01-29 Motorola, Inc. Reduced stress isolation for SOI devices and a method for fabricating
US20020022308A1 (en) * 2000-08-17 2002-02-21 Samsung Electronics Co., Ltd. Method of preventing semiconductor layers from bending and seminconductor device formed thereby
US20020135017A1 (en) * 2001-03-23 2002-09-26 Vogt Eric E. Recessed silicon oxidation for devices such as a cmos soi ics

Also Published As

Publication number Publication date
KR20050088339A (ko) 2005-09-05
TWI320953B (en) 2010-02-21
AU2003297804A1 (en) 2004-07-29
US7510927B2 (en) 2009-03-31
EP1576663B1 (en) 2010-10-27
DE60334735D1 (de) 2010-12-09
KR100738135B1 (ko) 2007-07-10
ATE486365T1 (de) 2010-11-15
WO2004061946A1 (en) 2004-07-22
CN1732563A (zh) 2006-02-08
EP1576663A1 (en) 2005-09-21
US20040124490A1 (en) 2004-07-01
TW200419669A (en) 2004-10-01

Similar Documents

Publication Publication Date Title
CN100449727C (zh) 用于完全耗尽soi器件的locos隔离
US7407868B2 (en) Chemical thinning of silicon body of an SOI substrate
US7208812B2 (en) Semiconductor device having STI without divot and its manufacture
TWI261907B (en) Method and apparatus of a semiconductor device having low and high voltage transistors
JP5220257B2 (ja) Ｃｍｏｓ垂直置換ゲート（ｖｒｇ）トランジスタ
US6670260B1 (en) Transistor with local insulator structure
US7273785B2 (en) Method to control device threshold of SOI MOSFET's
US6228691B1 (en) Silicon-on-insulator devices and method for producing the same
US6664160B2 (en) Gate structure with high K dielectric
CN100524783C (zh) 一种半导体结构及其制造方法
CN100378985C (zh) 半导体晶片的半导体结构及其形成方法
TW510055B (en) Semiconductor device and method of manufacturing the same
US7973344B2 (en) Double gate JFET with reduced area consumption and fabrication method therefor
JP3670969B2 (ja) Ｍｏｓデバイスの形成方法
CN101621073A (zh) 半导体器件及半导体器件的制造方法
US6437404B1 (en) Semiconductor-on-insulator transistor with recessed source and drain
TWI593112B (zh) 具有矽局部氧化之絕緣體上矽的積體電路及其製造方法
US7081387B2 (en) Damascene gate multi-mesa MOSFET
CN110047759A (zh) 沟槽型mosfet器件制造方法
US6441444B1 (en) Semiconductor device having a nitride barrier for preventing formation of structural defects
JP2008288364A (ja) 半導体装置および半導体装置の製造方法
US20070166948A1 (en) Buried silicon dioxide / silicon nitride bi-layer insulators and methods of fabricating the same
CN104347413B (zh) 一种制作FinFET半导体器件的方法
US20120171841A1 (en) Body contacted transistor with reduced parasitic capacitance
CN105226087B (zh) 具有突变隧穿结的绝缘层上张应变锗tfet及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090107

Termination date: 20131208