CN109920726A - 一种形成场隔离的方法 - Google Patents
一种形成场隔离的方法 Download PDFInfo
- Publication number
- CN109920726A CN109920726A CN201910189138.3A CN201910189138A CN109920726A CN 109920726 A CN109920726 A CN 109920726A CN 201910189138 A CN201910189138 A CN 201910189138A CN 109920726 A CN109920726 A CN 109920726A
- Authority
- CN
- China
- Prior art keywords
- active area
- separation layer
- substrate
- field isolation
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Weting (AREA)
Abstract
本发明电子器件和集成电路工艺技术领域，涉及一种形成场隔离的方法，包括制备隔离层，将衬底清洗烘干后，在衬底表面通过薄膜生长方法或沉淀方法制得隔离层；确定有源区沟槽，在隔离层上通过光刻方法标记出有源区沟槽位置；刻蚀有源区沟槽，在有源区沟槽位置，通过刻蚀方法去除有源区沟槽位置上覆盖的隔离层；所述隔离层厚度为1nm‑1mm。本发明可实现集成板生产加工的低温低成本，易于产业化。
Description
技术领域
本发明属于电子器件和集成电路工艺技术领域，涉及一种形成场隔离的方法。
背景技术
完整的电路是由分离的器件通过特定的电学通路连接起来的，因此在集成电路制造中必须能够把器件隔离开来，这些器件随后还要能够互连以形成所需要的特定的电路结构；如果隔离不好会造成漏电、击穿低、闩锁效应等；因此隔离技术是集成电路制造中一项关键技术。而现今有两种主要的隔离技术：局部氧化（LOCOS：Local Oxidation ofSilicon）隔离技术与浅沟槽隔离（STI：Shallow Trench Isolation）隔离技术。
LOCOS结构的制作过程是利用SiN薄膜掩蔽氧化层的特点，先在器件的有源区覆盖一层SiN，接着在暴露的隔离区场区通过湿氧氧化生长一层较厚的氧化层，最后去除SiN层形成有源区，在有源区中制作器件。LOCOS最大的缺点是隔离区会形成鸟嘴，鸟嘴的尺寸可以通过增加氮化硅厚度和减少隔离区氧化层厚度的方法来减小，但是这样做会增加应力，导致缺陷增加。从器件的角度分析，鸟嘴的存在具有两个重要的影响：氧化层侵蚀导致器件的有效宽度减小，从而减小了晶体管的驱动电流；场氧化导致场注入剂扩散到有效区域的边缘。
LOCOS的其他缺点还包括白带效应和Kooi氮化效应。白带效应是指在氮化物的边缘下，硅表面上形成氮氧化合物的情况，白带效应是由Si3N4与周围高温高湿环境相互作用而引起的，二者相互作用的结果是生成NH3并扩散到Si/SiO2表面；这些氮化物在有源区周围呈现为白色的条带状，这会使后面形成的有源区中热氧化层击穿电压的下降。场氧减薄效应是指随着线宽的减小，隔离的区域也越来越小，没有足够的面积来使硅充分氧化，所以就造成场氧减薄；线宽越小，这种效应越明显。
此外，LOCOS必须使用SiO2进行隔离，不能使用其他氧化物作为隔离材料，这也限制了其他的应用；同时，LOCOS是高温技术，制作成本较高。
STI隔离技术的基本流程是先淀积氮化硅，然后在隔离区腐蚀出一定深度的沟槽，再进行侧墙氧化，用CVD法在沟槽中淀积SiO2，最后通过CMP法平坦化，形成沟槽隔离区和有源区；其主要存在工艺成本较大、操作复杂的问题。
综上所述，上述两种工艺均是要在高温环境下进行、成本高，并且隔离材料都是以SiO2为主；且两种方法主要用于高集成度的IC制造，对于集成度要求不高的应用，如显示像素应用、显示驱动电路应用等，上述方法成本造价太高，且不适合低温制造。因此为了满足一些特殊要求，低成本低温形成的场隔离的方法变得至关重要。
发明内容
本发明的目的在于针对现有技术的不足，提供一种形成场隔离的方法，以实现场隔离生产工艺的低温低成本化。
为了实现上述目的，本发明采用了以下技术方案：
一种形成场隔离的方法，包括以下步骤，
制备隔离层，将衬底清洗烘干后，在衬底表面通过薄膜生长方法生长出隔离层；
确定有源区沟槽，在隔离层上通过光刻方法标记出有源区沟槽位置；
刻蚀有源区沟槽，在有源区沟槽位置，通过刻蚀方法去除有源区沟槽位置上覆盖的隔离层。
一种形成场隔离的方法，包括以下步骤，
制备隔离层，将衬底清洗烘干后，在衬底表面通过沉淀方法沉淀出隔离层；
确定有源区沟槽，在隔离层上通过光刻方法标记出有源区沟槽位置；
刻蚀有源区沟槽，在有源区沟槽位置，通过刻蚀方法去除有源区沟槽位置上覆盖的隔离层。
进一步的，所述隔离层厚度为1nm-1mm。
进一步的，所述隔离层包括氧化物或者氮化物中的一种或多种。
进一步的，所述光刻方法包括：在隔离层在涂光刻胶形成光刻胶层；通过激光照射进行定位；在光刻胶上覆盖掩膜板确定出凹进区；再对凹进区进行显影。
进一步的，所述定位包括平面方向的定位和结构层的定位。
进一步的，所述刻蚀方法包括干法刻蚀、湿法刻蚀、干湿法刻蚀中的一种。
进一步的，所述刻蚀有源区沟槽，其刻蚀面垂直于衬底的表面。
进一步的，所述薄膜生长方法包括热氧化、物理气相沉积和化学气相沉积中的一种或多种。
本发明的有益效果：
本发明直接在衬底表面通过薄膜生长方法或沉淀方法获得隔离层，并直接在隔离层上刻蚀沟槽，实现场隔离；在生产工艺中，薄膜生长方法、沉淀方法和刻蚀均是在较低的温度下完成的，且工艺步骤简单，从而实现生产工艺的低温化和低成本化。
附图说明
附图1是光刻胶涂抹的结构示意图；
附图2是隔离层刻蚀后的剖面结构示意图；
附图3是基于本发明方法加工的Si为衬底的薄膜晶体管的转移曲线图。
图中标识：1-衬底、2-隔离层、3-光刻胶层。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
实施例中，提供了一种形成场隔离的方法，包括以下步骤：
制备隔离层，首先将衬底1进行清洗并烘干，随后在衬底表面通过薄膜生长方法或者沉淀方法制备1nm-1mm厚度的隔离层2；
确定有源区沟槽位置，在隔离层2远离衬底1的一侧通过光刻方法标记出有源区沟槽的位置；
刻蚀有源区沟槽，在有源区沟槽位置，通过刻蚀方法去除有源区沟槽上覆盖的隔离层2，从而实现场隔离效果。
下面结合具体实施例进行说明：
实施例1
本实施例中，选用Si片作为衬底。
首先将衬底1进行清洗，所述清洗过程包括，先用H2SO4和H2O2的混合溶液对衬底进行清洗，其中H2SO4:H2O2=10:1，温度设定为120℃，时间为10min；然后再用去离子水经衬底1表面冲洗干净；接着用氢氟酸溶液进行清洗，其中HF:H2O=1:50，温度设定为25℃，时间为1min；最后再用去离子水进行冲洗干净。待清洗完成后将衬底1表面烘干。
参考附图1所示，在烘干后的衬底1一表面通过等离子体增强的化学气相沉积（Plasma Enhanced Chemical Vapor Deposition）的方法生长出厚度为1nm的隔离层2；本实施例中，所述隔离层2为SiO2层。
参考附图1所示，在衬底1上制得隔离层2后，在隔离层2远离衬底1的一侧涂抹光刻胶层3，再对光刻胶层3进行前烘，以避免光刻胶粘到其他设备上；并去除边缘的光刻胶；再通过激光照射，对集成板进行平面方向上的定位，即X/Y方向上的定位，同时通过激光对集成板的结构层进行定位，以确定每层结构的高度位置及厚度；待定位完成后，在光刻胶层3远离隔离层2的一侧设置掩膜板进行曝光，以确定凹进区；在对集成板进行后烘，以减少驻波效应，并激发化学增强光刻胶的PAG产生的酸与光刻胶上的保护基团发生反应并移除基团，以使其能溶解于显影液；最后对凹进区位置进行显影操作，溶解凹进区位置的光刻胶形成凹进区。由此确定出有源区沟槽位置。
参考附图2所示，对标记出的有源区沟槽位置进行刻蚀处理，本实施例中，通过干法刻蚀方法去除有源区沟槽位置的隔离层2，在刻蚀隔离层时使刻蚀面垂直于衬底1表面。
本实施例中，所述等离子体增强的化学气相沉积、光刻和干法刻蚀的温度条件在25℃-500℃，可以在较低温度下完成，且工艺流程较为简单，从而实现集成板的生产工艺的低温制造和低成本化，利于一些集成度要求不高的应用，例如像素应用、显示驱动电路应用等，利于其产业化。
实施例2
本实施例中，选用GaN片作为衬底。
首先将衬底1进行清洗，所述清洗过程包括，先用H2SO4和H2O2的混合溶液对衬底进行清洗，其中H2SO4:H2O2=10:1，温度设定为120℃，时间为10min；然后再用去离子水经衬底1表面冲洗干净；接着用氢氟酸溶液进行清洗，其中HF:H2O=1:50，温度设定为25℃，时间为1min；最后再用去离子水进行冲洗干净。待清洗完成后将衬底1表面烘干。
参考附图1所示，在烘干后的衬底1一表面通过低压化学气相沉积（Low pressurechemical vapor deposition）的方法生长出厚度为1mm的隔离层2；本实施例中，所述隔离层2为SiNx层。
参考附图1所示，在衬底1上制得隔离层2后，在隔离层2远离衬底1的一侧涂抹光刻胶层3，再对光刻胶层3进行前烘，以避免光刻胶粘到其他设备上；并去除边缘的光刻胶；再通过激光照射，对集成板进行平面方向上的定位，即X/Y方向上的定位，同时通过激光对集成板的结构层进行定位，以确定每层结构的高度位置及厚度；待定位完成后，在光刻胶层3远离隔离层2的一侧设置掩膜板进行曝光，以确定凹进区；在对集成板进行后烘，以减少驻波效应，并激发化学增强光刻胶的PAG产生的酸与光刻胶上的保护基团发生反应并移除基团，以使其能溶解于显影液；最后对凹进区位置进行显影操作，溶解凹进区位置的光刻胶形成凹进区。由此确定出有源区沟槽位置。
参考附图2所示，对标记出的有源区沟槽位置进行刻蚀处理，本实施例中，通过湿法刻蚀方法去除有源区沟槽位置的隔离层2，在刻蚀隔离层时使刻蚀面垂直于衬底1表面。
本实施例中，所述低压化学气相沉积、光刻和干法刻蚀的温度条件在25℃-500℃，可以在较低温度下完成，且工艺流程较为简单，从而实现集成板的生产工艺的低温制造和低成本化，利于一些集成度要求不高的应用，例如像素应用、显示驱动电路应用等，利于其产业化。
实施例3
本实施例中，选用Si片作为衬底。
首先将衬底1进行清洗，所述清洗过程包括，先用H2SO4和H2O2的混合溶液对衬底进行清洗，其中H2SO4:H2O2=10:1，温度设定为120℃，时间为10min；然后再用去离子水经衬底1表面冲洗干净；接着用氢氟酸溶液进行清洗，其中HF:H2O=1:50，温度设定为25℃，时间为1min；最后再用去离子水进行冲洗干净。待清洗完成后将衬底1表面烘干。
参考附图1所示，在烘干后的衬底1一表面通过沉淀方法沉淀出厚度为1mm的隔离层2；本实施例中，所述隔离层2为Al2O3层。
参考附图1所示，在衬底1上制得隔离层2后，在隔离层2远离衬底1的一侧涂抹光刻胶层3，再对光刻胶层3进行前烘，以避免光刻胶粘到其他设备上；并去除边缘的光刻胶；再通过激光照射，对集成板进行平面方向上的定位，即X/Y方向上的定位，同时通过激光对集成板的结构层进行定位，以确定每层结构的高度位置及厚度；待定位完成后，在光刻胶层3远离隔离层2的一侧设置掩膜板进行曝光，以确定凹进区；在对集成板进行后烘，以减少驻波效应，并激发化学增强光刻胶的PAG产生的酸与光刻胶上的保护基团发生反应并移除基团，以使其能溶解于显影液；最后对凹进区位置进行显影操作，溶解凹进区位置的光刻胶形成凹进区。由此确定出有源区沟槽位置。
参考附图2所示，对标记出的有源区沟槽位置进行刻蚀处理，本实施例中，通过干湿法刻蚀方法去除有源区沟槽位置的隔离层2，在刻蚀隔离层时使刻蚀面垂直于衬底1表面。
本实施例中，所述沉淀方法、光刻和干法刻蚀的温度条件在25℃-500℃，可以在较低温度下完成，且工艺流程较为简单，从而实现集成板的生产工艺的低温制造和低成本化，利于一些集成度要求不高的应用，例如像素应用、显示驱动电路应用等，利于其产业化。
实施例4
本实施例中，选用 GaAs 片作为衬底。
首先将衬底1进行清洗，所述清洗过程包括，先用H2SO4和H2O2的混合溶液对衬底进行清洗，其中H2SO4:H2O2=10:1，温度设定为120℃，时间为10min；然后再用去离子水经衬底1表面冲洗干净；接着用氢氟酸溶液进行清洗，其中HF:H2O=1:50，温度设定为25℃，时间为1min；最后再用去离子水进行冲洗干净。待清洗完成后将衬底1表面烘干。
参考附图1所示，在烘干后的衬底1一表面通过溅射方法生长出厚度为20nm的隔离层2；本实施例中，所述隔离层2为SiNx层。
参考附图1所示，在衬底1上制得隔离层2后，在隔离层2远离衬底1的一侧涂抹光刻胶层3，再对光刻胶层3进行前烘，以避免光刻胶粘到其他设备上；并去除边缘的光刻胶；再通过激光照射，对集成板进行平面方向上的定位，即X/Y方向上的定位，同时通过激光对集成板的结构层进行定位，以确定每层结构的高度位置及厚度；待定位完成后，在光刻胶层3远离隔离层2的一侧设置掩膜板进行曝光，以确定凹进区；在对集成板进行后烘，以减少驻波效应，并激发化学增强光刻胶的PAG产生的酸与光刻胶上的保护基团发生反应并移除基团，以使其能溶解于显影液；最后对凹进区位置进行显影操作，溶解凹进区位置的光刻胶形成凹进区。由此确定出有源区沟槽位置。
参考附图2所示，对标记出的有源区沟槽位置进行刻蚀处理，本实施例中，通过湿法刻蚀方法去除有源区沟槽位置的隔离层2，在刻蚀隔离层时使刻蚀面垂直于衬底1表面。
本实施例中，所述溅射方法、光刻和干法刻蚀的温度条件在25℃-500℃，可以在较低温度下完成，且工艺流程较为简单，从而实现集成板的生产工艺的低温制造和低成本化，利于一些集成度要求不高的应用，例如像素应用、显示驱动电路应用等，利于其产业化。
实施例5
本实施例中，选用Si片作为衬底。
首先将衬底1进行清洗，所述清洗过程包括，先用H2SO4和H2O2的混合溶液对衬底进行清洗，其中H2SO4:H2O2=10:1，温度设定为120℃，时间为10min；然后再用去离子水经衬底1表面冲洗干净；接着用氢氟酸溶液进行清洗，其中HF:H2O=1:50，温度设定为25℃，时间为1min；最后再用去离子水进行冲洗干净。待清洗完成后将衬底1表面烘干。
参考附图1所示，在烘干后的衬底1一表面通过蒸发方法生长出厚度为105nm的隔离层2；本实施例中，所述隔离层2为Al2O3和SiNx的混合层。
参考附图1所示，在衬底1上制得隔离层2后，在隔离层2远离衬底1的一侧涂抹光刻胶层3，再对光刻胶层3进行前烘，以避免光刻胶粘到其他设备上；并去除边缘的光刻胶；再通过激光照射，对集成板进行平面方向上的定位，即X/Y方向上的定位，同时通过激光对集成板的结构层进行定位，以确定每层结构的高度位置及厚度；待定位完成后，在光刻胶层3远离隔离层2的一侧设置掩膜板进行曝光，以确定凹进区；在对集成板进行后烘，以减少驻波效应，并激发化学增强光刻胶的PAG产生的酸与光刻胶上的保护基团发生反应并移除基团，以使其能溶解于显影液；最后对凹进区位置进行显影操作，溶解凹进区位置的光刻胶形成凹进区。由此确定出有源区沟槽位置。
参考附图2所示，对标记出的有源区沟槽位置进行刻蚀处理，本实施例中，通过干湿法刻蚀方法去除有源区沟槽位置的隔离层2，在刻蚀隔离层时使刻蚀面垂直于衬底1表面。
本实施例中，所述蒸发方法、光刻和干法刻蚀的温度条件在25℃-500℃，可以在较低温度下完成，且工艺流程较为简单，从而实现集成板的生产工艺的低温制造和低成本化，利于一些集成度要求不高的应用，例如像素应用、显示驱动电路应用等，利于其产业化。
在另外一些实施例中，所述隔离层2的制备还可通过原子层沉积（Atomic layerdeposition）、热蒸镀、脉冲激光沉积、热分解沉淀、热氧化和常压化学气相沉积（Atmospheric Pressure CVD）等方法实现。所述隔离层2的厚度还可设置成1nm-1mm中的其他厚度值。
参考附图3所示，是基于本发明方法加工的Si为衬底的薄膜晶体管的转移曲线图，从图中结果看出，本方法形成的场隔离与现有技术形成的场隔离效果几乎相同，但本发明的加工工艺操作简单，适于低温制备，从而节省成本，利于产业化。其中隔离层2的厚度为700nm，所述隔离层2选用的是SiO2。
以上所述的实施例，只是本发明的较优选的具体方式之一，本领域的技术员在本发明技术方案范围内进行的通常变化和替换都应包含在本发明的保护范围内。
Claims (9)
1.一种形成场隔离的方法，其特征在于，包括以下步骤，
制备隔离层，将衬底清洗烘干后，在衬底表面通过薄膜生长方法生长出隔离层；
确定有源区沟槽，在隔离层上通过光刻方法标记出有源区沟槽位置；
刻蚀有源区沟槽，在有源区沟槽位置，通过刻蚀方法去除有源区沟槽位置上覆盖的隔离层。
2.一种形成场隔离的方法，其特征在于，包括以下步骤，
制备隔离层，将衬底清洗烘干后，在衬底表面通过沉淀方法沉淀出隔离层；
确定有源区沟槽，在隔离层上通过光刻方法标记出有源区沟槽位置；
刻蚀有源区沟槽，在有源区沟槽位置，通过刻蚀方法去除有源区沟槽位置上覆盖的隔离层。
3.根据权利要求1或2所述的形成场隔离的方法，其特征在于，所述隔离层厚度为1nm-1mm。
4.根据权利要求3所述的形成场隔离的方法，其特征在于，所述隔离层包括氧化物或者氮化物中的一种或多种。
5.根据权利要求1或2所述的形成场隔离的方法，其特征在于，所述光刻方法包括：在隔离层在涂光刻胶形成光刻胶层；通过激光照射进行定位；在光刻胶上覆盖掩膜板确定出凹进区；再对凹进区进行显影。
6.根据权利要求5所述的形成场隔离的方法，其特征在于，所述定位包括平面方向的定位和结构层的定位。
7.根据权利要求1或2所述的形成场隔离的方法，其特征在于，所述刻蚀方法包括干法刻蚀、湿法刻蚀、干湿法刻蚀中的一种。
8.根据权利要求1或2所述的形成场隔离的方法，其特征在于，所述刻蚀有源区沟槽，其刻蚀面垂直于衬底的表面。
9.根据权利要求1所述的形成场隔离的方法，其特征在于，所述薄膜生长方法包括热氧化、物理气相沉积和化学气相沉积中的一种或多种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910189138.3A CN109920726A (zh) | 2019-03-13 | 2019-03-13 | 一种形成场隔离的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910189138.3A CN109920726A (zh) | 2019-03-13 | 2019-03-13 | 一种形成场隔离的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109920726A true CN109920726A (zh) | 2019-06-21 |
Family
ID=66964603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910189138.3A Pending CN109920726A (zh) | 2019-03-13 | 2019-03-13 | 一种形成场隔离的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109920726A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040124490A1 (en) * | 2002-12-26 | 2004-07-01 | Mark Bohr | Locos isolation for fully-depleted SOI devices |
| CN101740385A (zh) * | 2008-11-24 | 2010-06-16 | 上海华虹Nec电子有限公司 | Ldmos晶体管中的沟道形成方法 |
| CN103824769A (zh) * | 2012-11-19 | 2014-05-28 | 上海华虹宏力半导体制造有限公司 | 一种有效控制功率器件终端场氧化层角度的方法 |
-
2019
- 2019-03-13 CN CN201910189138.3A patent/CN109920726A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040124490A1 (en) * | 2002-12-26 | 2004-07-01 | Mark Bohr | Locos isolation for fully-depleted SOI devices |
| CN101740385A (zh) * | 2008-11-24 | 2010-06-16 | 上海华虹Nec电子有限公司 | Ldmos晶体管中的沟道形成方法 |
| CN103824769A (zh) * | 2012-11-19 | 2014-05-28 | 上海华虹宏力半导体制造有限公司 | 一种有效控制功率器件终端场氧化层角度的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060148197A1 (en) | Method for forming shallow trench isolation with rounded corners by using a clean process | |
| CN106206597B (zh) | 避免多晶硅刻蚀残留的方法及分栅快闪存储器制造方法 | |
| KR20130024691A (ko) | 향상된 반도체 채널 기판 물질을 위한 방법 및 구조 | |
| CN102478763A (zh) | 光刻方法 | |
| CN103839791B (zh) | 应用于沟槽型mos器件的沟槽栅的制备方法 | |
| CN100350589C (zh) | 由清洗形成圆滑边角的浅沟渠隔离方法 | |
| CN101894786A (zh) | 浅沟槽隔离制备方法 | |
| CN108257860A (zh) | 一种栅极氧化层的制作方法 | |
| CN109920726A (zh) | 一种形成场隔离的方法 | |
| JPH0955422A (ja) | 半導体素子の素子隔離方法 | |
| CN101211846A (zh) | 一种片上系统器件的厚栅氧化层制造方法 | |
| US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
| TWI305017B (en) | Semiconductor devices and methods for fabricating gate spacers | |
| CN109950196A (zh) | 一种应用于场隔离的低温氧化隔离工艺 | |
| TWI230431B (en) | Method for forming isolation region in semiconductor device | |
| JP2008124399A (ja) | 半導体装置の製造方法 | |
| JPH09260361A (ja) | 半導体装置の製造方法 | |
| CN108597991A (zh) | 光阻回蚀刻制程方法 | |
| JPS5846645A (ja) | 半導体装置の製造方法 | |
| US6479372B1 (en) | Method for avoiding water marks formed during cleaning after well implantation | |
| KR100446279B1 (ko) | 반도체장치의 트랜치 식각방법 | |
| TW492072B (en) | Method to produce a planar mask at a topology-containing surface | |
| KR100909136B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100774809B1 (ko) | 모스 트랜지스터 제조방법 | |
| CN113140500A (zh) | 半导体结构的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190621 |
|
| RJ01 | Rejection of invention patent application after publication |