CN100437819C - 铁电体存储装置及其读出方法 - Google Patents
铁电体存储装置及其读出方法 Download PDFInfo
- Publication number
- CN100437819C CN100437819C CNB2005100726300A CN200510072630A CN100437819C CN 100437819 C CN100437819 C CN 100437819C CN B2005100726300 A CNB2005100726300 A CN B2005100726300A CN 200510072630 A CN200510072630 A CN 200510072630A CN 100437819 C CN100437819 C CN 100437819C
- Authority
- CN
- China
- Prior art keywords
- line
- bit line
- bit
- ferroelectric capacitor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 10
- 239000003990 capacitor Substances 0.000 claims abstract description 183
- 230000009471 action Effects 0.000 claims description 17
- 238000012423 maintenance Methods 0.000 claims description 8
- 238000004321 preservation Methods 0.000 claims description 7
- 230000003321 amplification Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 230000009849 deactivation Effects 0.000 claims description 5
- 239000013256 coordination polymer Substances 0.000 description 34
- 230000000977 initiatory effect Effects 0.000 description 6
- 230000010287 polarization Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007667 floating Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
一种铁电体存储装置，包括使用铁电体电容器存储数据的标准单元、产生基准电位的参考单元、把标准单元和基准电位的电位差放大的读出放大器、控制标准单元和参考单元和读出放大器的控制电路，把标准单元的字线(WL)非活性化，把第一铁电体电容器从第一位线(BL1)断开后，把位线预充电控制线活性化，通过驱动第一位线预充电电路(7)，把第一位线(BL1)放电。
Description
技术领域
本发明涉及对存储单元使用铁电体电容器的铁电体存储装置及其读出方法。
背景技术
近年，铁电体存储装置伴随着工艺的微细化和大容量化，代替现状的2晶体管2铁电体电容器型的存储单元，能缩小存储单元尺寸的1晶体管1铁电体电容器型的存储单元的采用正在进展。1晶体管1铁电体电容器型的铁电体存储装置中，作为存储单元，除了保持数据的标准单元，还需要产生基准电位(参考电位)的参考电源。为了铁电体存储装置的可靠性的提高和高速化，重要的是防止由于存储单元的铁电体电容器中保持的极化电荷量的减少而产生的数据的恶化，并且缩短存储单元的位线预充电时间。
下面参照附图说明以往的铁电体存储装置。
图5表示以往的铁电体存储装置的电路结构。如图5所示，以往的铁电体存储装置中，作为保持数据的存储单元，具有：由栅极与字线WL连接并且漏极与第一位线BL1连接的第一晶体管T1、第一电极与第一晶体管的源极连接并且第二电极与单元板线CP连接的第一铁电体电容器C1构成的第一标准单元；由栅极与字线WL连接并且漏极与第三位线BL3连接的第三晶体管T3、第一电极与第三晶体管的源极连接并且第二电极与单元板线CP连接的第三铁电体电容器C3构成的第二标准单元102。
此外，作为保存基准电位发生用的数据的存储单元，具有：栅极与参考字线RWL连接并且漏极与第二位线BL2连接的第二晶体管T2、第一电极与第二晶体管T2的源极连接并且第二电极与参考单元板线RCP连接的第二铁电体电容器C2构成的第一参考单元103；栅极与参考字线RWL连接并且漏极与第四位线BL4连接的第四晶体管T4、第一电极与晶体管T4的源极连接并且第二电极与参考单元板线RCP连接的第四铁电体电容器C4构成的第二参考单元104。
在第一参考单元103和第二参考单元104中，作为对各自写入给定的数据的电路，设置由第五晶体管T5以及第六晶体管T6构成的复位电路105，第五晶体管T5的漏极在节点ST2与第二铁电体电容器C2的第一电极连接，第六晶体管T6的漏极在节点ST4与第四铁电体电容器C4的第一电极连接。
复位电路105的第五晶体管T5以及第六晶体管T6的各栅极分别连接在复位信号线RST上，在第五晶体管T5的源极上连接复位驱动电路106的输出线RFD0，第六晶体管T6的源极接地。
复位驱动电路106具有：各自的漏极连接在输出线RFD0上，各自的源极接地的第七晶体管T7和第八晶体管T8；漏极连接在输出线RFD0上，源极连接在电源线上的第九晶体管T9。第七晶体管T7的栅极连接在第一复位驱动控制线XRDIN2上，第八晶体管T8的栅极连接在第三复位驱动控制线RDIN4上，第九晶体管T9的栅极连接在第二复位驱动控制线XRDIN3上。
第一位线BL1和第二位线BL2分别通过由第十晶体管T10构成的第一位线预充电电路107以及由第十一晶体管T11构成的第二位线预充电电路108接地，并且作为位线对，连接在第一读出放大器115上。
同样第三位线BL3和第四位线BL4分别通过由第十二晶体管T12构成的第三位线预充电电路109以及由第十三晶体管T13构成的第四位线预充电电路110接地，并且作为位线对，连接在第二读出放大器116上。此外，第二位线BL2以及第四位线BL4通过由第十四晶体管T14构成的电平均衡电路111相互连接。
设置用于控制各电路的控制电路120，控制电路120通过驱动单元板线CP、参考字线RWL和参考单元板线RCP，控制第一标准单元101、第二标准单元102、第一参考单元103和第二参考单元104的动作。
此外，控制电路120通过驱动复位信号线RST，控制复位电路105，通过驱动第一复位驱动控制线XRDIN2、第二复位驱动控制线XRDIN3以及第三复位驱动控制线RDIN4，控制复位驱动电路106。通过驱动位线预充电控制线BP，控制第一位线预充电电路107、第二位线预充电电路108、第三位线预充电电路109和第四位线预充电电路110，通过驱动电平均衡控制线REQ，控制电平均衡电路111。此外通过驱动读出放大器驱动线SAE，控制第一读出放大器115和第二读出放大器116。
在控制电路120上连接多个由所述第一标准单元101、第二标准单元102、第一参考单元103、第二参考单元104、复位电路105、复位驱动电路106、第一位线预充电电路107、第二位线预充电电路108、第三位线预充电电路109和第四位线预充电电路110以及电平均衡电路111构成的部件，同时控制各部件。
下面参照附图说明以往的铁电体存储装置的电路动作。这里，在第一标准单元101中保持“1”数据，在第二标准单元102中保持“0”数据，此外在第一参考单元103中保持“1”数据，在第二参考单元104中保持“0”数据。须指出的是，“1”数据为具有铁电体电容器的第一电极成为正极的残留极化的情形，“0”数据为具有铁电体电容器的第二电极成为正极的残留极化的情形。
图6表示图5所示的铁电体存储装置的读出动作的动作定时。如图6所示，初始状态是位线预充电控制线BP是输出“H”电平的电压(电源电压)的活性状态，所以驱动第一位线预充电电路107、第二位线预充电电路108、第三位线预充电电路109和第四位线预充电电路110，因此第一位线BL1、第二位线BL2、第三位线BL3和第四位线BL4的电位为接地电位。这时，字线WL、单元板线CP、参考字线RWL、参考单元板线RCP、电平均衡控制线REQ、复位信号线RST、第三复位驱动控制线RDIN4和读出放大器起动线SAE的电压是成为非活性状态的“L”电平(接地电压)，第二复位驱动控制线XRDIN3的电压是成为非活性状态的“H”电平，第一复位驱动控制线XRDIN2的电压是成为活性状态的“H”电平。
首先，在t00的定时，位线预充电控制线BP为″L″电平，第一位线BL1、第二位线BL2、第三位线BL3和第四位线BL4为浮置状态。接着在t01的定时，电平均衡控制线REQ为″H″电平，在t02的定时，字线WL、参考字线RWL为″H″电平，在t03的定时，单元板线CP和参考单元板线RCP为″H″电平。
据此，第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4变为导通状态，第一铁电体电容器C1、第二铁电体电容器C2、第三铁电体电容器C3以及第四铁电体电容器C4分别连接在第一位线BL1、第二位线BL2、第三位线BL3和第四位线BL4上。此外，第一铁电体电容器C1、第二铁电体电容器C2、第三铁电体电容器C3以及第四铁电体电容器C4的各第二电极变为″H″电平，所以保持在第一标准单元101中的“1”数据、保持在第二标准单元102中的“0”数据分别向第一位线BL 1、第三位线BL3输出，保持在第一参考单元103中的″1″数据、保持在第二参考单元104中的″0″数据分别向第二位线BL2、第四位线BL4输出。
这时，电平均衡控制线REQ是″H″电平，所以驱动电平均衡电路111，第二位线BL2和第四位线BL4导通，所以第二位线BL2和第四位线BL4导通的电位变为相等，把与″1″数据对应的电位和与″0″数据对应的电位的中间电位作为基准电位(参考电位)对第二位线BL2和第四位线BL4输出。
接着在t05的定时，使参考单元板线RCP和单元板线CP为″L″电平，在t06的定时，把第二铁电体电容器C2以及第四铁电体电容器C4分别从第二位线BL2以及第四位线BL4断开。然后，在t07的定时，使电平均衡控制线REQ为″L″电平的电压，使电平均衡电路111为断开状态。
接着在t09的定时，使读出放大器起动信号SAE为″H″电平，通过第一读出放大器115把由第一位线BL1和第二位线BL2读出的电位差放大，通过第二读出放大器116把由第三位线BL3和第四位线BL4读出的电位差放大。据此，第一位线BL1变为电源电压，第二位线BL2变为接地电压。此外，第三位线BL3变为接地电压，第四位线BL4变为电源电压。
这时字线WL是″H″电平，所以第一铁电体电容器C1的第一电极变为″H″电平，第三铁电体电容器C3的第一电极变为″L″电平。
而在t09的定时，第一复位驱动控制线XRDIN2为″L″电平，第二复位驱动控制线XRDIN3为″L″电平，复位驱动输出线RFD0变为″H″电平。同时复位信号线RST为″H″电平，所以第二铁电体电容器C2的第一电极(节点ST2)变为″H″电平，第四铁电体电容器C4的第一电极(节点ST4)变为″L ″电平。
接着在t10的定时，通过使单元板线CP和参考单元板线RCP为″H″电平，实施对构成第二标准单元102的第三铁电体电容器C3以及构成第二参考单元104的第四铁电体电容器C4的″0″数据的再写入。
然后在t12的定时，通过使参考单元板线RCP以及单元板线CP为″L″电平，实施对构成第一标准单元101的第一铁电体电容器C1以及构成第一参考单元103的第二铁电体电容器C2的″1″数据的再写入。
在t14的定时，第二复位驱动控制线XRDIN3为″H″电平，第九晶体管T9为断开状态，第三复位驱动控制线RDIN4为″H″电平，第八晶体管T8为断开状态，开始节点ST2的放电，并且读出放大器起动信号SAE为″L″电平，在接着的t15的定时，第一复位驱动控制线XRDIN2为″H″电平，第七晶体管T7为导通状态，并且第三复位驱动控制线RDIN4为″L″电平，第八晶体管T8为断开状态，继续节点ST2的放电。此外，通过使位线预充电控制线BP为″H″电平，开始第一位线BL1、第二位线BL2、第三位线BL3和第四位线BL4的放电。
接着在t16的定时，节点ST2的放电以及第一位线BL1的放电结束后，复位信号线RST和字线WL为″L″电平，回到初始状态，1周期的读出动作结束。
在这样的以往的铁电体存储装置中，在t15的定时，如果位线预充电控制线BP为″H″电平，则驱动第一位线预充电电路107，第一位线BL1接地，所以第一位线BL1从″H″电平变化为″L″电平。这时，字线WL是″H″电平，所以第一晶体管T1为导通状态，第一铁电体电容器C1的第一电极的电位也从″H″电平急剧向″L″电平变化。该电位的急剧变化通过第一铁电体电容器C1的耦合对单元板线CP造成影响，所以在″L″电平的单元板线CP中产生A所示的负脉冲噪声。
如果在单元板线CP中产生负脉冲噪声，则由于以下的机构，保持″0″数据的铁电体电容器的极化电荷量减少，铁电体存储装置的可靠性下降。
图7表示以往的铁电体存储装置的存储单元的磁滞曲线。图7的横轴表示外加在铁电体电容器的电极上的电压，纵轴表示铁电体电容器的极化电荷量。
在t15的定时，第三铁电体电容器C3的第一电极以及第二电极都是接地电位，所以如图7所示，第三铁电体电容器C3的极化电荷量位于G的位置。可是，连接在第二电极上的单元板线CP的电压由于负脉冲噪声而从接地电压下降到-Vp时，变为在第三铁电体电容器C3的第一电极和第二电极之间外加电压Vp的状态，所以第三铁电体电容器C3的极化电荷量移动到点X的位置。极化电荷量描绘磁滞曲线，变化，所以在单元板线CP再次回到接地电压时，极化电荷量不回到点G，向点Y的位置移动，极化电荷量从2P向2Q减少。因此，当读出数据时，″1″数据和″0″数据的电位差减小，″1″数据和″0″数据的电位差变为小于能由读出放大器读出的电位差，存储的数据有可能被破坏。在单元板线中产生的噪声使铁电体存储装置的非易失特性下降，所以大幅度损害铁电体存储装置的可靠性。
为了防止这样的铁电体装置的可靠性的下降，有必要例如通过对第八晶体管T8使用低速的，如图8所示，尽可能减慢把位线放电的速度，使铁电体电容器的第一电极的电位不急剧变化。
[非专利文献1]Y.Chung，“A 3.3-V4-Mb Nonvolatile Ferroelectric RAMwith Selectively-Driven Double-Pulse Plate Read/Write-Back Scheme”Symposium on VLSI Circuits Digest，1999年6月，p.97-98
可是，如果减慢把位线放电的速度，就存在铁电体存储装置的周期变长，存储装置的动作速度变慢的问题。
发明内容
本发明的目的在于：解决所述以往的问题，能实现高可靠性、高速的铁电体存储装置。
为了实现所述目的，本发明采用具有保持数据的标准单元和基准电位的发生电路的1晶体管1铁电体电容器型的铁电体存储装置从保持数据的铁电体电容器断开后，进行位线的放电的结构。
具体而言，本发明的铁电体存储装置包括：具有分别以铁电体为电容膜并且保存数据的第一铁电体电容器和与该第一铁电体电容器连接的第一晶体管的多个标准单元；与所述各第一晶体管连接的第一位线；设置在所述第一位线和接地之间的开关电路即第一位线预充电电路；与所述各第一晶体管的栅极连接的字线；其特征在于：在驱动所述第一位线预充电电路，把所述第一位线的电位放电之前，所述字线变为非活性状态，从而所述第一铁电体电容器从第一位线断开。
根据本发明的铁电体存储装置，在第一位线的电位放电前使字线为非活性状态，从第一位线断开第一铁电体电容器，所以即使以高速把第一位线放电，第一铁电体电容器的第一电极的电位也不变化，所以在单元板线中不发生负脉冲噪声。因此，能以高速把第一位线放电，所以能使周期变短，结果能实现高可靠性、高速的铁电体存储装置。
本发明的铁电体存储装置还具有与所述各个铁电体电容器的第二电极连接的单元板线；当从各标准单元读出数据时，所述单元板线比所述字线更先变为活性状态。据此，在第一铁电体电容器的第一电极上残存有电荷时，能防止在单元板线中产生过冲脉冲噪声。
本发明的铁电体存储装置还具有：分别与所述第一位线以及基准电位的发生电路连接，并且把所述第一位线的电位和所述基准电位的电位差放大的多个读出放大器；与所述各基准电位的发生电路分别连接的多个第二位线；设置在所述第二位线上的开关电路即第二位线预充电电路；所述各基准电位的发生电路是分别由所述各第二位线连接在所述各读出放大器上的参考单元；所述各参考单元具有：以铁电体为电容膜，并且保持数据的第二铁电体电容器；与所述第二铁电体电容器的第一电极连接的第二晶体管；所述各第二晶体管分别与所述各第二位线连接；所述第二晶体管的栅极与参考字线连接；所述第二铁电体电容器的第二电极与参考单元板线连接；在所述各参考单元中彼此相邻的2个参考单元上连接对所述相邻的2个参考单元写入彼此不同的数据的复位电路；所述相邻的2个参考单元的所述各第二位线通过开关电路即电平均衡电路相互连接。通过采用这样的结构，能可靠地产生基准电压。
本发明的铁电体存储装置中，外加在所述参考单元板线上的信号与外加在所述单元板线上的信号同步。通过采用这样的结构，能使单元板线和参考单元板线为公共的，能使控制简便。
本发明的铁电体存储装置中，外加在所述参考单元板线上的信号与外加在所述单元板线上的信号不同步。通过采用这样的结构，能详细控制参考单元和标准单元。
本发明的铁电体存储装置中，所述第二铁电体电容器的第一电极的电位从电源电压放电到接地电压的速度比所述第一位线的电位从电源电压放电到接地电压的速度还小。通过采用这样的结构，能防止在参考单元板线中产生噪声，能可靠地产生正确的基准电位。
本发明的铁电体存储装置中，所述第二铁电体电容器的第一电极的电位从电源电压放电到接地电压的动作比所述第一位线的电位从电源电压放电到接地电压的动作先开始。通过采用这样的结构，能可靠地使周期高速化。
本发明的铁电体存储装置还具有：分别与所述第一位线以及基准电位的发生电路连接，并且把所述第一位线的电位和所述基准电位的电位差放大的多个读出放大器；与所述各基准电位的发生电路分别连接的多个第二位线；设置在所述第二位线上的开关电路即第二位线预充电电路；所述各基准电位的发生电路是分别由所述各第二位线与所述各读出放大器连接的参考单元；所述各参考单元具有：以铁电体为电容膜，并且保持数据的第二铁电体电容器；与所述第二铁电体电容器的第一电极连接的第二晶体管；所述各第二晶体管分别与所述各第二位线连接；所述各第二晶体管的栅极与参考字线连接；在所述各参考单元中彼此相邻的2个参考单元上连接对所述相邻的2个参考单元写入彼此不同的数据的复位电路；所述相邻的2个参考单元的所述各第二位线通过开关电路即电平均衡电路相互连接；多个所述第二铁电体电容器中保持一方的数据的第二铁电体电容器的第二电极与第一参考单元板线连接；多个所述第二铁电体电容器中保持另一方的数据的第二铁电体电容器的第二电极与第二参考单元板线连接。
通过采用这样的结构，保持不同的数据的参考单元连接在不同的参考单元板线上，所以保持″1″数据的各参考单元的铁电体电容器的第二电极与保持″0″数据的各参考单元的铁电体电容器的第二电极连接在彼此独立的参考单元板线上。因此，当以高速把保持″1″数据的铁电体电容器的第一电极的电位放电时，保持″0″数据的铁电体电容器的极化电荷量不减少，结果，能实现高可靠性、高速的铁电体存储装置。
本发明的铁电体存储装置的读出方法，该铁电体存储装置包括：具有分别以铁电体为电容膜并且保存数据的第一铁电体电容器和与该第一铁电体电容器连接的第一晶体管的多个标准单元；与所述各第一晶体管连接的第一位线；设置在所述第一位线上的开关电路即第一位线预充电电路；与所述第一铁电体电容器的第二电极连接的单元板线；与所述各第一晶体管的栅极连接的字线；其特征在于：包括：把所述单元板线活性化的步骤；把所述字线活性化的步骤；把所述字线非活性化的步骤；在把所述字线非活性化的步骤之后，驱动所述第一位线预充电电路。
根据本发明的铁电体存储装置的读出方法，把字线非活性化，从第一位线断开第一铁电体电容器后，驱动位线预充电电路，进行位线的预充电，所以当以高速把位线放电时，在单元板线中也不发生噪声。因此，铁电体电容器的极化电荷量不下降，结果，使铁电体存储装置的可靠性提高，并且能以高速工作。
在本发明的铁电体存储装置的读出方法中，把所述单元板线活性化的步骤在把所述字线活性化的步骤之前进行。通过采用这样的结构，当在第一铁电体电容器的第一电极中残存有电荷时，能防止单元板线中产生向上的噪声。
根据本发明的铁电体存储装置，在把位线放电时，防止标准单元的存储数据破坏，并且能使周期高速化，所以能实现高可靠性、高速的铁电体存储装置。
附图说明
图1是表示实施例1和2的铁电体存储装置结构的电路图。
图2是表示实施例1的铁电体存储装置的动作定时的定时图表。
图3是表示实施例2的铁电体存储装置的动作定时的定时图表。
图4是表示实施例3的铁电体存储装置结构的电路图。
图5是表示以往的铁电体存储装置结构的电路图。
图6是表示以往的铁电体存储装置的动作定时的定时图表。
图7是表示以往的铁电体存储装置的铁电体电容器的磁滞特性的曲线图。
图8是表示减少以往的铁电体存储装置的噪声的动作定时的定时图表。
符号的说明。
1-第一标准单元；2-第二标准单元；3-第一参考单元；4-第二参考单元；5-复位电路；6-复位驱动电路；7-第一位线预充电电路；8-第二位线预充电电路；9-第三位线预充电电路；10-第四位线预充电电路；11-电平均衡电路；15-第一读出放大器；16-第二读出放大器；20-控制电路；BP-位线预充电控制线；WL-字线；CP-单元板线；REQ-电平均衡控制线；RWL-参考字线；SAE-读出放大器起动线；BL 1-第一位线；BL2-第二位线；BL3-第三位线；BL4-第四位线；RST-复位信号线；XRDIN2-第一复位驱动控制线；XRDIN3-第二复位驱动控制线；XRDIN4-第三复位驱动控制线；ST2-节点；ST4-节点；RFD0-复位驱动输出线。
具体实施方式
参照图1和图2说明本发明实施例1的铁电体存储装置。
图1表示实施例1的铁电体存储装置的电路结构，图2表示本实施例的铁电体存储装置的动作定时。
如图1所示，本实施例的铁电体存储装置中，作为保持数据的存储单元，具有：由栅极与字线WL连接并且漏极与第一位线BL1连接的第一晶体管T1、第一电极与第一晶体管T1的源极连接并且第二电极与单元板线CP连接的第一铁电体电容器C1构成的第一标准单元1；由栅极与字线WL连接并且漏极与第三位线BL3连接的第三晶体管T3、第一电极与第三晶体管T3的源极连接并且第二电极与单元板线CP连接的第三铁电体电容器C3构成的第二标准单元2。
此外，作为保存基准电位发生用的数据的存储单元，具有：栅极与参考字线RWL连接并且漏极与第二位线BL2连接的第二晶体管T2、第一电极与第二晶体管T2的源极连接并且第二电极与参考单元板线RCP连接的第二铁电体电容器C2构成的第一参考单元3；由栅极与参考字线RWL连接并且漏极与第四位线BL4连接的第四晶体管T4、第一电极与晶体管T4的源极连接并且第二电极与参考单元板线RCP连接的第四铁电体电容器C4构成的第二参考单元4。
在第一参考单元3和第二参考单元4上作为对各自写入给定的数据的电路，设置由第五晶体管T5以及第六晶体管T6构成的复位电路5，第五晶体管T5的漏极在节点ST2与第二铁电体电容器C2的第一电极连接，第六晶体管T6的漏极在节点ST4与第四铁电体电容器C4的第一电极连接。
复位电路5的第五晶体管T5以及第六晶体管T6的各栅极分别连接在复位信号线RST上，在第五晶体管T5的源极上连接复位驱动电路6的输出线RFD0，第六晶体管T6的源极接地。
复位驱动电路6具有：各自的漏极连接在输出线RFD0上，各自的源极接地的第七晶体管T7和第八晶体管T8；漏极连接在输出线RFD0上，源极连接在电源线上的第九晶体管T9。第七晶体管T7的栅极连接在第一复位驱动控制线XRDIN2上，第八晶体管T8的栅极连接在第三复位驱动控制线RDIN4上，第九晶体管T9的栅极连接在第二复位驱动控制线XRDIN3上。
第一位线BL1和第二位线BL2分别通过由第十晶体管T10构成的第一位线预充电电路7以及由第十一晶体管T11构成的第二位线预充电电路8接地，并且作为位线对，连接在第一读出放大器15上。
同样第三位线BL3和第四位线BL4分别通过由第十二晶体管T12构成的第三位线预充电电路9以及由第十三晶体管T13构成的第四位线预充电电路10接地，并且作为位线对，连接在第二读出放大器16上。此外，第二位线BL2以及第四位线BL4通过由第十四晶体管T14构成的电平均衡电路11相互连接。
设置用于控制各电路的控制电路20，控制电路20通过驱动字线WL、单元板线CP、参考字线RWL和参考单元板线RCP，控制第一标准单元1、第二标准单元2、第一参考单元3和第二参考单元4的动作。
此外，控制电路20通过驱动复位信号线RST，控制复位电路5，通过驱动第一复位驱动控制线XRDIN2、第二复位驱动控制线XRDIN3以及第三复位驱动控制线RDIN4，控制复位驱动电路6。通过驱动位线预充电控制线BP，控制第一位线预充电电路7、第二位线预充电电路8、第三位线预充电电路9和第四位线预充电电路10，通过驱动电平均衡控制线REQ，控制电平均衡电路11。此外通过驱动读出放大器驱动线SAE，控制第一读出放大器15和第二读出放大器16。
在控制电路20上连接多个由所述第一标准单元1、第二标准单元2、第一参考单元3、第二参考单元4、复位电路5、复位驱动电路6、第一位线预充电电路7、第二位线预充电电路8、第三位线预充电电路9和第四位线预充电电路10以及电平均衡电路11构成的部件，同时控制各部件。
下面参照图2说明以往的铁电体存储装置的电路动作。这里，在第一标准单元1中保持“1”数据，在第二标准单元2中保持“0”数据，此外在第一参考单元3中保持“1”数据，在第二参考单元4中保持“0”数据。须指出的是，“1”数据为具有铁电体电容器的第一电极成为正极的残留极化的情形，“0”数据为具有铁电体电容器的第二电极成为正极的残留极化的情形。
如图2所示，初始状态是位线预充电控制线BP输出“H”电平的电压(电源电压)的活性状态，所以驱动第一位线预充电电路7、第二位线预充电电路8、第三位线预充电电路9和第四位线预充电电路10，因此第一位线BL1、第二位线BL2、第三位线BL3和第四位线BL4的电位为接地电位。这时，字线WL、单元板线CP、参考字线RWL、参考单元板线RCP、电平均衡控制线REQ、复位信号线RST、第三复位驱动控制线RDIN4和读出放大器起动线SAE的电压是成为非活性状态的“L”电平(接地电压)，第二复位驱动控制线XRDIN3的电压是成为非活性状态的“H”电平，第一复位驱动控制线XRDIN2的电压是成为活性状态的“H”电平。
首先，在t00的定时，位线预充电控制线BP为″L″电平，第一位线BL1、第二位线BL2、第三位线BL3和第四位线BL4为浮置状态。接着在t01的定时，电平均衡控制线REQ为″H″电平，并且单元板线CP为″H″电平。然后在t02的定时，字线WL、参考字线RWL为″H″电平，在t03的定时，单元板线CP和参考单元板线RCP为″H″电平。
据此，第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4变为导通状态，第一铁电体电容器C1、第二铁电体电容器C2、第三铁电体电容器C3以及第四铁电体电容器C4分别连接在第一位线BL1、第二位线BL2、第三位线BL3和第四位线BL4上。此外，第一铁电体电容器C1、第二铁电体电容器C2、第三铁电体电容器C3以及第四铁电体电容器C4的各第二电极变为″H″电平，所以保持在第一标准单元1中的“1”数据、保持在第二标准单元2中的“0”数据分别向第一位线BL1、第三位线BL3输出，保持在第一参考单元3中的″1″数据、保持在第二参考单元4中的″0″数据分别向第二位线BL2、第四位线BL4输出。
这时，电平均衡控制线REQ是″H″电平，所以驱动电平均衡电路11，第二位线BL2和第四位线BL4导通，所以第二位线BL2和第四位线BL4导通的电位变为相等，把与″1″数据对应的电位和与″0″数据对应的电位的中间电位作为基准电位(参考电位)对第二位线BL2和第四位线BL4输出。
接着在t05的定时，使参考单元板线RCP和单元板线CP为″L″电平，在t06的定时，参考字线RWL为″L″电平，把第二铁电体电容器C2以及第四铁电体电容器C4分别从第二位线BL2以及第四位线BL4断开。然后，在t07的定时，使电平均衡控制线REQ为″L″电平，使电平均衡电路11为断开状态。
接着在t09的定时，使读出放大器起动信号SAE为″H″电平，通过第一读出放大器15把由第一位线BL1和第二位线BL2读出的电位差放大，通过第二读出放大器16把由第三位线BL3和第四位线BL4读出的电位差放大。据此，第一位线BL1变为电源电压，第二位线BL2变为接地电压。此外，第三位线BL3变为接地电压，第四位线BL4变为电源电压。
这时字线WL是″H″电平，所以第一铁电体电容器C 1的第一电极变为″H″电平，第三铁电体电容器C3的第一电极变为″L″电平。
而在t09的定时，第一复位驱动控制线XRDIN2为″L″电平，第二复位驱动控制线XRDIN3为″L″电平，复位驱动输出线RFD0变为″H″电平。同时复位信号线RST为″H″电平，所以第二铁电体电容器C2的第一电极(节点ST2)变为″H″电平，第四铁电体电容器C4的第一电极(节点ST4)变为″L″电平。
接着在t10的定时，通过使单元板线CP和参考单元板线RCP为″H″电平，实施对构成第二标准单元2的第三铁电体电容器C3以及构成第二参考单元4的第四铁电体电容器C4的″0″数据的再写入。
然后在t12的定时，通过使参考单元板线RCP以及单元板线CP为″L″电平，实施对构成第一标准单元1的第一铁电体电容器C1以及构成第一参考单元3的第二铁电体电容器C2的″1″数据的再写入。
在t14的定时，第二复位驱动控制线XRDIN3为″H″电平，第九晶体管T9为断开状态，第三复位驱动控制线RDIN4为″H″电平，第八晶体管T8为导通状态，开始节点ST2的放电，并且读出放大器起动信号SAE为″L″电平，同时字线WL为″L″电平，第一晶体管T1和第三晶体管T3为断开状态，把第一铁电体电容器C1以及第三铁电体电容器C3分别从第一位线BL以及第三位线BL3断开。
在接着的t15的定时，第一复位驱动控制线XRDIN2为″H″电平，第七晶体管T7为导通状态，并且第三复位驱动控制线RDIN4为″L″电平，第八晶体管T8为断开状态，继续节点ST2的放电。此外，通过使位线预充电控制线BP为″H ″电平，开始第一位线BL1、第二位线BL2、第三位线BL3和第四位线BL4的放电。
最后在t16的定时，节点ST2的放电结束后，复位信号线RST为″L″电平，回到初始状态，1周期的读出动作结束。
在本实施例中，在t14的定时，字线WL为″L″电平，把第一铁电体电容器C1从第一位线BL断开后，在t15的定时，位线预充电控制线为″H″电平。因此，当以高速把第一位线BL1放电时，第一铁电体电容器C1的第一电极的电位也不变化，所以在单元板线CP中不产生负脉冲噪声。
而在第一铁电体电容器C1的第一电极中残存电荷的状态下，当读出第一存储单元1的存储数据时，如果在使单元板线CP变为″H″电平之前使字线WL变为″H″电平，则在第一铁电体电容器C1的第一电极中残存电荷，所以由于铁电体电容器C2的耦合，在单元板线CP中产生向上的噪声。据此，保持″0″数据的第三铁电体电容器C3的极化电荷量减少。为了防止它，在本实施例中，在t01时刻使单元板线CP为″H″电平。
如上所述，在实施例1的铁电体存储装置中，标准单元在使字线WL为非活性状态后，把位线放电，在铁电体电容器的第一电极中残留″H″电平的电荷，从而防止在单元板线中产生负脉冲噪声。据此，防止保持″0″数据的铁电体电容器的极化电荷量的减少，能实现铁电体存储装置的可靠性的提高。此外，能以高速把位线放电，所以能谋求周期的高速化，能实现高速的铁电体存储装置。
在本实施例中，关于第一参考单元3的第二铁电体电容器C2的铁电体电容器C(节点ST2)，在″1″数据的再写入后，进行放电，作为抽出″H″电平的电荷的电荷抽出动作。此外，通过对第八晶体管T8使用低速的，能使把节点ST2放电的速度比把第一位线BL1放电的速度慢。据此，能抑制参考单元的单元板线中产生的噪声，能产生正确的基准电位，所以能提高铁电体存储装置的可靠性。
此外，在本实施例中，在第一位线BL1的放电之前开始节点ST2的放电。与第一位线BL1相比，放电更需要时间的节点ST2的放电在第一位线BL1的放电之前开始，能谋求周期的高速化，能实现高速的铁电体存储装置。
(实施例2)
下面参照图1和图3说明本发明实施例2的铁电体存储装置。
图1表示本发明实施例1和2的铁电体存储装置的电路结构，图3表示本实施例的铁电体存储装置的动作定时。关于图1，与实施例1相同，所以省略说明。
参照图3说明以往的铁电体存储装置的电路动作。这里，在第一标准单元1中保持“1”数据，在第二标准单元2中保持“0”数据，此外在第一参考单元3中保持“1”数据，在第二参考单元4中保持“0”数据。须指出的是，“1”数据为具有铁电体电容器的第一电极成为正极的残留极化的情形，“0”数据为具有铁电体电容器的第二电极成为正极的残留极化的情形。
如图3所示，初始状态是位线预充电控制线BP输出“H”电平的电压(电源电压)的活性状态，所以驱动第一位线预充电电路7、第二位线预充电电路8、第三位线预充电电路9和第四位线预充电电路10，因此第一位线BL1、第二位线BL2、第三位线BL3和第四位线BL4的电位为接地电位。这时，字线WL、单元板线CP、参考字线RWL、参考单元板线RCP、电平均衡控制线REQ、复位信号线RST、第三复位驱动控制线RDIN4和读出放大器起动线SAE的电压是成为非活性状态的“L”电平(接地电压)，第二复位驱动控制线XRDIN3的电压是成为非活性状态的“H”电平的电压，第一复位驱动控制线XRDIN2的电压是成为活性状态的“H”电平。
首先，在t00的定时，位线预充电控制线BP为″L″电平，第一位线BL1、第二位线BL2、第三位线BL3和第四位线BL4为浮置状态。接着在t01的定时，电平均衡控制线REQ为″H″电平，并且单元板线CP和参考单元板线RCP为″H″电平。然后在t02的定时，字线WL、参考字线RWL为″H″电平。
据此，第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4变为导通状态，第一铁电体电容器C1、第二铁电体电容器C2、第三铁电体电容器C3以及第四铁电体电容器C4分别连接在第一位线BL1、第二位线BL2、第三位线BL3和第四位线BL4上。此外，第一铁电体电容器C1、第二铁电体电容器C2、第三铁电体电容器C3以及第四铁电体电容器C4的各第二电极变为″H″电平，所以保持在第一标准单元1中的“1”数据、保持在第二标准单元2中的“0”数据分别向第一位线BL1、第三位线BL3输出，保持在第一参考单元3中的″1″数据、保持在第二参考单元4中的″0″数据分别向第二位线BL2、第四位线BL4输出。
这时，电平均衡控制线REQ是″H″电平，所以驱动电平均衡电路11，第二位线BL2和第四位线BL4导通，所以第二位线BL2和第四位线BL4导通的电位变为相等，把与″1″数据对应的电位和与″0″数据对应的电位的中间电位作为基准电位(参考电位)对第二位线BL2和第四位线BL4输出。
接着在t05的定时，使参考单元板线RCP和单元板线CP为″L ″电平，在t06的定时，参考字线RWL为″L″电平，把第二铁电体电容器C2以及第四铁电体电容器C4分别从第二位线BL2以及第四位线BL4断开。然后，在t07的定时，使电平均衡控制线REQ为″L″电平，使电平均衡电路11为断开状态。
接着在t09的定时，使读出放大器起动信号SAE为″H″电平，通过第一读出放大器15把由第一位线BL1和第二位线BL2读出的电位差放大，通过第二读出放大器16把由第三位线BL3和第四位线BL4读出的电位差放大。据此，第一位线BL1变为电源电压，第二位线BL2变为接地电压。此外，第三位线BL3变为接地电压，第四位线BL4变为电源电压。
这时字线WL是″H″电平，所以第一铁电体电容器C1的第一电极为″H″电平，第三铁电体电容器C3的第一电极为″L″电平。
而在t09的定时，第一复位驱动控制线XRDIN2为″L″电平，第二复位驱动控制线XRDIN3为″L″电平，复位驱动输出线RFD0变为″H″电平。同时复位信号线RST为″H″电平，所以第二铁电体电容器C2的第一电极(节点ST2)变为″H″电平，第四铁电体电容器C4的第一电极(节点ST4)变为″L″电平。
接着在t10的定时，通过使单元板线CP和参考单元板线RCP为″H″电平，实施对构成第二标准单元2的第三铁电体电容器C3以及构成第二参考单元4的第四铁电体电容器C4的″0″数据的再写入。
然后在t12的定时，通过使参考单元板线RCP以及单元板线CP为″L″电平，实施对构成第一标准单元1的第一铁电体电容器C1以及构成第一参考单元3的第二铁电体电容器C2的″1″数据的再写入。
在t14的定时，第二复位驱动控制线XRDIN3为″H″电平，第九晶体管T9为断开状态，第三复位驱动控制线RDIN4为″H″电平，第八晶体管T8为导通状态，开始节点ST2的放电，并且读出放大器起动信号SAE为″L ″电平，同时字线WL为″L″电平，第一晶体管T1和第三晶体管T3为断开状态，把第一铁电体电容器C1以及第三铁电体电容器C3分别从第一位线BL1以及第三位线BL3断开。
在接着的t15的定时，第一复位驱动控制线XRDIN2为″H″电平，第七晶体管T7为导通状态，并且第三复位驱动控制线RDIN4为″L″电平，第八晶体管T8为断开状态，继续节点ST2的放电。此外，通过使位线预充电控制线BP为″H″电平，开始第一位线BL1、第二位线BL2、第三位线BL3和第四位线BL4的放电。
最后在t16的定时，节点ST2的放电结束后，复位信号线RST为″L″电平，回到初始状态，1周期的读出动作结束。
在本实施例中，在t1的定时和t10的定时，单元板线CP和参考单元板线RCP同时为″H″电平，在t5的定时和t12的定时，单元板线CP和参考单元板线RCP同时为″L″电平，使单元板线CP和参考单元板线RCP的状态同步，以相同的定时变化。
据此，没必要分别产生标准单元和参考单元的单元板线控制信号，所以铁电体存储装置的控制变得容易，并且能简化控制电路。因此，铁电体存储装置的可靠性提高，并且能缩小铁电体存储装置的芯片尺寸。
(实施例3)
下面参照图4说明本发明实施例3的铁电体存储装置。
图4表示本发明实施例3的铁电体存储装置的电路结构。须指出的是，在图4中，对于与图1所示的构成要素相同的构成要素付与相同的符号，省略说明。
如图4所示，本实施例的铁电体存储装置把保持″1″数据的第一参考单元3的第二铁电体电容器C2的第二电极连接在第一参考单元板线RCPH上，把保持″0″数据的第二参考单元4的第四铁电体电容器C4的第二电极连接在第二参考单元板线RCPL上。
据此，只在第一参考单元板线RCPH上连接保持″1″数据的铁电体电容器的第二电极。因此，当把保持″1″数据的铁电体电容器C2的第一电极(节点ST2)放电时，即使在第一参考单元板线RCPH中产生噪声时，对保持″0″数据的第四铁电体电容器C4也不产生影响，保持″0″数据的第四铁电体电容器C4的极化电极量不会减少。
如上所述，根据本实施例的铁电体存储装置，保持″0″数据的参考单元的铁电体电容器的极化电极量不会因为参考单元板线中产生的噪声而减少，所以能取得正确的基准电位，所以能实现可靠性高的铁电体存储装置。此外，能以高速把保持″1″数据的参考单元的铁电体电容器的第一电极放电，所以能谋求周期的高速化，所以能实现高速的铁电体存储装置。
本发明的铁电体存储装置及其读出方法在把位线放电时，防止标准单元的存储数据破坏，并且能使周期高速化，所以能实现高可靠性、高速的铁电体存储装置，所以作为对存储单元使用铁电体电容器的铁电体存储装置及其读出方法，是有用的。
Claims (14)
1.一种铁电体存储装置，包括：
多个标准单元，该多个标准单元分别具有以铁电体为电容膜并且保存数据的第一铁电体电容器和与该第一铁电体电容器连接的第一晶体管；
与所述第一晶体管之一连接的第一位线；
设置在所述第一位线与接地之间的开关电路即第一位线预充电电路；
与所述各第一晶体管的栅极连接的字线；
分别与所述第一位线以及基准电位的发生电路连接，并且把所述第一位线的电位与所述基准电位的电位差放大的多个读出放大器；
与所述各基准电位的发生电路分别连接的多个第二位线；以及
设置在所述第二位线上的开关电路即第二位线预充电电路，
在驱动所述第一位线预充电电路、把所述第一位线的电位放电之前，使所述字线变为非活性状态，从而所述第一铁电体电容器从第一位线断开，
所述各基准电位的发生电路是分别由所述各第二位线连接在所述各读出放大器上的参考单元，
所述各参考单元具有：
以铁电体为电容膜，并且保持数据的第二铁电体电容器；和
与所述第二铁电体电容器的第一电极连接的第二晶体管，
所述各第二晶体管分别与所述各第二位线连接，
所述第二晶体管的栅极与参考字线连接，
所述第二铁电体电容器的第二电极与参考单元板线连接，
在所述各参考单元中彼此相邻的2个参考单元上连接对所述相邻的2个参考单元写入彼此不同的数据的复位电路，
所述相邻的2个参考单元的所述各第二位线，通过开关电路即电平均衡电路相互连接。
2.根据权利要求1所述的铁电体存储装置，其特征在于：
外加在所述参考单元板线上的信号与外加在所述单元板线上的信号同步。
3.根据权利要求1所述的铁电体存储装置，其特征在于：
外加在所述参考单元板线上的信号与外加在所述单元板线上的信号不同步。
4.根据权利要求1所述的铁电体存储装置，其特征在于：
所述第二铁电体电容器的第一电极的电位从电源电压放电到接地电压的速度，比所述第一位线的电位从电源电压放电到接地电压的速度还小。
5.根据权利要求4所述的铁电体存储装置，其特征在于：
所述第二铁电体电容器的第一电极的电位从电源电压放电到接地电压的动作，比所述第一位线的电位从电源电压放电到接地电压的动作先开始。
6.一种铁电体存储装置，包括：
多个标准单元，该多个标准单元分别具有以铁电体为电容膜并且保存数据的第一铁电体电容器和与该第一铁电体电容器连接的第一晶体管；
与所述第一晶体管之一连接的第一位线；
设置在所述第一位线与接地之间的开关电路即第一位线预充电电路；
与所述各第一晶体管的栅极连接的字线；
与所述各第一铁电体电容器的第二电极连接的单元板线；
分别与所述第一位线以及基准电位的发生电路连接，并且把所述第一位线的电位与所述基准电位的电位差放大的多个读出放大器；
与所述各基准电位的发生电路分别连接的多个第二位线；以及
设置在所述第二位线上的开关电路即第二位线预充电电路，
在驱动所述第一位线预充电电路、把所述第一位线的电位放电之前，使所述字线变为非活性状态，从而所述第一铁电体电容器从第一位线断开，
当从所述各标准单元读出数据时，所述单元板线比所述字线更先变为活性状态，
所述各基准电位的发生电路是分别由所述各第二位线连接在所述各读出放大器上的参考单元，
所述各参考单元具有：
以铁电体为电容膜，并且保持数据的第二铁电体电容器；和
与所述第二铁电体电容器的第一电极连接的第二晶体管，
所述各第二晶体管分别与所述各第二位线连接，
所述第二晶体管的栅极与参考字线连接，
所述第二铁电体电容器的第二电极与参考单元板线连接，
在所述各参考单元中彼此相邻的2个参考单元上连接对所述相邻的2个参考单元写入彼此不同的数据的复位电路，
所述相邻的2个参考单元的所述各第二位线，通过开关电路即电平均衡电路相互连接。
7.根据权利要求6所述的铁电体存储装置，其特征在于：
外加在所述参考单元板线上的信号与外加在所述单元板线上的信号同步。
8.根据权利要求6所述的铁电体存储装置，其特征在于：
外加在所述参考单元板线上的信号与外加在所述单元板线上的信号不同步。
9.根据权利要求6所述的铁电体存储装置，其特征在于：
所述第二铁电体电容器的第一电极的电位从电源电压放电到接地电压的速度，比所述第一位线的电位从电源电压放电到接地电压的速度还小。
10.根据权利要求9所述的铁电体存储装置，其特征在于：
所述第二铁电体电容器的第一电极的电位从电源电压放电到接地电压的动作，比所述第一位线的电位从电源电压放电到接地电压的动作先开始。
11.一种铁电体存储装置，包括：
多个标准单元，该多个标准单元分别具有以铁电体为电容膜并且保存数据的第一铁电体电容器和与该第一铁电体电容器连接的第一晶体管；
与所述第一晶体管之一连接的第一位线；
设置在所述第一位线与接地之间的开关电路即第一位线预充电电路；
与所述各第一晶体管的栅极连接的字线；
分别与所述第一位线以及基准电位的发生电路连接，并且把所述第一位线的电位与所述基准电位的电位差放大的多个读出放大器；
与所述各基准电位的发生电路分别连接的多个第二位线；以及
设置在所述第二位线上的开关电路即第二位线预充电电路，
在驱动所述第一位线预充电电路、把所述第一位线的电位放电之前，使所述字线变为非活性状态，从而所述第一铁电体电容器从第一位线断开，
所述各基准电位的发生电路，是分别由所述各第二位线与所述各读出放大器连接的参考单元，
所述各参考单元具有：
以铁电体为电容膜，并且保持数据的第二铁电体电容器；和
与所述第二铁电体电容器的第一电极连接的第二晶体管，
所述各第二晶体管分别与所述各第二位线连接，
所述各第二晶体管的栅极与参考字线连接，
在所述各参考单元中彼此相邻的2个参考单元上连接对所述相邻的2个参考单元写入彼此不同的数据的复位电路，
所述相邻的2个参考单元的所述各第二位线通过开关电路即电平均衡电路相互连接，
多个所述第二铁电体电容器中保持一方的数据的第二铁电体电容器的第二电极与第一参考单元板线连接，
多个所述第二铁电体电容器中保持另一方的数据的第二铁电体电容器的第二电极与第二参考单元板线连接。
12.一种铁电体存储装置的读出方法，该铁电体存储装置包括：
多个标准单元，该多个标准单元分别具有以铁电体为电容膜并且保存数据的第一铁电体电容器和与该第一铁电体电容器连接的第一晶体管；
与所述第一晶体管之一连接的第一位线；
设置在所述第一位线上的开关电路即第一位线预充电电路；
与所述第一铁电体电容器的第二电极连接的单元板线；以及
与所述各第一晶体管的栅极连接的字线，其特征在于：包括：
把所述单元板线活性化的步骤；
把所述字线活性化的步骤；
把所述字线非活性化的步骤；以及
在把所述字线非活性化的步骤之后，驱动所述第一位线预充电电路的步骤。
13.根据权利要求12的铁电体存储装置的读出方法，其特征在于：
把所述单元板线活性化的步骤，在把所述字线活性化的步骤之前进行。
14.一种铁电体存储装置，包括：
多个标准单元，该多个标准单元分别具有以铁电体为电容膜并且保存数据的第一铁电体电容器和与该第一铁电体电容器连接的第一晶体管；
与所述第一晶体管之一连接的第一位线；
设置在所述第一位线与接地之间的开关电路即第一位线预充电电路；
与所述各第一晶体管的栅极连接的字线；
与所述各第一铁电体电容器的第二电极连接的单元板线；
分别与所述第一位线以及基准电位的发生电路连接，并且把所述第一位线的电位与所述基准电位的电位差放大的多个读出放大器；
与所述各基准电位的发生电路分别连接的多个第二位线；以及
设置在所述第二位线上的开关电路即第二位线预充电电路，
在驱动所述第一位线预充电电路、把所述第一位线的电位放电之前，使所述字线变为非活性状态，从而所述第一铁电体电容器从第一位线断开，
当从所述各标准单元读出数据时，所述单元板线比所述字线更先变为活性状态，
所述各基准电位的发生电路，是分别由所述各第二位线与所述各读出放大器连接的参考单元，
所述各参考单元具有：
以铁电体为电容膜，并且保持数据的第二铁电体电容器；和
与所述第二铁电体电容器的第一电极连接的第二晶体管，
所述各第二晶体管分别与所述各第二位线连接，
所述各第二晶体管的栅极与参考字线连接，
在所述各参考单元中彼此相邻的2个参考单元上连接对所述相邻的2个参考单元写入彼此不同的数据的复位电路，
所述相邻的2个参考单元的所述各第二位线通过开关电路即电平均衡电路相互连接，
多个所述第二铁电体电容器中保持一方的数据的第二铁电体电容器的第二电极与第一参考单元板线连接，
多个所述第二铁电体电容器中保持另一方的数据的第二铁电体电容器的第二电极与第二参考单元板线连接。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004151576 | 2004-05-21 | ||
| JP2004151576A JP2005332513A (ja) | 2004-05-21 | 2004-05-21 | 強誘電体記憶装置及びその読み出し方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1700473A CN1700473A (zh) | 2005-11-23 |
| CN100437819C true CN100437819C (zh) | 2008-11-26 |
Family
ID=35374972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100726300A Expired - Fee Related CN100437819C (zh) | 2004-05-21 | 2005-05-16 | 铁电体存储装置及其读出方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7307866B2 (zh) |
| JP (1) | JP2005332513A (zh) |
| CN (1) | CN100437819C (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005332513A (ja) * | 2004-05-21 | 2005-12-02 | Matsushita Electric Ind Co Ltd | 強誘電体記憶装置及びその読み出し方法 |
| KR100655085B1 (ko) * | 2006-01-27 | 2006-12-08 | 삼성전자주식회사 | 비트라인 전압 커플링 감소기능을 갖는 반도체 메모리 장치 |
| US7453740B2 (en) * | 2007-01-19 | 2008-11-18 | International Business Machines Corporation | Method and apparatus for initializing reference cells of a toggle switched MRAM device |
| JP5162276B2 (ja) * | 2008-02-28 | 2013-03-13 | ローム株式会社 | 強誘電体メモリ装置 |
| CN101266832B (zh) * | 2008-03-31 | 2010-06-02 | 清华大学 | 一种铁电存储器数据读出加速装置及方法 |
| CN101777377B (zh) * | 2010-01-12 | 2013-01-30 | 清华大学 | 一种位线-板线合并结构的铁电存储器存储阵列 |
| US8320209B2 (en) * | 2010-05-05 | 2012-11-27 | Stmicroelectronics International N.V. | Sense amplifier using reference signal through standard MOS and DRAM capacitor |
| CN102568592B (zh) * | 2010-12-29 | 2015-10-14 | 中芯国际集成电路制造(北京)有限公司 | 非易失性存储器及其数据读取方法 |
| JP5677254B2 (ja) * | 2011-09-26 | 2015-02-25 | 株式会社東芝 | 半導体装置 |
| US10510423B2 (en) | 2017-08-04 | 2019-12-17 | Micron Technology, Inc. | Mitigating disturbances of memory cells |
| EP3754657B1 (en) * | 2018-02-14 | 2023-06-21 | Hitachi Astemo, Ltd. | Electronic control device |
| US10867653B2 (en) * | 2018-04-20 | 2020-12-15 | Micron Technology, Inc. | Access schemes for protecting stored data in a memory device |
| US10622050B2 (en) | 2018-05-09 | 2020-04-14 | Micron Technology, Inc. | Ferroelectric memory plate power reduction |
| US11114149B2 (en) * | 2019-11-13 | 2021-09-07 | Wuxi Petabyte Technologies Co, Ltd. | Operation methods of ferroelectric memory |
| CN113689904A (zh) | 2020-07-03 | 2021-11-23 | 长江存储科技有限责任公司 | 用于对三维FeRAM中的存储单元进行读取和写入的方法 |
| CN117352023A (zh) * | 2022-06-27 | 2024-01-05 | 华为技术有限公司 | 一种铁电存储器、铁电存储器的读出电路及读出方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6560138B2 (en) * | 2000-03-24 | 2003-05-06 | Fujitsu Limited | Semiconductor memory device with reduced power consumption and with reduced test time |
| US20030137866A1 (en) * | 2001-01-23 | 2003-07-24 | Toshiyuki Nishihara | Ferroelectric nonvolatile semi-conductor memory, and its driving method |
| CN1447433A (zh) * | 2002-03-26 | 2003-10-08 | 松下电器产业株式会社 | 半导体存储装置及其驱动方法 |
| CN1466763A (zh) * | 2000-09-25 | 2004-01-07 | ��������ķ������ | 铁电存储器及其操作方法 |
| CN1472745A (zh) * | 2002-07-18 | 2004-02-04 | 松下电器产业株式会社 | 铁电体存储装置及其读出方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6028783A (en) | 1997-11-14 | 2000-02-22 | Ramtron International Corporation | Memory cell configuration for a 1T/1C ferroelectric memory |
| US6229744B1 (en) * | 1999-10-28 | 2001-05-08 | Vangard International Semiconductor Corp. | Semiconductor memory device with function of equalizing voltage of dataline pair |
| KR100379513B1 (ko) * | 2000-10-24 | 2003-04-10 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치 및 그의 구동방법 |
| US6616012B2 (en) | 2001-07-27 | 2003-09-09 | Richard C. G. Dark | Fluid dispensing valve and method of use |
| US7291878B2 (en) * | 2003-06-03 | 2007-11-06 | Hitachi Global Storage Technologies Netherlands B.V. | Ultra low-cost solid-state memory |
| JP2005332513A (ja) * | 2004-05-21 | 2005-12-02 | Matsushita Electric Ind Co Ltd | 強誘電体記憶装置及びその読み出し方法 |
-
2004
- 2004-05-21 JP JP2004151576A patent/JP2005332513A/ja active Pending
-
2005
- 2005-05-16 CN CNB2005100726300A patent/CN100437819C/zh not_active Expired - Fee Related
- 2005-05-19 US US11/132,196 patent/US7307866B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6560138B2 (en) * | 2000-03-24 | 2003-05-06 | Fujitsu Limited | Semiconductor memory device with reduced power consumption and with reduced test time |
| CN1466763A (zh) * | 2000-09-25 | 2004-01-07 | ��������ķ������ | 铁电存储器及其操作方法 |
| US20030137866A1 (en) * | 2001-01-23 | 2003-07-24 | Toshiyuki Nishihara | Ferroelectric nonvolatile semi-conductor memory, and its driving method |
| CN1447433A (zh) * | 2002-03-26 | 2003-10-08 | 松下电器产业株式会社 | 半导体存储装置及其驱动方法 |
| CN1472745A (zh) * | 2002-07-18 | 2004-02-04 | 松下电器产业株式会社 | 铁电体存储装置及其读出方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7307866B2 (en) | 2007-12-11 |
| CN1700473A (zh) | 2005-11-23 |
| JP2005332513A (ja) | 2005-12-02 |
| US20050259461A1 (en) | 2005-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100437819C (zh) | 铁电体存储装置及其读出方法 | |
| JP3492168B2 (ja) | 不揮発性半導体記憶装置 | |
| JP4746390B2 (ja) | 半導体記憶装置 | |
| CN100578663C (zh) | 铁电存储器及其数据读取方法 | |
| CN100552811C (zh) | 铁电体存储装置及其读出方法 | |
| US20020006053A1 (en) | Ferroelectric memory | |
| CN100470671C (zh) | 用于低功率条件的半导体存储器设备 | |
| JP2004531019A (ja) | 集積回路メモリ | |
| KR100791367B1 (ko) | 게인 셀 디램 장치에서 읽기 비트라인 클램핑을 위한 방법및 장치 | |
| JP5190326B2 (ja) | 強誘電体メモリ装置 | |
| KR20050076607A (ko) | 강유전체 기억장치 | |
| JP2006209880A (ja) | 強誘電体記憶装置 | |
| CN100505088C (zh) | 半导体存储装置和数据读出方法 | |
| US6310797B1 (en) | Drive method for FeRAM memory cell and drive device for the memory cell | |
| US7061788B2 (en) | Semiconductor storage device | |
| JP3185693B2 (ja) | 半導体記憶装置 | |
| JP4087570B2 (ja) | 半導体メモリおよびその制御方法 | |
| JP2000048576A (ja) | 半導体集積回路装置 | |
| JP2003331578A (ja) | メモリシステム及びそのデータ書き込み方法 | |
| KR100576483B1 (ko) | 불휘발성 강유전체 메모리 장치 | |
| JP2002074939A (ja) | 強誘電体メモリのデータ読み出し方法および強誘電体メモリ | |
| JP2007250060A (ja) | 半導体記憶装置 | |
| JP2000200492A (ja) | 半導体記憶装置 | |
| US7075812B2 (en) | Ferroelectric random access memory device and control method thereof | |
| CN117238336A (zh) | 用于控制感测放大器操作的设备及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081126 Termination date: 20110516 |