CN100399557C - 用于半导体封装的柔性基板和带载封装结构 - Google Patents

用于半导体封装的柔性基板和带载封装结构 Download PDF

Info

Publication number
CN100399557C
CN100399557C CNB2005100917717A CN200510091771A CN100399557C CN 100399557 C CN100399557 C CN 100399557C CN B2005100917717 A CNB2005100917717 A CN B2005100917717A CN 200510091771 A CN200510091771 A CN 200510091771A CN 100399557 C CN100399557 C CN 100399557C
Authority
CN
China
Prior art keywords
wire
lead
insulating film
board
flexible base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100917717A
Other languages
English (en)
Other versions
CN1917195A (zh
Inventor
沈弘哲
刘宏信
沈更新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Priority to CNB2005100917717A priority Critical patent/CN100399557C/zh
Publication of CN1917195A publication Critical patent/CN1917195A/zh
Application granted granted Critical
Publication of CN100399557C publication Critical patent/CN100399557C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种用于半导体管芯封装的柔性基板。该柔性基板包含柔性绝缘膜、多个第一引线以及至少一个圈状的第二引线。第一引线以及至少一个第二引线形成于柔性绝缘膜上。至少一个第二引线用以加强角位置的引线的强度以及防止断裂。优选地，至少一个第二引线排列于第一引线的两侧，并且至少一个第二引线的前端与半导体管芯相重叠的部位可为L形、U形或是Y形。

Description

用于半导体封装的柔性基板和带载封装结构
技术领域
本发明涉及一种用于半导体封装的柔性基板(Flexible substrate)，特别涉及一种避免引线(Lead)断裂的柔性基板。
背景技术
集成电路芯片的封装领域中，使用柔性基板作为封装的载体为目前常见的方式之一，其中带载封装是利用具有器件孔以及多条引线的柔性载带作为芯片载体。
请参阅图1及图2，图1是示出一公知带载封装结构的截面图。图2是公知带载封装结构的俯视示意图。以下将解释制造如图1以及图2所示的带载封装2的方法。
首先，提供具有多个金凸点12的半导体管芯10。接着，将半导体管芯10放置于柔性载带的器件孔24中。该柔性载带包含：绝缘膜22，作为载带的基底；以及传导物质，位于黏胶层上。绝缘膜22由聚酰亚胺或类似材料构成，通常绝缘膜22的两侧形成有多个链孔28，用于输送与定位。该传导物质形成多个内引线26以及外引线。通过内引线键合(Inner Lead Bonding，ILB)工艺，半导体管芯10上的金凸点12键合该柔性载带上的内引线26。当金凸点12与内引线26上的锡形成合金，即完成该键合工艺。通过该内引线键合工艺，半导体管芯10被该内引线支承，液体树脂14涂敷于半导体管芯10的预定位置。接着，固化液体树脂14来密封半导体管芯10上的连接位置和内引线26。该固化过程需在约摄氏100度或更高的温度中执行好几个小时。当液体树脂14完成固化，带载封装2即作上标记并进入最后的测试。之后，该成形的带载封装2即可出货，无须再进行任何加工。
上述步骤所制造的带载封装的结构最适用于将拥有多个接头的半导体元件封装成小型尺寸。因此，这些带载封装为驱动液晶显示器的半导体元件最常应用的封装方式。
然而，如图1所示，在接合内引线26与金凸点12时，这些内引线26因为受到压力与高温影响，非常容易弯折变形，应力特别会集中在最外侧的内引线26。在缺乏有效的支撑下，最外侧部分的内引线26容易断裂，如图1中所示的引线断裂处25，致使电性连接中断。
因此，本发明提供了一种用于封装的柔性基板，根据本发明的柔性基板可以克服上述在内引线键合过程引起的引线断裂问题。
发明内容
为了达成上述目的并且解决以上所讨论的问题，本发明提供一种用于封装的柔性基板(Flexible substrate)。
根据本发明的一个优选实施例的柔性基板包含柔性绝缘膜(Flexibleinsulating film)、多个第一引线以及至少一个圈状(Loop-shaped)的第二引线。在此实施例中，该柔性基板用于带载封装(Tape carrier package，TCP)，该柔性绝缘膜上具有器件孔(Device hole)。第一引线形成于该柔性绝缘膜上并延伸至该器件孔。至少一个第二引线形成于该柔性绝缘膜上并延伸至该器件孔。
根据本发明的另一个优选实施例的柔性基板包含柔性绝缘膜(Flexibleinsulating film)、多个第一引线以及至少一个呈Y形(Y-shaped)的第二引线。第一引线以及至少一个第二引线形成于该柔性绝缘膜上，并且该至少一个第二引线排列于第一引线的两侧。
根据本发明的一个优选实施例的带载封装结构包含柔性基板、半导体管芯(Semiconductor die)以及树脂(Resin)。
该柔性基板包含柔性绝缘膜、多个第一引线以及至少一个圈状的第二引线。该第一引线以及至少一个第二引线形成于该柔性绝缘膜上。该半导体管芯具有有源表面(Active surface)以及多个形成于该有源表面上的凸点(Bump)。该凸点中的每一个凸点连接该第一引线与该至少一个第二引线中的一个引线。该树脂涂布以包覆该第一引线、该至少一个第二引线以及该凸点。
本发明所提供的用于封装的柔性基板是改善的引线的形状，使位于该柔性绝缘膜应力集中处的引线，例如位于该柔性绝缘膜的角的引线，可因其形状来降低该处结构的应力集中因子(Stress concentration factor)而避免引线断裂以及引线断裂所引起的电路中断，增进封装的可靠性。
关于本发明的优点与精神可以通过以下的发明详述及附图得到进一步的了解。
附图说明
图1是示出一公知的带载封装结构的截面图；
图2是示出一公知的带载封装结构的俯视示意图；
图3是示出根据本发明的第一优选实施例的柔性基板的示意图；
图4是示出根据本发明的第二优选实施例的柔性基板的示意图；
图5是示出根据本发明的第三优选实施例的柔性基板的示意图；
图6是示出根据本发明的柔性基板上的该第二引线的各种可以实施的形状。
附图标记说明
10、40：半导体管芯                22：绝缘膜
12：金凸点                        24、38：器件孔
14：液体树脂                      26：内引线
25：引线断裂处                    28、33：链孔
1、2、3、4：带载封装              30：柔性基板
32：柔性绝缘膜                    31：角
34：第一引线                      42：有源表面
36、36a～36e：第二引线            44：凸点
46：辅助凸点                      362：前端
364：后端
具体实施方式
本发明提供一种用于封装的柔性基板。根据本发明的一个优选实施例的柔性基板包含柔性绝缘膜、多个第一引线以及至少一个圈状的第二引线。该至少一个圈状的第二引线可区分为一前端以及一后端，其呈圈状的前端的引线宽度小于或等于该后端的引线宽度。在此实施例中，该柔性基板用于带载封装，该柔性绝缘膜上具有器件孔。第一引线形成于该柔性绝缘膜上并延伸至该器件孔。该至少一个第二引线形成于该柔性绝缘膜上并延伸至该器件孔。
请参阅图3，图3是示出根据本发明的第一优选实施例的柔性基板的示意图。如图3所示，在带载封装结构1上使用该用于封装的柔性基板30。该带载封装结构1包含柔性基板30、半导体管芯40以及树脂(在图中未显示)。
柔性基板30包含柔性绝缘膜32、多个第一引线34以及至少一圈状的第二引线36。在此实施例中柔性基板30具有四个第二引线36。柔性绝缘膜32的厚度约在数十微米并具有柔性，其材质为聚酰亚胺(Polyimide，PI)、聚酯(Polyester，PET)或其它类似材料。器件孔38上下贯通柔性绝缘膜32。该器件孔38的形状概呈矩形而具有四个角31，以防止在内引线键合(Inner LeadBonding，ILB)工艺中被热压合头压触柔性绝缘膜32。柔性绝缘膜32两侧形成有多个等距排列的链孔33，用于输送以及定位。
第一引线34呈细条状，与第二引线36形成于柔性绝缘膜32上并延伸至器件孔38。优选地，第一引线34与第二引线36位于柔性绝缘膜32上而未延伸至该器件孔38的部位被保护层(Protection layer)所覆盖(图未绘出)，该保护层例如焊料掩模(Solder mask)或覆盖层(Cover layer)。在本实施例中，第一引线34排列于器件孔38的两较长侧边，依需要不同也可排列于器件孔38的四侧边。第二引线36则排列于柔性绝缘膜32的应力集中处，一般是位于第一引线34的两侧。
半导体管芯40具有有源表面42以及多个形成于有源表面42上的凸点44。凸点44中的每一个凸点44将第一引线34连接于第二引线36中的一个引线。通常在引线34、36键合柔性基板30与半导体管芯40之后，点涂树脂于器件孔38中并固化，涂布该树脂以包覆第一引线34、至少一个第二引线36以及凸点44。最后经适当冲切之后，即可完成多个带载封装。
如图3所示，在本实施例中，第二引线36位于器件孔38的角31处，其与半导体管芯40相重叠的部位，即，其悬空于器件孔38的部位呈L形。在此实施例中，第二引线36呈L形的部位向器件孔38的内侧弯曲，其也可向器件孔38的外侧弯曲，如图6中的第二引线36d所示。第二引线36由于其形状，可降低应力集中，并且减少其断裂的可能。此外，半导体管芯40的有源表面42上除了凸点44的外，可进一步包含至少一个辅助凸点(Dummybump)46，以利协助连结支撑第二引线36。因此，使得第二引线36更加不易断裂，即便单处断裂仍然具有电性连通的功效。
本发明并不局限于如此的第二引线36的形状。请参阅图4，图4是示出根据本发明的第二优选实施例的柔性基板的示意图。如图4所示，用于封装的柔性基板30使用于带载封装结构3上。带载封装结构3包含柔性基板30、半导体管芯40以及树脂(在图中未显示)。柔性基板30主要包含有具有器件孔38的柔性绝缘膜32、多个呈细条状的第一引线34以及多个圈状的第二引线36a。
第一引线34与第二引线36a形成于柔性绝缘膜32上并延伸至器件孔38，其中每一个第二引线36a可区分为前端362以及后端364，并且前端362的引线宽度小于或等于后端364的引线宽度。每一第一引线34具有延伸至器件孔38的悬空端，通过内引线键合工艺键合位于半导体管芯40的有源表面42上的凸点44。涂布树脂以包覆第一引线34、第二引线36a以及凸点44。在本实施例中，第二引线36a位于半导体管芯40上方的部位呈U形用以避免应力集中。并且，第二引线36a配置于柔性绝缘膜32的应力集中处，例如该器件孔38的角31，以减少引线断裂的情形。在内引线键合过程，每一第二引线36a可键合至半导体管芯40的凸点44或辅助凸点46。
另外，请参阅图5，图5是示出根据本发明的第三优选实施例的柔性基板的示意图。如图5所示，用于封装的柔性基板30使用于带载封装结构4上，其中对于至少一个第二引线36b中的每一个第二引线36b，其悬空于器件孔38的部位呈圆弧形(Arc-shaped)。每一个第二引线36b连接至半导体管芯40上的凸点44以及辅助凸点46。在此实施例中，第二引线36b呈圆弧形的部位向器件孔38的内侧弯曲。第二引线36b呈圆弧形的部位也可向器件孔38的外侧弯曲，如图6中的第二引线36c所示。
本发明的柔性基板并不局限使用于带载封装，该柔性基板也可使用于膜上芯片封装(Chip-on-film package，COF)。至少一个圈状的第二引线排列于多个呈细条状的第一引线的两侧，并且连接至半导体管芯上的凸点以及辅助凸点。该至少一个第二引线中的每一个第二引线的与该半导体管芯相重叠的部位呈L形、U形或圆弧形。
在另一实施例中，根据本发明的柔性基板包含柔性绝缘膜，多个形成于柔性绝缘膜上的第一引线，以及至少一个呈Y形(Y-shaped)的第二引线，如图6中的第二引线36e。至少一个第二引线形成于柔性绝缘膜上，排列于第一引线的两侧，并且连接至半导体管芯上的凸点以及辅助凸点。其中至少一个呈Y形的第二引线中的每一个第二引线可区分为一前端以及一后端，并且前端的引线宽度小于或等于后端的引线宽度。
请参阅图6，图6示出根据本发明的柔性基板上的第二引线的各种可实施的形状，第二引线位于半导体管芯上方的部位可呈L形、U形、圆弧形或Y形。如图所示，第二引线36c的位于该半导体管芯40上方的部位呈圆弧形，且第二引线36c呈圆弧形的部位向半导体管芯40的外侧弯曲。第二引线36d的位于半导体管芯40上方的部位呈L形，且呈L形的部位向半导体管芯40的外侧弯曲。第二引线36e呈Y形连接半导体管芯40，其中呈Y形的第二引线36e可区分为前端362以及后端364，并且前端362的引线宽度小于或等于后端364的引线宽度。
通过以上优选实施例的详述，希望能更加清楚描述本发明的特征与精神，而并非以上述所公开的优选实施例来对本发明的范围加以限制。相反地，其目的是希望能涵盖各种改变及具等同的安排于本发明的权利要求的范围内。

Claims (22)

1.一种用于半导体管芯封装的柔性基板，包含：
柔性绝缘膜；
多个第一引线，所述第一引线形成于所述柔性绝缘膜上；以及
至少一个第二引线，为圈状，所述至少一个第二引线形成于所述柔性绝缘膜上，
其中，所述至少一个第二引线排列于所述第一引线的两侧。
2.如权利要求1所述的柔性基板，其中，所述至少一个第二引线中的每一个第二引线可区分为前端以及后端，并且所述前端的引线宽度小于或等于所述后端的引线宽度。
3.如权利要求1所述的柔性基板，其中，所述多个第一引线呈细条状。
4.如权利要求1所述的柔性基板，其中，所述至少一个第二引线中的每一个第二引线与所述半导体管芯相重叠的部位呈L形。
5.如权利要求1所述的柔性基板，其中，所述至少一个第二引线中的每一个第二引线与所述半导体管芯相重叠的部位呈U形。
6.如权利要求1所述的柔性基板，其中，所述至少一个第二引线中的每一个第二引线与所述半导体管芯相重叠的部位呈圆弧形。
7.如权利要求1所述的柔性基板，还包含：保护层，所述保护层覆盖所述第一引线与所述至少一个第二引线位于所述柔性绝缘膜上的部位。
8.如权利要求1所述的柔性基板，其中，所述半导体管芯通过所述柔性基板以带载封装工艺进行封装，所述柔性绝缘膜上具有器件孔，所述至少一个第二引线位于所述器件孔的一角。
9.一种用于半导体管芯封装的柔性基板，包含：
柔性绝缘膜；
多个第一引线，所述第一引线形成于所述柔性绝缘膜上；以及
至少一个第二引线，为Y形，所述至少一个第二引线形成于所述柔性绝缘膜上。
10.如权利要求9所述的柔性基板，其中，所述至少一个第二引线中的每一个第二引线可区分为前端以及后端，并且所述前端的引线宽度小于或等于所述后端的引线宽度。
11.如权利要求9所述的柔性基板，其中，所述至少一个第二引线排列于所述第一引线的两侧。
12.如权利要求9所述的柔性基板，其中，所述半导体管芯通过所述柔性基板以带载封装工艺进行封装，并且所述柔性绝缘膜上具有器件孔，所述至少一个第二引线位于所述器件孔的一角。
13.一种带载封装结构，包含：
柔性基板，包含：
柔性绝缘膜；
多个第一引线，所述第一引线形成于所述柔性绝缘膜上；以及
至少一个第二引线，为圈状，所述至少一个第二引线形成于所述柔性绝缘膜上；
半导体管芯，所述半导体管芯具有有源表面以及多个形成于所述有源表面上的凸点，所述凸点中的每一个凸点连接所述第一引线与所述至少一个第二引线中的一个引线；以及
树脂，涂布所述树脂以包覆所述第一引线、所述至少一个第二引线以及所述凸点。
14.如权利要求13所述的带载封装结构，其中，所述至少一个第二引线中的每一个第二引线可区分为前端以及后端，并且所述前端的引线宽度小于或等于所述后端的引线宽度。
15.如权利要求13所述的带载封装结构，其中，所述柔性绝缘膜上具有器件孔，所述至少一个第二引线位于所述器件孔的一角。
16.如权利要求13所述的带载封装结构，其中，所述至少一个第二引线排列于所述第一引线的两侧。
17.如权利要求13所述的带载封装结构，其中，所述至少一个第二引线中的每一个第二引线与所述半导体管芯相重叠的部位呈L形。
18.如权利要求13所述的带载封装结构，其中所述至少一个第二引线中的每一个第二引线与所述半导体管芯相重叠的部位呈U形。
19.如权利要求13所述的带载封装结构，其中所述至少一个第二引线中的每一个第二引线与所述半导体管芯相重叠的部位呈圆弧形。
20.如权利要求13所述的带载封装结构，还包含：保护层，所述保护层覆盖所述第一引线与所述至少一个第二引线位于所述柔性绝缘膜上的部位。
21.一种带载封装结构，包含：
柔性基板，包含：
柔性绝缘膜；
多个第一引线，所述第一引线形成于所述柔性绝缘膜上；以及
至少一个第二引线，为Y形，所述至少一个第二引线形成于所述柔性绝缘膜上；
半导体管芯，所述半导体管芯具有有源表面以及多个形成于所述有源表面上的凸点，所述凸点中的每一个凸点连接所述第一引线与所述至少一个第二引线中的一个引线；以及
树脂，涂布所述树脂以包覆所述第一引线、所述至少一个第二引线以及所述凸点。
22.如权利要求21所述的带载封装结构，其中所述至少一个第二引线中的每一个第二引线可区分为前端以及后端，并且所述前端的引线宽度小于或等于所述后端的引线宽度。
CNB2005100917717A 2005-08-17 2005-08-17 用于半导体封装的柔性基板和带载封装结构 Active CN100399557C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100917717A CN100399557C (zh) 2005-08-17 2005-08-17 用于半导体封装的柔性基板和带载封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100917717A CN100399557C (zh) 2005-08-17 2005-08-17 用于半导体封装的柔性基板和带载封装结构

Publications (2)

Publication Number Publication Date
CN1917195A CN1917195A (zh) 2007-02-21
CN100399557C true CN100399557C (zh) 2008-07-02

Family

ID=37738139

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100917717A Active CN100399557C (zh) 2005-08-17 2005-08-17 用于半导体封装的柔性基板和带载封装结构

Country Status (1)

Country Link
CN (1) CN100399557C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI596729B (zh) * 2016-12-15 2017-08-21 南茂科技股份有限公司 晶片封裝結構
TWI726427B (zh) * 2019-09-27 2021-05-01 友達光電股份有限公司 元件基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686757A (en) * 1993-12-28 1997-11-11 Nec Corporation Film carrier tape for use in tape automated bonding
JPH1041432A (ja) * 1996-07-24 1998-02-13 Dainippon Printing Co Ltd リードフレーム部材および表面実装型半導体装置
JPH10223821A (ja) * 1997-02-04 1998-08-21 Mitsui High Tec Inc リードフレーム
US20020119598A1 (en) * 1998-06-01 2002-08-29 Youichi Kawata Semiconductor device, and a method of producing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686757A (en) * 1993-12-28 1997-11-11 Nec Corporation Film carrier tape for use in tape automated bonding
JPH1041432A (ja) * 1996-07-24 1998-02-13 Dainippon Printing Co Ltd リードフレーム部材および表面実装型半導体装置
JPH10223821A (ja) * 1997-02-04 1998-08-21 Mitsui High Tec Inc リードフレーム
US20020119598A1 (en) * 1998-06-01 2002-08-29 Youichi Kawata Semiconductor device, and a method of producing semiconductor device

Also Published As

Publication number Publication date
CN1917195A (zh) 2007-02-21

Similar Documents

Publication Publication Date Title
JP4109039B2 (ja) 電子タグ用インレットおよびその製造方法
US4994411A (en) Process of producing semiconductor device
US6946722B2 (en) Multi-part lead frame with dissimilar materials
TWI379367B (en) Chip packaging method and structure thereof
US10373894B2 (en) Package structure and the method to fabricate thereof
JP2007521643A (ja) 受動デバイスを有するリードフレーム
JP5700927B2 (ja) 半導体装置及び半導体装置の製造方法
JP4322558B2 (ja) 電子タグ用インレットの製造方法
CN100399557C (zh) 用于半导体封装的柔性基板和带载封装结构
US20060145315A1 (en) Flexible substrate for package
KR960005039B1 (ko) 수지밀봉형 반도체장치
CN100442495C (zh) 用于封装的可挠性基板
US20080197507A1 (en) Electronic package structure and method
CN203325892U (zh) 一种晶圆颗粒
JP2008140400A (ja) 電子タグおよびその製造方法
JP3624792B2 (ja) 可撓性配線基板、フィルムキャリア、テープ状半導体装置、半導体装置及びその製造方法、回路基板並びに電子機器
JP3724945B2 (ja) 半導体装置
JPH01231333A (ja) 半導体装置の製造方法
CN1885513A (zh) 用于带载封装的卷带
KR100381842B1 (ko) 반도체패키지용 리드프레임의 제조 방법
JP2586696B2 (ja) 表面実装型プラスチックパッケージ
KR19990001876U (ko) 반도체 패캐이지
JPH04158564A (ja) リードフレームおよびそのリードフレームを用いた半導体装置
KR19980044251A (ko) 칩 싸이즈 반도체 패키지의 구조 및 그 제조방법
JPH01231332A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant