CN1885513A - 用于带载封装的卷带 - Google Patents
用于带载封装的卷带 Download PDFInfo
- Publication number
- CN1885513A CN1885513A CNA2005100783869A CN200510078386A CN1885513A CN 1885513 A CN1885513 A CN 1885513A CN A2005100783869 A CNA2005100783869 A CN A2005100783869A CN 200510078386 A CN200510078386 A CN 200510078386A CN 1885513 A CN1885513 A CN 1885513A
- Authority
- CN
- China
- Prior art keywords
- winding
- insulation film
- band
- flexible insulation
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009413 insulation Methods 0.000 claims abstract description 28
- 238000004804 winding Methods 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 19
- 238000005538 encapsulation Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000011241 protective layer Substances 0.000 claims description 4
- 239000012530 fluid Substances 0.000 claims description 3
- 239000000565 sealant Substances 0.000 claims description 3
- 230000008859 change Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- -1 PI) Polymers 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 239000012945 sealing adhesive Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
本发明公开了一种用于带载封装的卷带。卷带包括挠性绝缘膜。挠性绝缘膜被划分为多个连续排列的单元，每一格单元具有一元件孔以及多个引脚。引脚被形成于挠性绝缘膜上并延伸至元件孔。元件孔具有多个形成缺口形式的角隅。本发明的用于带载封装的卷带改进了元件孔角隅的形状，从而可减小卷带在封装过程中因热胀冷缩而产生的应力，同时还能提高卷带的挠曲性，并能分散角隅处的应力集中，降低该处结构的应力集中因子，减小引脚断裂的几率，进而可提高带载封装的可靠性。
Description
技术领域
本发明涉及一种封装用的电路卷带，尤其涉及一种适用于带载封装(Tape carrier package，TCP)的卷带(tape)。
背景技术
带载封装为目前常见的集成电路封装方式之一，带载封装利用具有元件孔以及多条引脚的挠性卷带作为芯片载体，通常应用于驱动液晶显示器的半导体元件的封装。
请参阅图1及图2，图1为现有的带载封装结构的截面图，图2则为此现有带载封装结构的上视示意图。如图1所示，现有的带载封装结构2包括半导体芯片(Semiconductor die)10、卷带20及封胶体14。半导体芯片10上具有多个凸块(Bump)12。卷带20具有多个引脚(Lead)21及元件孔22。引脚21延伸至元件孔22并与半导体芯片10上的凸块12电连接。封胶体14包覆半导体芯片10及引脚21。
然而，如图2所示，卷带20的元件孔22的角隅(comer)23为倒角(Fillet)形状，容易形成应力集中，使得引脚21因压力和高温的影响在封装过程中断裂。此外，卷带20亦因这种形状而导致挠曲性较差。
因此，本发明欲提供一种可以克服上述问题的用于带载封装的卷带。
发明内容
本发明要解决的技术问题是，提供一种用于带载封装的卷带以解决现有技术所存在的缺陷。
根据本发明第一优选实施方式，用于带载封装的卷带包括挠性绝缘膜(Flexible insulating film)。该挠性绝缘膜被划分为多个连续排列的单元，每一格单元具有一元件孔(Device hole)以及多个引脚(Lead)。该元件孔具有多个形成为缺口(Notch)形式的角隅(Corner)。引脚被形成于挠性绝缘膜上并延伸至所述元件孔。
根据本发明一优选实施方式，带载封装结构包括卷带(Tape)和半导体芯片(Semiconductor die)。该卷带包括挠性绝缘膜及多个引脚。挠性绝缘膜上具有元件孔，元件孔具有多个形成缺口形式的角隅。引脚被形成于挠性绝缘膜上并延伸至所述元件孔。半导体芯片具有有源表面(Active surface)以及多个形成于该有源表面上的凸块(Bump)，这些凸块中的每一凸块连接引脚中的一个引脚。
本发明所提供的用于带载封装的卷带改进了元件孔角隅的形状，从而可减小卷带在封装过程中因热胀冷缩而产生的应力。同时，角隅形状的改进还能提高卷带的挠曲性，并能分散角隅处的应力集中，降低该处结构的应力集中因子(Stress concentration factor)，减小引脚断裂的几率，进而能提高带载封装的可靠性。
关于本发明的优点和构思可通过以下结合附图对本发明作出的详细描述得到进一步了解。
附图说明
图1为现有的带载封装结构的截面图；
图2为现有的带载封装结构的上视示意图；
图3为本发明第一优选实施方式的带载封装结构的示意图；
图4为本发明第二优选实施方式的带载封装结构的示意图。
附图标记说明
2、3、4 带载封装 20、30 卷带
14 封胶体 12 凸块
32 挠性绝缘膜 23、31、31a 角隅
21、34 引脚 33 链孔
22、38 元件孔 10 半导体芯片
具体实施方式
本发明提供了一种用于带载封装的卷带。本发明一优选实施方式的卷带包括挠性绝缘膜。该挠性绝缘膜被划分为多个连续排列的单元，每一格单元具有一元件孔以及多个引脚。所述元件孔具有多个形成缺口形式的角隅。所述引脚被形成于挠性绝缘膜上并延伸至所述元件孔。
请参阅图3，图3为本发明第一优选实施方式的带载封装结构的示意图。如图3所示，带载封装结构3包括卷带30以及半导体芯片10。
卷带30被划分为多个连续排列的单元，每一格单元包括挠性绝缘膜32以及多个引脚34。挠性绝缘膜32的厚度约为数十微米并具有可挠曲性，其材料可为聚酰亚胺(polyimide，PI)、聚酯(polyester，PET)或其它类似材料。挠性绝缘膜32上具有元件孔38，该孔上下贯通卷带30的挠性绝缘膜32。元件孔38大体上呈矩形并具有四个形成缺口形式的角隅31。挠性绝缘膜32两侧形成有多个对称的链孔33(Chain hole)，以供输送及定位之用。引脚34呈细条状(Strip-shaped)，它们延伸至元件孔38，用以与半导体芯片10结合。在本实施方式中，缺口大体上呈长方形(Oblong)。半导体芯片10具有有源表面以及多个形成于该有源表面上的凸块12，这些凸块12中的每一凸块12连接所述引脚34中的一个引脚34。
在实际封装过程中，卷带30须经过不同温度的封装步骤。首先，带载封装进行内引线键合(Inner Lead Bonding，ILB)工序，在高温机械里连接半导体芯片10上的凸块12与引脚34。接着，降温进行点胶(potting)步骤之后，再升温烘烤胶体。由于卷带30上的元件孔38具有形成缺口形式的角隅31，因此可以减缓卷带30因热胀冷缩引起的收缩变化，降低该处结构的应力集中因子，从而可减小引脚34断裂的几率。此外，缺口形式的角隅31还可提高卷带30的挠曲性。
在一实施方式中，带载封装结构还可包括密封胶(Sealing adhesive)，可将密封胶涂布成包覆所述引脚以及半导体芯片上的凸块。
在另一实施方式中，带载封装结构也可进一步包括保护层(Protectionlayer)，该保护层覆盖所述引脚位于挠性绝缘膜上的部位。
请参阅图4，图4为本发明第二优选实施方式的带载封装结构的示意图。如图4所示，带载封装结构4包括卷带30及半导体芯片10。卷带30具有挠性绝缘膜32以及多个引脚34。挠性绝缘膜32的厚度约为数十微米并具有可挠曲性，其上具有元件孔38。引脚34延伸至元件孔38，用以与半导体芯片10结合。元件孔38呈矩形，并具有四个形成缺口形式的角隅31a。在本实施方式中，缺口呈圆弧状(Arcuate)。
以上对优选实施方式的详细描述仅用于更加清楚地理解本发明的特征和构思，而并非以所公开的优选实施方式来限制本发明的范围。相反，在本发明的构思范围内对本发明作出的各种改变和等同变换均应落入本发明权利要求书所要求保护的范围。
Claims (15)
1.一种用于带载封装的卷带，包括：
挠性绝缘膜，该挠性绝缘膜被划分为多个连续排列的单元，每一格单元具有：
一元件孔，该元件孔具有多个形成缺口形式的角隅；及
多个引脚，所述引脚被形成于所述挠性绝缘膜上并延伸至所述元件孔。
2.如权利要求1所述的卷带，其中，所述引脚呈细条状。
3.如权利要求1所述的卷带，其中，所述缺口大体上呈长方形。
4.如权利要求1所述的卷带，其中，所述缺口大体上呈圆弧状。
5.如权利要求1所述的卷带，其中，所述单元中的每一单元具有多个形成于其两侧上的链孔。
6.如权利要求1所述的卷带，其中，所述每一单元的元件孔大体上呈矩形，并具有四个角隅。
7.如权利要求1所述的卷带，其中，所述引脚位于所述挠性绝缘膜上的部位由保护层覆盖。
8.一种带载封装结构，包括：
卷带，其包括：
挠性绝缘膜，该挠性绝缘膜上具有元件孔，所述元件孔具有多个形成缺口形式的角隅；
多个引脚，所述引脚形成于所述挠性绝缘膜上并延伸至所述元件孔；及
半导体芯片，该半导体芯片具有有源表面以及多个形成于所述有源表面上的凸块，所述凸块中的每一凸块连接所述引脚中的一引脚。
9.如权利要求8所述的带载封装结构，其中，还包括被涂布成包覆所述引脚及所述凸块的密封胶。
10.如权利要求8所述的带载封装结构，其中，所述引脚呈细条状。
11.如权利要求8所述的带载封装结构，其中，所述缺口大体上呈长方形。
12.如权利要求8所述的带载封装结构，其中，所述缺口大体呈圆弧状。
13.如权利要求8所述的带载封装结构，其中，所述挠性绝缘膜具有多个形成于其两侧上的链孔。
14.如权利要求8所述的带载封装结构，其中，所述元件孔大体呈矩形，并具有四个角隅。
15.如权利要求8所述的带载封装结构，其中，还包括覆盖所述引脚位于所述挠性绝缘膜上的部位的保护层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2005100783869A CN1885513A (zh) | 2005-06-20 | 2005-06-20 | 用于带载封装的卷带 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2005100783869A CN1885513A (zh) | 2005-06-20 | 2005-06-20 | 用于带载封装的卷带 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1885513A true CN1885513A (zh) | 2006-12-27 |
Family
ID=37583596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2005100783869A Pending CN1885513A (zh) | 2005-06-20 | 2005-06-20 | 用于带载封装的卷带 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1885513A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101826506B (zh) * | 2009-03-05 | 2011-09-21 | 南茂科技股份有限公司 | 封装基板以及芯片封装构造 |
| CN102332446A (zh) * | 2011-06-17 | 2012-01-25 | 深圳市华星光电技术有限公司 | Cof及其载带 |
-
2005
- 2005-06-20 CN CNA2005100783869A patent/CN1885513A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101826506B (zh) * | 2009-03-05 | 2011-09-21 | 南茂科技股份有限公司 | 封装基板以及芯片封装构造 |
| CN102332446A (zh) * | 2011-06-17 | 2012-01-25 | 深圳市华星光电技术有限公司 | Cof及其载带 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100555614C (zh) | 带自动键合封装装置和将该装置键合到玻璃面板的方法 | |
| US6207474B1 (en) | Method of forming a stack of packaged memory die and resulting apparatus | |
| KR100263723B1 (ko) | 가요성 박막 반도체 패키지 | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| EP0208494A2 (en) | Method of fabricating a semiconductor apparatus comprising two semiconductor devices | |
| JPH0870015A (ja) | 単一の封止材を有するチップ・キャリアおよび形成方法 | |
| KR20020053739A (ko) | 집적 전자 장치 및 집적 방법 | |
| CN101211897A (zh) | 多芯片半导体封装结构及封装方法 | |
| KR20060046168A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP5700927B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20020056904A1 (en) | Semiconductor device and method of fabricating the same | |
| CN1885513A (zh) | 用于带载封装的卷带 | |
| US6064112A (en) | Resin-molded semiconductor device having a lead on chip structure | |
| JP4322558B2 (ja) | 電子タグ用インレットの製造方法 | |
| JP2914624B2 (ja) | リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法 | |
| JP2727862B2 (ja) | 接続テープおよびフィルムキャリア型ｉｃならびに接続方法 | |
| US6933595B2 (en) | Electronic device and leadframe and methods for producing the electronic device and the leadframe | |
| JPH07153904A (ja) | 積層形半導体装置の製造方法及びそれによる半導体パッケージ | |
| CN104517924A (zh) | 多芯片堆叠封装结构及其制造方法 | |
| CN1949497A (zh) | 用于封装的可挠性基板 | |
| CN100399557C (zh) | 用于半导体封装的柔性基板和带载封装结构 | |
| US20090191669A1 (en) | Method of encapsulating an electronic component | |
| US7190063B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic apparatus | |
| TW200836306A (en) | Multi-chip stack package | |
| US20080061409A1 (en) | Micro electro-mechanical system module package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |