CN100399174C - 液晶显示器件及其制造方法 - Google Patents

液晶显示器件及其制造方法 Download PDF

Info

Publication number
CN100399174C
CN100399174C CNB2005100822613A CN200510082261A CN100399174C CN 100399174 C CN100399174 C CN 100399174C CN B2005100822613 A CNB2005100822613 A CN B2005100822613A CN 200510082261 A CN200510082261 A CN 200510082261A CN 100399174 C CN100399174 C CN 100399174C
Authority
CN
China
Prior art keywords
data
data line
links
pads
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100822613A
Other languages
English (en)
Other versions
CN1797152A (zh
Inventor
朴容仁
柳俊锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of CN1797152A publication Critical patent/CN1797152A/zh
Application granted granted Critical
Publication of CN100399174C publication Critical patent/CN100399174C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components

Abstract

公开了一种多晶硅液晶显示器件的薄膜晶体管基板及其简化制造方法。根据本发明的液晶显示器件包括与薄膜晶体管相连的选通线和数据线；与选通线相连的选通焊盘和与数据线相连的数据焊盘，所述数据焊盘与选通焊盘具有相同的剖面结构；以及从数据焊盘延伸出来的数据连接部，并且经由第一接触孔与数据线相连，其中所述数据线和所述第一接触孔被形成在由密封剂密封的区域内。

Description

液晶显示器件及其制造方法
技术领域
本发明涉及一种显示器件，更具体地，涉及多晶硅液晶显示器件的薄膜晶体管基板及其简化的制造方法。
背景技术
通常，液晶显示(LCD)器件(其包括液晶显示板中的矩阵形式的多个液晶单元)通过根据视频信号控制透光率来显示图像。在每个液晶单元中，使用薄膜晶体管(TFT)作为开关器件，来独立地提供视频信号。这种薄膜晶体管的有源层通常由非晶硅或多晶硅形成。由于多晶硅的载流子迁移率比非晶硅的载流子迁移率几乎快几百倍，所以可以利用多晶硅技术将高速驱动电路集成在LCD板上。
多晶硅LCD器件通常包括设置有驱动电路的TFT基板和设置有滤色器的滤色器基板，以及置于TFT基板和滤色器基板之间的液晶。
图1为示出了根据现有技术的多晶硅LCD器件中的TFT基板的部分的平面图，而图2是沿图1中线I-I’截取的TFT基板的剖面图。
参照图1和图2，TFT基板包括与选通线2和数据线4相连的薄膜晶体管(TFT)30，以及与TFT 30相连的像素电极22。尽管NMOS-TFT和PMOS-TFT都可以用于TFT 30，但是现在将讨论采用NMOS-TFT的TFT 30。
TFT 30具有与选通线2相连的栅极6，与数据线4相连的源极，以及经由穿过保护膜18的像素接触孔20与像素电极22相连的漏极10。栅极6与设置在缓冲膜12上的有源层14的沟道区14C相交叠，并在栅极与缓冲膜之间具有栅绝缘膜16。以通过其间的层间绝缘膜26而与栅极6绝缘的方式形成源极和漏极10。此外，源极和漏极10分别经由穿过层间绝缘膜26和栅绝缘膜16的源接触孔24S和漏接触孔24D连接到掺杂有n+杂质的有源层14的源区14S和漏区14D。
现有技术中的TFT基板的缺点在于制造过程复杂并且制造成本高。
发明内容
因此，本发明提供了一种多晶硅显示器件及其制造方法，其基本上克服了由于现有技术的限制和缺点所导致的一个或多个问题。
本发明的一个优点是提供了一种多晶硅液晶显示器件的薄膜晶体管基板及其简化的制造方法。
本发明另外的优点和特征将在下面的说明中部分地给出，并对于本领域普通技术人员在考察下述内容时部分地显见或者可以从对本发明的实践中获得。本发明的这些和其他优点可以通过在所撰写的说明书及其权利要求书以及附图中所具体指出的结构而实现并获得。
为了获得这些和其它的优点，并且根据本发明的目的，正如本文具体实施及广泛描述的，一种液晶显示器件包括：连接到薄膜晶体管的选通线和数据线；与选通线相连的选通焊盘和与数据线相连的数据焊盘，该数据焊盘与选通焊盘具有相同的剖面结构；以及数据连接部，其从数据焊盘延伸出来并经由第一接触孔与数据线相连，其中数据线和第一接触孔形成在由密封剂密封的区域内。
在本发明的另一方面中，一种制造液晶显示器件的方法包括以下步骤：形成薄膜晶体管、选通线及数据线，所述选通线和所述数据线与所述薄膜晶体管相连；形成与所述选通线相连的选通焊盘以及与所述数据线相连的数据焊盘，所述数据焊盘具有与所述选通焊盘相同的剖面结构；以及形成数据连接部，该数据连接部从数据焊盘延伸出来并经由第一接触孔与数据线相连，其中，当使用密封剂进行密封时，密封形成有所述数据线和所述第一接触孔的区域。
在本发明的又一方面中，一种制造液晶显示器件的方法包括以下步骤：在基板上形成有源层；在有源层上形成第一绝缘膜；在第一绝缘膜上形成第一导电图案，其中该第一导电图案包括栅极、选通线、选通焊盘、数据焊盘、数据线、数据连接部和像素电极，并且具有在透明的导电层上形成有金属层的双层结构；通过在有源层中掺入杂质来形成源区和漏区；在第一导电图案上形成第二绝缘膜；形成源接触孔和漏接触孔以露出有源层上的源区和漏区，并且形成透射孔以露出像素电极上的透明导电层，以及形成选通焊盘接触孔和数据焊盘接触孔以露出选通焊盘和数据焊盘的透明导电层；以及在第二绝缘膜上形成数据线、源极和漏极，其中数据线、源极和漏极形成在由密封剂密封的区域内。
应当理解的是：关于本发明以上一般性描述和以下详细描述是示例性和说明性的，旨在提供对如权利要求所述的本发明的进一步说明。
附图说明
附图被包括进来以提供对本发明进一步的理解，其被并入且构成说明书的一部分，附图示出了本发明的实施例，并与说明书一起用于解释本发明的原理。
在附图中：
图1是示出了根据现有技术的多晶硅LCD器件中的TFT基板的部分的平面图；
图2是沿图1中线I-I’截取的TFT基板的剖面图；
图3是示出了根据本发明实施例的多晶硅液晶显示器的薄膜晶体管基板的部分的平面图；
图4示出了沿图3中线III-III′、IV-IV′和V-V′截取的薄膜晶体管基板的剖面图；
图5是示出了图4所示薄膜晶体管基板的数据焊盘区的剖面图；
图6A和图6B是根据本发明的另一个实施例的薄膜晶体管基板中的数据线和数据连接部之间的接触部分的平面图和剖面图；
图7A和图7D是示出了制造图4所示的薄膜晶体管基板的方法的剖面图。
具体实施方式
下面将详细描述本发明的实施例，在附图中示出其示例。
图3为示出了根据本发明实施例的多晶硅液晶显示器的薄膜晶体管基板的部分的平面图，图4示出了沿图3中的线III-III’，IV-IV’和V-V’截取的薄膜晶体管基板的剖面图。
参照图3和图4，薄膜晶体管(TFT)基板包括与选通线102和数据线104相连的TFT 130；与TFT 130相连的像素电极122和存储电容器160；与选通线102相连的选通焊盘170；以及与数据线104相连的数据焊盘180。数据线104与选通线102和存储线152交叉，并且在其者间具有层间绝缘膜118，从而限定具有像素电极122的像素区。
TFT 130响应于来自选通线102的选通信号将数据线104上的视频信号施加到像素电极122上。为些，TFT 130包括与选通线102相连的栅极106，与数据线104相连的源极，与像素电极122相连的漏极110，以及用来限定源极与漏极110之间的沟道的有源层114。尽管TFT 130可以是NMOS-TFT或者PMOS-TFT，但是此处描述采用NMOS-TFT的TFT 130。
选通线102和栅极106以及存储线152，具有在透明的导电层101上形成有金属层103的双层结构。
在下基板100上形成有有源层114，在它们之间具有缓冲膜112。有源层114具有：与栅极106相交叠的沟道区114C，它们之间具有栅绝缘膜116；掺杂有n+型杂质的源区114S和漏区114D。有源层114的源区114S和漏区114D经由穿过层间绝缘膜118和栅绝缘膜116的源接触孔124S和漏接触孔124D与源极和漏极相连。有源层114还可以包括位于沟道区114C与源区114S、漏区114D之间掺杂有n-杂质的微掺杂漏(LDD)区(未示出)，以减少TFT 130的截止电流(off current)。
像素电极122包括设置于像素区内栅绝缘膜116上的透明导电层101，以及沿透明导电层101的周缘的金属层103。换句话说，像素电极122的透明导电层101通过穿过层间绝缘膜118和金属层103的透射孔120露出来。另选地，像素电极122也可以仅包括透明导电层101而没有金属层103。像素电极122与存储线152交叉，并且连接到沿透射孔120的侧表面延伸的漏极110上。更具体地，漏极110连接到通过透射孔120露出的像素电极122的金属层103和透明导电层101。
TFT 130将视频信号充入到像素电极122，以产生一个相对于滤色器基板(未示出)的公共电极的电位差。由于液晶的介电各向异性，该电位差使设置在薄膜晶体管基板与滤色器基板之间的液晶旋转，从而控制经由像素电极122从光源(未示出)输入的向滤色器基板透射的光的量。
存储电容器160包括在存储线152与TFT 130之间并联连接的第一存储电容器Cst1和第二存储电容器Cst2。将第一存储电容器Cst1设置为，使得存储线152与从有源层114延伸的下存储电极150隔着二者之间的栅绝缘膜116相交叠。将第二存储电容器Cst2设置为，使得漏极110与存储线152隔着二者之间的层间绝缘膜118相交叉。由于存储电容器160包括并联连接的第一存储电容器Cst1和第二存储电容器Cst2，所以它具有很高的电容值。在预定的时间段内，存储电容器160稳定地维持充入像素电极122中的视频信号。
选通线102通过选通焊盘170与选通驱动器(未示出)相连。选通焊盘170形成在栅绝缘膜116上，并且具有如下结构：通过穿过层间绝缘膜118和栅金属层103的第一接触孔172露出透明导电层101。选通焊盘170可以仅包括透明导电层101，而不包括栅金属层103。
数据线104通过数据焊盘180与数据驱动器(未示出)相连。数据焊盘180具有与选通焊盘170相同的剖面结构。即，数据焊盘180形成在栅绝缘膜116上，并且具有如下结构：通过穿过层间绝缘膜118和栅金属层103的第二接触孔182露出透明导电层101。数据焊盘180可以仅包括透明导电层101，而不包括栅金属层103。
数据线104经由第三接触孔186，与从数据焊盘180延伸的数据连接部(data link)184相连。数据连接部184还具有如下结构：通过穿过层间绝缘膜118和栅金属层103的第三接触孔186露出透明导电层101，并且数据线104经由第三接触孔186连接到数据连接部184上。
数据线104由于缺少保护膜而露出，从而产生了照明问题以及由在与数据线104交叉的密封剂内包含的玻璃纤维引起的破坏问题。为了解决这些问题，如图5所示，将数据线104与密封剂200分隔开，并且将数据线104布置在由密封剂200密封的区域内。因此，与数据线104相连的数据连接部184延伸到由密封剂200密封的所述区域内，并且将数据连接部184连接到数据线104的第三接触孔186同样位于由密封剂200密封的所述区域内。
更具体地，如图5所示，根据本发明实施例的多晶硅液晶显示器件的薄膜晶体管基板利用密封剂200与滤色器基板接合，在由这两个基板所形成的液晶盒间隙中填充有液晶。可以通过液晶滴注方法(其中先将液晶滴注到两基板中的至少一片上，然后将两基板互相接合)或者通过真空注入方法(其中先将两基板互相接合，然后将液晶注入在这两个基板间形成的液晶盒间隙中)将液晶设置于这两个基板之间。以不与数据线104相接触的方式涂覆密封剂200，从而防止了由于包含在密封剂200内的玻璃纤维引起的对数据线104的破坏问题。因此，将设置在薄膜晶体管基板上的所有的数据线104，源极和漏极110布置在由密封剂200密封的区域内，因此它们得到其上形成的配向膜(未示出)和填充在密封区域内的液晶的有效保护。
如图6A和图6B所示，为了降低数据线104的电阻从而提高图像的质量，数据连接部184沿着数据线104延伸，并且经由多个第三接触孔186互相并联连接。
如上所述，在根据本发明实施例的TFT基板中，将像素电极122以及选通线102、栅极106和存储线152的双层结构等一起形成在栅绝缘膜116上。结果，简化了制造过程。
图7A到图7D为示出了图4所示薄膜晶体管基板的制造方法的剖面图。
参照图7A，缓冲膜112形成在下基板100上，然后通过第一次掩模工艺在其上形成有源层114和下存储电极150。
为了形成缓冲膜112，将例如二氧化硅等的无机绝缘膜完全地沉积在下基板100上。下一步，通过低压化学汽相淀积(LPCVD)技术或等离子体增强化学汽相淀积(PECVD)技术等，在缓冲膜112上形成非晶硅薄膜，然后进行结晶形成多晶硅薄膜。可在非晶硅薄膜结晶前执行脱氢处理以去除存在于非晶硅薄膜内的氢原子。可以采用诸如连续横向固化(SLS)的激光退火技术(ELA)来结晶非晶硅薄膜，其中晶粒横向生长以扩大晶粒的尺寸。利用第一掩模通过光刻和刻蚀工艺对多晶硅薄膜构图，以形成有源层114和下存储电极150。
参照图7B，在设置有有源层114和下存储电极150的缓冲膜112上形成栅绝缘膜116，通过第二掩模工艺在栅绝缘膜上形成具有双层结构的导电图案，其包括选通线102，栅极106，存储线152，像素电极122，选通焊盘170，数据焊盘180和数据连接部184。
为了形成栅绝缘膜116，将诸如SiOx或SiNx等的无机绝缘膜等沉积在设置有有源层114和下存储电极150的整个缓冲膜112上。然后，通过溅射等方法在栅绝缘膜116上依次形成透明导电层101和金属层103。透明导电层101由氧化铟锡(ITO)、氧化锡(TO)、或氧化铟锌(IZO)等制成，而栅金属层103至少具有由诸如钼、铜、钕化铝、铝、钛、铬、钼合金、铜合金或铝合金等金属材料形成的单个层。接着，利用第二掩模通过光刻和刻蚀工艺对金属层103和透明导电层101进行构图，从而形成选通线102、栅极106、存储线152、像素电极122、选通焊盘170、数据焊盘180和数据连接部184。
进一步，使用栅极106作为掩模，将n+型杂质掺入有源层114中，从而形成有源层114的源区114S和漏区114D。有源层114的源区114S和漏区114D隔着在它们之间与栅极106相交叠的沟道区114C而彼此相对。
参照图7C，在设置有导电图案的栅绝缘膜116上形成层间绝缘膜118，并且通过第三掩模工艺在层间绝缘膜上118形成源接触孔124S和漏接触孔124D，透射孔120以及第一接触孔172、第二接触孔182及第三接触孔186。
为了形成层间绝缘膜118，将例如SiOx或SiNx等的无机绝缘材料沉积在整个栅绝缘膜116上。然后，使用第三掩模通过光刻或蚀刻工艺形成：穿过层间绝缘膜118和栅绝缘膜116的源接触孔124S和漏接触孔124D，穿过层间绝缘膜118和金属层103的透射孔120以及第一到第三接触孔172、182、186。源接触孔124S和漏接触孔124D分别露出有源层114的源区114S和漏区114D。透射孔120露出作为像素电极122的上层的栅金属层103，第一接触孔172露出作为选通焊盘170的上层的栅金属层103，第二接触孔182露出作为数据焊盘180的上层的栅金属层103，并且第三接触孔186露出作为数据连接部184上层的栅金属层103。
随后，对通过透射孔120和第一到第三接触孔172、182、186露出的像素电极122的栅金属层103、选通焊盘170、数据焊盘180和数据连接部184进行刻蚀，从而露出透明导电层101。可以将栅金属层103留在在透明导电层101的周缘。
参照图7D，通过第四掩模工艺在层间绝缘膜118上形成包含源极和漏极110的数据线104。
通过在层间绝缘膜118上形成源/漏金属层，然后利用第四掩模通过光刻和刻蚀工艺对源/漏金属层进行构图，从而给出数据线104和漏极110。数据线104和漏极110经由源接触孔124S和漏接触孔124D连接到有源层114的源区114S和漏区114D。此外，数据线104经由第三接触孔186连接到数据连接部184。
正如上面所描述的，通过简化的四层掩模工艺制造出根据本发明的多晶硅液晶显示器件的TFT基板，从而减少了制造成本并提高了生产率。结果，TFT基板的数据线104和漏极110由于没有保护膜而露出。然而，数据线104和漏极110位于由密封剂密封的区域内，因此它们可以通过其上涂覆的配向膜和填充在密封区域内的液晶而得到充分的保护。除此之外，以这样的方式涂覆密封剂防止了由于包含在密封剂内的玻璃纤维导致的对数据线104的破坏问题。
此外，与数据焊盘连接的数据连接部通过接触孔连接到数据线，并且位于密封剂密封的区域内，从而防止或最小化了由于缺少保护膜所导致的照明问题，和由于包含在密封剂内的玻璃纤维与数据连接部之间的接触所引起的破坏问题。
对于本领域技术人员来说明显的是，可以对本发明进行各种变型和变化。因此，本发明旨在覆盖落入由所附权利要求及其等同物的限定范围内的对发明进行的各种变型和变化。
本申请要求于2004年12月31日提交的韩国专利申请No.P2004-118559的优先权，为了在此进行完全的阐述通过引用将其并入本文。

Claims (34)

1.一种液晶显示器件，该液晶显示器件包括：
与薄膜晶体管相连的选通线和数据线；
与所述选通线相连的选通焊盘和与所述数据线相连的数据焊盘，所述数据焊盘与所述选通焊盘具有相同的剖面结构；以及
从所述数据焊盘延伸的并经由第一接触孔与所述数据线相连的数据连接部，
其中所述数据线和所述第一接触孔形成在由密封剂密封的区域内。
2.如权利要求1所述的器件，其中所述选通线、选通焊盘、数据焊盘和数据连接部具有在透明导电层上形成有金属层的双层结构。
3.如权利要求2所述的器件，其中所述选通焊盘和所述数据焊盘中的每一个包括通过穿过第一绝缘膜和所述金属层的第二接触孔而露出的所述透明导电层。
4.如权利要求3所述的器件，其中所述选通焊盘和所述数据焊盘的所述金属层位于所述第二接触孔的周缘。
5.如权利要求2所述的器件，其中所述第一接触孔穿过所述数据连接部的所述金属层，以露出所述透明导电层。
6.如权利要求1所述的器件，其中所述数据线与所述密封剂被分隔开预定长度。
7.如权利要求3所述的器件，其中所述薄膜晶体管包括：
位于基板上的有源层；
具有双层结构的栅极，并且隔着所述栅极与所述有源层之间的第二绝缘膜与所述有源层交叉；以及
源极和漏极，隔着其与所述有源层之间的所述栅极连接到所述有源层的源区和漏区。
8.如权利要求7所述的器件，其中所述栅极与所述选通线相连，并且所述源极与所述数据线相连。
9.如权利要求8所述的器件，该器件还包括位于所述第二绝缘膜上的像素电极，该像素电极与所述薄膜晶体管的漏极相连并且具有双层结构。
10.如权利要求9所述的器件，其中所述像素电极通过穿过所述第一绝缘膜的透射孔露出。
11.如权利要求10所述的器件，其中所述金属层包围所述透射孔的周缘。
12.如权利要求7所述的器件，该器件还包括：
存储线，与所述数据线交叉并且具有双层结构；
与所述有源层相连的下存储电极；和
存储电容器，通过使所述下存储电极与所述存储线通过隔着二者之间的所述第二绝缘膜相交叠而形成。
13.如权利要求12所述的器件，该器件还包括通过使所述漏极与所述存储线隔着二者之间的绝缘膜相交叠而形成的第二存储电容器。
14.如权利要求13所述的器件，其中所述漏极与所述像素电极相连，与所述存储线相交叉并通过所述透射孔而露出。
15.如权利要求1所述的器件，其中所述数据连接部沿着所述数据线延伸，并且通过多个接触孔并联连接到所述数据线。
16.一种制造液晶显示器件的方法，该方法包括以下步骤：
形成薄膜晶体管和选通线及数据线，所述选通线和所述数据线连接到所述薄膜晶体管；
形成与所述选通线相连的选通焊盘以及与所述数据线相连的数据焊盘，所述数据焊盘具有与所述选通焊盘相同的剖面结构；以及
形成由所述数据焊盘延伸并通过第一接触孔连接到所述数据线的数据连接部，
其中，当使用密封剂进行密封时，密封形成有所述数据线和所述第一接触孔的区域。
17.如权利要求16所述的方法，其中，所述选通线、选通焊盘、数据线和数据连接部具有在透明导电层上形成金属层的双层结构。
18.如权利要求17所述的方法，还包括以下步骤：
在所述选通焊盘和数据焊盘上形成第一绝缘膜；以及
形成穿过所述第一绝缘膜和所述金属层第二接触孔，以露出所述选通焊盘和数据焊盘的所述透明导电层。
19.如权利要求18所述的方法，其中所述金属层包围所述第二接触孔的周缘。
20.如权利要求17所述的方法，其中所述第一接触孔穿过所述数据连接部的所述金属层以露出所述透明导电层。
21.如权利要求16所述的方法，其中所述数据线与所述密封剂被分隔开预定的长度。
22.如权利要求18所述的方法，其中所述形成薄膜晶体管的步骤包括：
在基板上形成有源层；
形成栅极，所述栅极具有双层结构并且隔着其与所述有源层之间的所述第二绝缘膜与所述有源层相交叉；以及
形成源极和漏极，所述源极和漏极隔着其与所述有源层之间的所述栅极与有源层的源区和漏区相连。
23.如权利要求22所述的方法，其中所述栅极与所述选通线相连，并且所述源极与所述数据线相连。
24.如权利要求22所述的方法，该方法还包括在所述第二绝缘膜上形成像素电极的步骤，所述像素电极与所述薄膜晶体管的所述漏极相连并且具有双层结构。
25.如权利要求24所述的方法，该方法还包括如下步骤：形成穿过所述第一绝缘膜和所述金属层的透射孔，以露出所述像素电极的所述透明导电层。
26.如权利要求24所述的方法，该方法还包括以下步骤：
形成具有双层结构的存储线；以及
形成与所述有源层相连的下存储电极；
其中通过使所述下存储电极与所述存储线隔着二者之间的所述第二绝缘膜相交叠而形成存储电容器。
27.如权利要求26所述的方法，其中所述存储线与所述数据线相交叉。
28.如权利要求27所述的方法，该方法还包括如下步骤：通过使所述漏极与所述存储线隔着所述第二绝缘膜相交叠而形成第二存储电容器。
29.如权利要求16所述的方法，其中所述数据连接部沿数据线延伸，并且经由多个接触孔并联连接到数据线。
30.一种制造液晶显示器件的方法，包括以下步骤：
在基板上形成有源层；
在所述有源层上形成第一绝缘膜；
在所述第一绝缘膜上形成第一导电图案，其中所述第一导电图案包括栅极、选通线、选通焊盘、数据焊盘、数据连接部和像素电极，并且具有在透明导电层上形成有金属层的双层结构；
通过将杂质掺入所述有源层中来形成源区和漏区；
在所述第一导电图案上形成第二绝缘膜；
形成露出所述有源层的源区和漏区的源接触孔和漏接触孔，并形成露出所述像素电极的透明导电层的透射孔，以及形成露出所述选通焊盘和数据焊盘的所述透明导电层的选通焊盘接触孔和数据焊盘接触孔；以及
在所述第二绝缘膜上形成数据线、源极和漏极，
其中所述数据线、源极和漏极被形成在由密封剂密封的区域内。
31.如权利要求30所述的方法，其中所述栅极与所述有源层相交叉。
32.如权利要求30所述的方法，其中所述选通线与所述栅极相连，并且所述选通焊盘与所述选通线相连。
33.如权利要求30所述的方法，其中所述数据线经由接触孔与所述数据连接部相连。
34.如权利要求30所述的方法，其中所述源极和所述漏极与所述有源层的源区和漏区相连。
CNB2005100822613A 2004-12-31 2005-06-30 液晶显示器件及其制造方法 Expired - Fee Related CN100399174C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040118559 2004-12-31
KR1020040118559A KR101107251B1 (ko) 2004-12-31 2004-12-31 폴리 박막 트랜지스터 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN1797152A CN1797152A (zh) 2006-07-05
CN100399174C true CN100399174C (zh) 2008-07-02

Family

ID=36639359

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100822613A Expired - Fee Related CN100399174C (zh) 2004-12-31 2005-06-30 液晶显示器件及其制造方法

Country Status (4)

Country Link
US (1) US7492432B2 (zh)
JP (1) JP4781034B2 (zh)
KR (1) KR101107251B1 (zh)
CN (1) CN100399174C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101073403B1 (ko) * 2004-09-09 2011-10-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101148720B1 (ko) * 2005-12-31 2012-05-23 엘지디스플레이 주식회사 유기전계발광소자 및 그 제조방법
TWI316763B (en) * 2006-12-01 2009-11-01 Au Optronics Corp Lcd pixel array structure and fabrication method thereof
TWI375063B (en) * 2008-09-04 2012-10-21 Chunghwa Picture Tubes Ltd Lcd panel
KR101335527B1 (ko) * 2012-02-23 2013-12-02 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조 방법
WO2018155284A1 (ja) * 2017-02-21 2018-08-30 シャープ株式会社 駆動回路、ｔｆｔ基板、表示装置
KR102495122B1 (ko) 2018-01-23 2023-02-03 삼성디스플레이 주식회사 표시 장치
KR20200068414A (ko) * 2018-12-05 2020-06-15 엘지디스플레이 주식회사 전계발광 표시장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1290922A (zh) * 1999-09-30 2001-04-11 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
US20010007779A1 (en) * 1999-12-22 2001-07-12 Kyung Ha Lee Method for manufacturing fringe field switching mode liquid crystal display device
US20040196228A1 (en) * 2003-04-03 2004-10-07 Ahn Byung Chul Liquid crystal display having a horizontal electric field and method of fabricating the same
CN1542528A (zh) * 2003-04-29 2004-11-03 友达光电股份有限公司 薄膜晶体管液晶显示器面板的制作方法
CN1551367A (zh) * 2003-05-06 2004-12-01 Lg.飞利浦Lcd有限公司 薄膜晶体管阵列基板及其制造方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657A (en) * 1844-07-11 Improvement in elastic boot-shanks
KR970003717B1 (ko) 1993-07-16 1997-03-21 엘지반도체 주식회사 반도체 장치의 금속배선 형성방법
KR100297706B1 (ko) 1993-07-30 2001-10-24 윤종용 다결정실리콘박막트랜지스터
KR970008589B1 (ko) 1994-01-11 1997-05-27 주식회사 유공 글리콜에테르의 제조방법
KR970011966B1 (ko) 1994-10-12 1997-08-08 엘지전자 주식회사 브이씨알의 위상오차 검출에 의한 오토트랙킹 방법
KR0175408B1 (ko) 1995-10-17 1999-02-18 김광호 액정표시장치용 박막 트랜지스터 기판의 제조방법
KR0161461B1 (ko) 1995-11-22 1999-01-15 김광호 폴리실리콘 박막트랜지스터 액정디스플레이 제조 방법
KR0177785B1 (ko) 1996-02-03 1999-03-20 김광호 오프셋 구조를 가지는 트랜지스터 및 그 제조방법
KR100192593B1 (ko) 1996-02-21 1999-07-01 윤종용 폴리 실리콘 박막 트랜지스터의 제조방법
KR0184509B1 (ko) 1996-05-22 1999-04-15 김광호 박막 트랜지스터 및 그 제조 방법
JPH10161149A (ja) * 1996-12-05 1998-06-19 Toshiba Corp 表示装置用アレイ基板の製造方法
KR100538295B1 (ko) 1998-10-13 2006-03-07 삼성전자주식회사 폴리 실리콘 액정표시장치 구동장치
KR100541274B1 (ko) 1998-10-23 2006-03-09 삼성전자주식회사 박막트랜지스터
KR100500631B1 (ko) 1998-10-23 2005-11-25 삼성전자주식회사 박막트랜지스터의 제조방법_
KR100571037B1 (ko) 1998-11-06 2006-08-30 삼성전자주식회사 박막트랜지스터 소자 제조 방법
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
KR100278606B1 (ko) 1998-12-22 2001-03-02 윤종용 박막트랜지스터
KR100355713B1 (ko) 1999-05-28 2002-10-12 삼성전자 주식회사 탑 게이트 방식 티에프티 엘시디 및 제조방법
JP5020428B2 (ja) 1999-08-30 2012-09-05 三星電子株式会社 トップゲート形ポリシリコン薄膜トランジスター製造方法
KR100697262B1 (ko) 1999-08-30 2007-03-21 삼성전자주식회사 탑 게이트형 폴리실리콘 박막트랜지스터 기판의 제조방법
KR100697263B1 (ko) 1999-08-30 2007-03-21 삼성전자주식회사 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
KR100307456B1 (ko) 1999-12-08 2001-10-17 김순택 박막 트랜지스터의 제조 방법
KR100307457B1 (ko) 1999-12-09 2001-10-17 김순택 박막 트랜지스터의 제조 방법
KR100307459B1 (ko) 1999-12-14 2001-10-17 김순택 박막트랜지스터 제조방법
KR100693246B1 (ko) 2000-06-09 2007-03-13 삼성전자주식회사 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
KR20020009188A (ko) 2000-07-25 2002-02-01 윤종용 반도체 제조에서의 식각 방법
KR100414225B1 (ko) 2000-09-19 2004-01-07 삼성전자주식회사 패널 배선을 이용하여 데이터를 전송하는 액정 디스플레이장치
US6833900B2 (en) * 2001-02-16 2004-12-21 Seiko Epson Corporation Electro-optical device and electronic apparatus
KR100590264B1 (ko) 2001-03-02 2006-06-15 삼성에스디아이 주식회사 오프셋영역을 갖는 씨모스 박막 트랜지스터 및 그의제조방법
KR100437473B1 (ko) 2001-03-02 2004-06-23 삼성에스디아이 주식회사 엘디디 구조를 갖는 씨모스 박막 트랜지스터 및 그의제조방법
KR100582724B1 (ko) 2001-03-22 2006-05-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자, 이를 이용한 유기전계발광 디바이스 및 평판 디스플레이용 표시 소자의제조 방법
KR100686331B1 (ko) 2001-04-04 2007-02-22 삼성에스디아이 주식회사 평판 디스플레이 장치용 박막 트랜지스터의 제조 방법
KR100600845B1 (ko) 2001-04-12 2006-07-14 삼성에스디아이 주식회사 평판 표시장치 제조 방법
KR100437475B1 (ko) 2001-04-13 2004-06-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자 제조 방법
KR100774561B1 (ko) 2001-07-13 2007-11-08 삼성전자주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 이용한 유기전계발광 디바이스
KR100542982B1 (ko) 2001-10-09 2006-01-20 삼성에스디아이 주식회사 결정화방법 및 이를 이용한 박막 트랜지스터의 제조방법
KR100456151B1 (ko) * 2002-04-17 2004-11-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100499371B1 (ko) * 2002-04-17 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7042149B2 (en) * 2002-06-13 2006-05-09 Tfpd Corporation Circuit array substrate for display device
KR101108782B1 (ko) * 2004-07-30 2012-02-24 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101066489B1 (ko) * 2004-11-12 2011-09-21 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판 및 그 제조 방법
KR101085132B1 (ko) * 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1290922A (zh) * 1999-09-30 2001-04-11 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
US20010007779A1 (en) * 1999-12-22 2001-07-12 Kyung Ha Lee Method for manufacturing fringe field switching mode liquid crystal display device
US20040196228A1 (en) * 2003-04-03 2004-10-07 Ahn Byung Chul Liquid crystal display having a horizontal electric field and method of fabricating the same
CN1542528A (zh) * 2003-04-29 2004-11-03 友达光电股份有限公司 薄膜晶体管液晶显示器面板的制作方法
CN1551367A (zh) * 2003-05-06 2004-12-01 Lg.飞利浦Lcd有限公司 薄膜晶体管阵列基板及其制造方法

Also Published As

Publication number Publication date
JP2006189776A (ja) 2006-07-20
KR101107251B1 (ko) 2012-01-19
US20060145160A1 (en) 2006-07-06
US7492432B2 (en) 2009-02-17
JP4781034B2 (ja) 2011-09-28
CN1797152A (zh) 2006-07-05
KR20060078572A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
CN100399173C (zh) 一种液晶显示器件及其制造方法
CN100399174C (zh) 液晶显示器件及其制造方法
CN100504554C (zh) 液晶显示器件及其制造方法
US6088071A (en) Auxiliary capacitor for a liquid crystal display device
CN100426105C (zh) 液晶显示器件及其制造方法
KR100542310B1 (ko) 박막 트랜지스터 액정표시소자_
US6031589A (en) Liquid crystal display device and the fabrication method thereof
KR100330363B1 (ko) 액티브 매트릭스형 액정표시장치
JP2002162914A (ja) 画素暗点化方法
US20070085939A1 (en) Thin film transistor substrate with improved inter-layer adhesion
CN1637474B (zh) 液晶显示器件及其制造方法
KR100546707B1 (ko) 박막트랜지스터 및 그의 형성방법
CN100399167C (zh) 平板显示器件
US20060164582A1 (en) Thin film transistor array panel, liquid crystal display including the panel and manufacturing method thereof
US6144422A (en) Thin film transistor having a vertical structure and a method of manufacturing the same
KR100386003B1 (ko) 반사형 액정 표시장치 및 그 제조방법_
KR20010016714A (ko) 액정 표시장치
KR20020002516A (ko) 액정 표시 소자의 게이트 전극 형성방법
JP2002297060A (ja) アクティブマトリクス型表示装置
US20030096463A1 (en) Thin-film semiconductor element and method of producing same
KR20090060082A (ko) 액정 표시 장치 및 그의 제조 방법
KR100848551B1 (ko) 액정표시소자의 박막트랜지스터 어레이 구조
KR19980039622A (ko) 액정 표시 장치
KR100963415B1 (ko) 액정표시장치 및 그 제조방법
KR101026801B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: LG DISPLAY CO., LTD.

Free format text: FORMER NAME OR ADDRESS: LG. PHILIP LCD CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Seoul, South Kerean

Patentee after: LG Display Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG Philips LCD Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080702

Termination date: 20210630