CN100388627C - 数-模转换电路和半导体器件 - Google Patents

数-模转换电路和半导体器件 Download PDF

Info

Publication number
CN100388627C
CN100388627C CNB2005100650602A CN200510065060A CN100388627C CN 100388627 C CN100388627 C CN 100388627C CN B2005100650602 A CNB2005100650602 A CN B2005100650602A CN 200510065060 A CN200510065060 A CN 200510065060A CN 100388627 C CN100388627 C CN 100388627C
Authority
CN
China
Prior art keywords
switch
resistor
film transistor
swb1
swa1
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100650602A
Other languages
English (en)
Other versions
CN1691124A (zh
Inventor
长尾祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1691124A publication Critical patent/CN1691124A/zh
Application granted granted Critical
Publication of CN100388627C publication Critical patent/CN100388627C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/808—Simultaneous conversion using weighted impedances using resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

本发明涉及制造面积减小的DAC和采用这种DAC的半导体器件。所公开的一种D/A转换电路包括：n个电阻器A0、A1、…、An-1；n个电阻器B0、B1、…、Bn-1；两根电源电压线即电源电压线L和电源电压线H，它们维持于相互不同的电位；n个开关SWa0、SWa1、…、SWan-1；n个开关SWb0、SWb1、…、SWbn-1；和一根输出线，其中，所述的n个开关SWa0、SWa1、…、SWan-1和n个开关SWb0、SWb1、…、SWbn-1由从外部输入的n位数字信号控制，并且从输出线输出一个模拟灰度电压信号。

Description

数-模转换电路和半导体器件
技术领域
本发明涉及一种数-模(D/A，数字-模拟)转换电路(DAC：数-模转换器)。更具体地讲，本发明涉及用于半导体器件的驱动电路中的DAC，并且还涉及使用这种DAC的半导体器件。
背景技术
近来，制造半导体器件的技术快速发展，在这种半导体器件中，半导体薄膜形成在一个廉价的玻璃衬底上，这种技术例如制造薄膜晶体管(TFT)的技术。其原因是对半导体(尤其是有源矩阵液晶显示器件和EL显示器件)的需求增加了。
有源矩阵液晶显示器件是按以下方式构成的：在设置成矩阵状态的几千万至几亿象素区域的每一个中，设置有一个TFT，这样，流入和流出各象素的电荷由TFT的开关功能控制。
在这种有源矩阵液晶显示器件中，随着显示器件变得越来越精细以及随着其图象质量变得越来越高，数字驱动型有源矩阵液晶显示器件引起了人们的注意。
图15显示出常规的数字驱动型有源矩阵液晶显示器件的简要结构。如图15中所示，这种常规的数字驱动型有源矩阵液晶显示器件包括：源极信号线侧移位寄存器1401、用于从外部输入数字信号的地址线(a-d)1402、闩锁电路1(LAT1)1403、闩锁电路2(LAT2)1404、闩锁脉冲线1405、D/A转换电路1406、灰度(等级)(gradation)电压线1407、源极信号线(数据线)1408、栅极信号线侧移位寄存器1409、栅极信号线(扫描线)1410和象素TFT 1411。这里以一个4位数字驱动型有源矩阵液晶显示器件为例。为方便起见，闩锁电路1 1403和闩锁电路2 1404(LAT1和LAT2)各自是以这样的状态示出的：其中的四个闩锁电路在一起。
根据来自于源极信号线侧移位寄存器1401的定时信号，从外部馈送至数字信号地址线(a-d)1402的数字信号顺序地写入全部LAT1 1403。在本说明书中，全部LAT1将一起被总称为LAT1组。
完成数字信号向LAT1组的写入所需的时间的长度称为一个线(行)周期。即，一个线周期是从第一时间点到第二时间点的时间间隔，第一时间点是从外部输入的数字信号开始写入最左侧的LAT1的时间，第二时间点是从外部输入的数字信号完成向最右侧的LAT1的写入的时间。
在数字信号向LAT1组的写入结束之后，当一个闩锁信号输入闩锁脉冲线1405时，与源极信号线侧移位寄存器1401的工作定时相一致，由此写入LAT1组的数字信号同时发送和写入全部LAT2 1404。在本说明书中，全部LAT2将一起被总称为LAT2组。
在LAT1组完成数字信号向LAT2组的发送后，根据来自于源极信号线侧移位寄存器1401的信号，再次馈送至数字信号地址线(a-d)1402的数字信号顺序地写入LAT1组。
与第二个线周期的开始同步，先期发送至LAT2组的数字信号被输入D/A转换电路1406并且被转换成与数字信号相对应的模拟灰度电压信号，随后被馈送至源极信号线1408。
模拟灰度电压信号在一个线周期内被馈送至相对应的源极信号线1408。通过从栅极信号线侧移位寄存器1409输出的扫描信号，相对应的象素TFT 1411的开关得以实现，并且通过来自于源极信号线1408的模拟灰度电压信号，液晶分子被激励。
通过重复上述工作并且重复次数等于扫描线数目，一幅(一帧)图象就形成了。通常，在有源矩阵液晶显示器件中，在一秒内进行60帧图象的重写。
这里将参照图16对上述的数字驱动电路中采用的公知D/A转换电路进行说明。
一种公知的4位D/A转换电路包括开关(sw0-sw15)和灰度电压线(V0-V15)。这个4位D/A转换电路是按以下方式构成的：通过从图15中所示的数字驱动型有源矩阵液晶显示器件中的LAT2组1404馈送的4位数字信号，开关(sw0-sw15)中的一个被选择，并且从连接至由此选择的开关的灰度电压线，电压被馈送至源极信号线1408。
在现在描述的这种公知的4位D/A转换电路的情况下，开关的数目为16，而且灰度电压线的数量为16。在实际的有源矩阵液晶显示器件中，开关本身的面积是大的。另外，图16中所示的D/A转换电路是按照与源极信号线一对一的比率设置的，这样整个驱动电路的面积就变大了。
下面将对公知的4位D/A转换电路的另一例子进行说明。图17中所示的4位D/A转换电路是按以下方式构成的：正如上述的4位D/A转换电路的情况中那样，通过从LAT2组1404馈送的4位数字信号，多个开关(sw0-sw15)中的一个被选择，并且从连接至由此选择的开关的灰度电压线，电压被馈送至源极信号线1408。
在图17中所示的D/A转换电路中，灰度电压线的数量为5(V0-V4)，因此少于图16中所示的4位D/A转换电路的灰度电压线的数量。不过，开关的数量仍然是16。因此，仍难以减小整个驱动电路的面积。
在这里描述的将4位数字信号转换为模拟灰度电压信号的D/A转换电路的情况下，如果位数增加，开关的数目则按指数增加。换句话说，在将n位数字信号转换为模拟灰度信号的公知D/A转换电路中，需要2n个开关。因此，难以减小驱动电路的面积。
在如上所述的包括D/A转换电路的驱动电路的情况下，难以减小其面积，这就变成了阻碍半导体器件尤其是有源矩阵液晶显示器件小型化的一个原因。
另外，为了使半导体显示器件高度地精细，象素的数目必须增加，即，源极信号线的数目必须增加。不过，如果源极信号线的数目增加，如上所述，D/A转换电路的数目也要增加，由此，驱动电路的面积增大，这是阻碍实现高度精细的结构的一个原因。
由于上述原因，保持小的D/A转换电路面积的要求提高了。
另外，除了上述的电阻分压型DAC之外，还有一种电容分压型DAC，其中电阻分压由电容实现。为了使电容分压型DAC工作，需要具有用于使电荷在电容中集聚的时间周期和用于使电容中集聚的电荷放电以使其复位至与GND(地)相同的电荷的时间周期，这样工作速度就慢了。
发明内容
因此，本发明是基于上述问题而实现的，并且本发明的一个目的是要将D/A转换电路的面积降低到一个小的值。
根据本发明的DAC包括电阻器A组和电阻器B组，电阻器A组由n个电阻器A0、A1、…、An-1组成，这些电阻器分别对应于n位数字信号，电阻器B组由n个电阻器B0、B1、…、Bn-1组成。电阻器A组和电阻器B组的电阻值的通式为2n-1R(其中n表示1或大于1的自然数，R表示一个正数)。另外，根据本发明的DAC包括开关SWa组和开关SWb组，开关SWa组由n个开关SWa0、SWa1、…、SWan-1组成，这些开关对应于相应的n位数字信号，开关SWb组由n个开关SWb0、SWb1、…、SWbn-1组成。根据本发明的DAC还包括两根电源电压线，即一根电源电压线L和一根电源电压线H，它们维持手相互不同的电位。
当开关SWa组的开关接通时，电源电压线L和输出线通过由n个电阻器A0、A1、…、An-1组成的电阻器A组相互连接。另外，当开关SWb组的开关同样接通时，电源电压线H和输出线通过由n个电阻器B0、B1、…、Bn-1组成的电阻器B组相互连接。
相反，如果开关SWa组的开关关断，那么电源电压线L和输出线之间的连接就被切断。相似地，如果开关SWb组的开关关断，那么电源电压线H和输出线之间的连接就被切断。
开关SWa组由从外部输入的n位数字信号控制，而开关SWb组由n位数字信号的反相信号控制。与输入的n位数字信号相对应的一个模拟灰度电压信号通过输出线输出。
下面将根据本发明的特定方面，对根据本发明的DAC进行描述。
[实施模式1]
图1显示出根据实施模式1的DAC电路。图1中所示的本发明的DAC将n位数字信号转换为模拟灰度电压信号。在本发明中，n表示自然数。
如图1A-1D中所示，根据本发明的DAC包括n个电阻器A0、A1、…、An-1和n个电阻器B0、B1、…、Bn-1。n个电阻器A0、A1、…、An-1将一起被总称为电阻器A组。另外，n个电阻器B0、B1、…、Bn-1将一起被总称为电阻器B组。
构成电阻器A组的各电阻器按以下方式取值：A0＝R、A1＝2R、A2＝22R、…、An-1＝2n-1R。另外，构成电阻器B组的各电阻器按以下方式取值：B0＝R、B1＝2R、B2＝22R、…、Bn-1＝2n-1R。在本发明中，R是一个用于表示电阻值的常数。
在本发明中，n个电阻器A0、A1、…、An-1和n个电阻器B0、B1、…、Bn-1各自具有两个或多个端子。这些端子是输入和输出端子，用于(信号)输入电阻器和从电阻器输出，除了输入和输出端子之外还可以是共用于电阻器的输入和输出的共用端子。在本发明中，下面将电阻器的两个输入和输出端子称为电阻器的两端。
另外，根据本发明的DAC包括n个开关SWa0、SWa1、…、SWan-1和n个开关SWb0、SWb1、…、SWbn-1。n个开关SWa0、SWa1、…、SWan-1将一起被总称为开关SWa组。n个开关SWb0、SWb1、…、SWbn-1将一起被总称为开关SWb组。另外，开关SWa组和开关SWb组将一起被总称为开关SW组。在这个实施模式中，开关SW组的内阻被视为零，但也允许通过考虑开关SW组的内阻来进行电路设计。
在本发明中，n个开关SWa0、SWa1、…、SWan-1和n个开关SWb0、SWb1、…、SWbn-1各自具有输入和输出端子，用于(信号)输入开关和从开关输出。另外，在有些情况下，除了输入和输出端子之外，这些开关还各自具有共用于开关的输入和输出的共用端子。在本发明中，下面将开关的两个端子即输入和输出端子称为开关的两端。
另外，根据本发明的DAC包括一根输出线、一根电源电压线L和一根电源电压线H。由数字信号转换形成的一个模拟灰度电压信号从DAC的输出线输出。从输出线输出的模拟灰度电压信号的输出电位将被称为Vout。
电源电压线L和电源电压线H连接至在设置DAC外部的电源，并且维持于恒定的电位。电源电压线L维持于电源电位VL，电源电压线H维持于电源电位VH。
电源电位VL和电源电位VH均是以地(GND)电位为基准的。
在本说明书中，连接是指电导通。电导通只是程度的问题。如果被供电者实现了其目标功能或者如果被供电者的目标功能受到损害，就确定为实现了电导通。另外，在本说明书中，连接被切断是指这样一种状态：未形成电导通。
至于电源电位VL和电源电位VH之间的关系，在VH＜VL的情况下和在VH＞VL的情况下，会输出相互反相的模拟信号作为输出电位Vout。这里，在VH＞VL的情况下的输出被设定为正相，而在VH＜VL的情况下的输出被设定为反相。
下面将描述根据本发明的DAC的电路结构。
电阻器A0的两端分别连接至开关SWa0和输出线。开关SWa0的未连接至电阻器A0的那一端连接至电源电压线L。
另外，电阻器A1的两端分别连接至开关SWa1和输出线。开关SWa1的未连接至电阻器A1的那一端连接至电源电压线L。
另外，电阻器A2的两端分别连接至开关SWa2和输出线。开关SWa2的未连接至电阻器A2的那一端连接至电源电压线L。
相似地，电阻器An-1的两端分别连接至开关SWan-1和输出线。开关SWan-1的未连接至电阻器An-1的那一端连接至电源电压线L。
如上所述，电阻器A0、A1、…、An-1的两端分别连接至各开关SWa0、SWa1、…、SWan-1和输出线。各开关SWa0、SWa1、…、SWan-1的未连接至相应电阻器A0、A1、…、An-1的那些端连接至电源电压线L。
电阻器B0、B1、…、Bn-1和开关SWb0、SWb1、…、SWbn-1之间的关系也类似于电阻器A0、A1、…、An-1和开关SWa0、SWa1、…、SWan-1之间的关系。即，各电阻器B0、B1、…、Bn-1的两端分别连接至相应开关SWb0、SWb1、…、SWbn-1和输出线。开关SWb0、SWb1、…、SWbn-1的未连接至电阻器B0、B1、…、Bn-1的各端连接至电源电压线H。
下面将描述根据本发明的DAC的工作原理。
当开关SWa0接通时，电源电压线L和电阻器A0相互连接。换句话说，当开关SWa0接通时，电阻器A0的连接至开关SWa0的一端维持与电源电位VL相同的电位。相反，如果开关SWa0断开，那么电源电压线L和电阻器A0之间的连接就被切断了。
另外，如果开关SWa1接通，电源电压线L和电阻器A1相互连接。换句话说，如果开关SWa1接通，电阻器A1的连接至开关SWa1的一端就维持与电源电位VL相同的电位。相反，如果开关SWa1断开，那么电源电压线L和电阻器A1之间的连接就被切断了。
另外，如果开关SWa2接通，电源电压线L和电阻器A2相互连接。换句话说，如果开关SWa2接通，电阻器A2的连接至开关SWa2的一端就维持与电源电位VL相同的电位。相反，如果开关SWa2断开，那么电源电压线L和电阻器A2之间的连接就被切断了。
相似地，如果开关SWan-1接通，电源电压线L和电阻器An-1相互连接。换句话说，如果开关SWan-1接通，电阻器An-1的连接至开关SWan-1的一端就维持与电源电位VL相同的电位。相反，如果开关SWan-1断开，那么电源电压线L和电阻器An-1之间的连接就被切断了。
如上所述，如果每个开关SWa0、SWa1、…、SWan-1接通，电源电压线L和每个电阻器A0、A1、…、An-1相互连接。换句话说，如果每个开关SWa0、SWa1、…、SWan-1接通，每个电阻器A0、A1、…、An-1的连接至每个开关SWa0、SWa1、…、SWan-1的一端就维持与电源电位VL相同的电位。相反，如果每个开关SWa0、SWa1、…、SWan-1断开，那么电源电压线L和每个电阻器A0、A1、…、An-1之间的连接就被切断了。
相似地，如果每个开关SWb0、SWb1、…、SWbn-1接通，电源电压线H和每个电阻器B0、B1、…、Bn-1相互连接。换句话说，如果每个开关SWb0、SWb1、…、SWbn-1接通，每个电阻器B0、B1、…、Bn-1的连接至每个开关SWb0、SWb1、…、SWbn-1的一端就维持与电源电位VH相同的电位。相反，如果每个开关SWb0、SWb1、…、SWbn-1断开，那么电源电压线H和每个电阻器B0、B1、…、Bn-1之间的连接就被切断了。
开关SWa组和开关SWb组的接通或断开控制是根据输入至DAC的数字信号Da0、Da1、…、Dan-1确定的。数字信号Da0、Da1、…、Dan-1将一起被总称为数字信号Da。
数字信号的值为Hi(高电平)或者Lo(低电平)。为了便于说明，当数字信号为Hi时其值定为1，而当数字信号为Lo时其值定为0。数字信号是按这样的方式定义的：Da0为最低有效位(LSB)，Dan-1为最高有效位(MSB)。
另外，从数字信号Da0、Da1、…、Dan-1反相变换得到的信号将被表示为Db0、Db1、…、Dbn-1。由此，如果Da0为1，那么Db0就为0，相反，如果Da0为0，那么Db0就为1。数字信号Db0、Db1、…、Dbn-1将一起被总称为数字信号Db。
如果数字信号Da输入至DAC，那么数字信号Da就输入至开关SWa0、SWa1、…、SWan-1，并且数字信号Db输入至开关SWb0、SWb1、…、SWbn-1。
如果假设输入至每个开关SWa0、SWa1、…、SWan-1的数字信号Da为1，那么开关SWa0、SWa1、…、SWan-1每个都接通。输入至每个开关SWb0、SWb1、…、SWbn-1的数字信号Db为数字信号Da的反相信号并且是0，这样开关SWb0、SWb1、…、SWbn-1每个都断开。
相反，如果输入至每个开关SWa0、SWa1、…、SWan-1的数字信号Da为0，那么开关SWa0、SWa1、…、SWan-1每个都断开。输入至每个开关SWb0、SWb1、…、SWbn-1的数字信号Db则为数字信号Da的反相信号并且是1，这样开关SWb0、SWb1、…、SWbn-1每个都接通。
按这种方式，开关SWa组和开关SWb组相互关联工作。
现在来分析作为第一位的数字信号Da0；如果数字信号Da0＝1输入至DAC，那么数字信号Da0输入至与其相对应的开关SWa0，并且开关SWa0被接通。结果，电源电压线L的电源电位VL施加至与开关SWa0相对应的电阻器A0。
当Da0＝1时，Db0＝0。数字信号Db0输入至相对应的开关SWb0，这样开关SWb0就断开。结果，与开关SWb0相对应的电阻器B0就与电源电压线H断开。
对于数字信号Da1、Da2、…、Dan-1，也适用与上述的数字信号Da0相同的情况。
下面将采用图1A描述在输入至DAC的数字信号Da全为1的情况下本发明的DAC的工作过程。
在输入的数字信号Da(Da0、Da1、…、Dan-1)全为1的情况下，开关SWa0、SWa1、…、SWan-1全部接通，并且输出线通过每个电阻器A0、A1、…、An-1连接至电源电压线L。数字信号Db(Db0、Db1、…、Dbn-1)则全为0，并且由此开关SWb0、SWb1、…、SWbn-1断开，这样输出线就形成与电源电压线H断开的状态。
结果，电源电压线L的电源电位VL丝毫不变地从输出线输出。从DAC的输出线的输出电位Vout变为：Vout(Da0＝Da1＝…＝Dan-1＝1)＝VL。
下面将采用图1B描述当输入至DAC的数字信号Da全为0时本发明的DAC的工作过程。
在输入的数字信号Da全为0的情况下，开关SWa0、SWa1、…、SWan-1全部断开，并且输出线形成与电源电压线L断开的状态。由于数字信号Db全为1，开关SWb0、SWb1、…、SWbn-1全部接通，这样输出线就通过每个电阻器B0、B1、…、Bn-1连接至电源电压线H。
结果，电源电压线H的电源电位VH直接从输出线输出。从DAC的输出线的输出电位Vout变为：Vout(Da0＝Da1＝…＝Dan-1＝0)＝VH。
下面将采用图1C描述在以下情况时根据本发明的DAC的工作过程：输入至DAC的数字信号Da中只有Da0为0，而Da1、Da2、…、Dan-1全为1。
由于Da0为0，开关SWa0断开，而开关SWb0接通，并且输出线通过电阻器B0连接至电源电压线H。另一方面，由于Da1、Da2、…、Dan-1全为1，开关SWa1、SWa2、…、SWan-1全部接通，相反，开关SWb1、SWb2、…、SWbn-1全部断开，由此，输出线通过电阻器A1、A2、…、An-1连接至电源电压线L。
在电阻器A0、A1、…、An-1中，连接至处于接通状态的开关SWa1、SWa2、…、SWan-1的全部电阻器(在这种情况下对应于电阻器A1、A2、…、An-1)的组合电阻被假设为AT。另外，在电阻器B0、B1、…、Bn-1中，连接至处于接通状态的开关SWb0的全部电阻器(在这种情况下对应于电阻器B0)的组合电阻被假设为BT。
组合电阻AT的倒数等于连接至处于接通状态的开关SWa1、SWa2、…、SWan-1的相应电阻器A1、A2、…、An-1的倒数之和。(等式1)
[等式1]
1/AT＝1/A1+1/A2+…+1/An-2+1/An-1＝1/2R+1/22R+…+1/2n-2R+1/2n-1R  …(1)
通过对AT求解等式1，可以得到等式2。
[等式2]
∴AT＝2n-1R/(2n-2+2n-3+…+2+1)…(2)
另外，相似地，组合电阻BT的倒数等于连接至处于接通状态的开关SWb0的相应电阻器B0的倒数。(等式3)
[等式3]
1/BT＝1/B0＝1/R    …(3)
通过对BT求解等式3，可以得到等式4。
[等式4]
∴BT＝R    …(4)
采用由等式2和4计算出的组合电阻AT和BT，可计算出从DAC的输出线的输出电位Vout(Da0＝0、Da1＝Da2＝…Dan-1＝1)。输出电位Vout(Da0＝0、Da1＝Da2＝…Dan-1＝1)是下列运算的结果：等式2的组合电AT除以等式2的组合电阻AT和等式4的组合电阻BT之和，然后将由此得到的商乘以电源电位VH和电源电位VL之差。(等式5)
[等式5]
Vout＝AT·(VH-VL)/(AT+BT)＝(1/2)·[2n/(2n-1)]·(VH-VL)…(5)
按这种方式，通过开关的接通/断开操作，可以将n位数字信号转换为一个模拟灰度电压信号。
下面将采用图1D描述在以下情况时根据本发明的DAC的工作过程：输入至本发明的DAC的数字信号Da中Da0和Da1为0，而Da2、Da3、…、Dan-1全为1。
由于Da0和Da1为0，开关SWa0和SWa1断开，相反，开关SWb0和SWb1接通，并且输出线通过电阻器B0和B1连接至电源电压线H。另一方面，由于Da2、Da3、…、Dan-1全为1，开关SWa2、SWa3、…、SWan-1全部接通，相反，开关SWb2、SWb3、…、SWbn-1全部断开，并且输出线通过电阻器A2、A3、…、An-1连接至电源电压线L。
在电阻器A0、A1、…、An-1中，连接至处于接通状态的开关SWa2、SWa3、…、SWan-1的全部电阻器(在这种情况下对应于电阻器A2、A3、…、An-1)的组合电阻被假设为AT。另外，在电阻器B0、B1、…、Bn-1中，连接至处于接通状态的开关SWb0和SWb1的全部电阻器(在这种情况下对应于电阻器B0和B1)的组合电阻被假设为BT。
组合电阻AT的倒数等于连接至处于接通状态的开关SWa2、SWa3、…、SWan-1的相应电阻器A2、A3、…、An-1的倒数之和。(等式6)
[等式6]
1/AT＝1/A2+1/A3+…+1/An-2+1/An-1＝1/22R+1/23R+…+1/2n-2R+1/2n-1R  …(6)
通过对AT求解等式6，可以得到等式7。
[等式7]
∴AT＝2n-1R/(2n-3+2n-4+…+2+1)…(7)
另外，相似地，组合电阻BT的倒数等于连接至处于接通状态的开关SWb0和SWb1的相应电阻器B0和B1的倒数之和。(等式8)
[等式8]
1/BT＝1/B0+1/B1＝1/R+1/2R    …(8)
通过对BT求解等式8，可以得到等式9。
[等式9]
∴BT＝2R/3…(9)
采用根据等式7和9计算出的组合电阻AT和BT，可计算出从DAC的输出线的输出电位Vout(Da0＝Da1＝0、Da2＝Da3＝…Dan-1＝1)。输出电位Vout(Da0＝Da1＝0、Da2＝Da3＝…Dan-1＝1)是下列运算的结果：等式7的组合电阻AT除以等式7的组合电阻AT和等式9的组合电阻BT之和，然后将由此得到的商乘以电源电位VH和电源电位VL之差。(等式10)
[等式10]
Vout＝AT·(VH-VL)/(AT+BT)＝(3/4)·[2n/(2n-1)]·(VH-VL)…(10)
按这种方式，通过使开关接通或断开，可以将n位数字信号转换为一个模拟灰度电压信号。
以上采用等式1-10对具体知道各数字信号的值的情况进行了说明；下面将采用通用表达式示出根据本发明的DAC的组合电阻AT、组合电阻BT和输出电位Vout。
组合电阻AT的倒数等于连接至开关SWa0、SWa1、…、SWan-1中的处于接通状态的那些开关的相应电阻器的倒数之和。在开关SWa0、SWa1、…、SWan-1中，处于接通状态的那些开关是被输入的数字信号Da0、Da1、…、Dan-1为1的开关。由此，组合电阻AT的倒数等于连接至开关SWa0、SWa1、…、SWan-1的相应电阻器A0、A1、…、An-1的倒数乘以与相应开关SWa0、SWa1、…、SWan-1对应的数字信号Da的值得到的乘积之和。(等式11)
[等式11]
1/AT＝Da0/A0+Da1/A1+…+Dan-2/An-2+Dan-1/An-1＝Da0/R+Da1/2R+…+Dan-2/2n-2R+Dan-1/2n-1R    …(11)
通过对AT求解等式11，可以得到等式12。
[等式12]
∴AT＝2n-1R/(2n-1Da0+2n-2Da1+…+2Dan-2+Dan-1)…(12)
另外，相似地，组合电阻BT的倒数等于连接至开关SWb0、SWb1、…、SWbn-1的相应电阻器B0、B1、…、Bn-1的倒数乘以与相应开关SWb0、SWb1、…、SWbn-1对应的数字信号Db的值得到的乘积之和。(等式13)
[等式13]
1/BT＝Db0/B0+Db1/B1+…+Dbn-2/Bn-2+Dbn-1/Bn-1＝Db0/R+Db1/2R+…+Dbn-2/2n-2R+Dbn-1/2n-1R    …(13)
通过对BT求解等式13，可以得到等式14。
[等式14]
∴BT＝2n-1R/(2n-1Db0+2n-2Db1+…+2Dbn-2+Dbn-1)…(14)
输出电位Vout是下列运算的结果：等式12的组合电阻AT除以等式12的组合电阻AT和等式14的组合电阻BT之和，然后将由此得到的商乘以电源电位VH和电源电位VL之差。(等式15)
[等式15]
Vout＝AT·(VH-VL)/(AT+BT)＝(2n-1Db1+2n-2Db2+…+2Dbn-1+Dbn)·(VH-VL)/(2n-1)…(15)
按这种方式，从输出线输出根据数字信号Db的值确定的输出电位Vout。正如从等式15可以看出的，输出电位Vout不由电阻值R决定。另外，输出电位Vout的幅度可以由VH和VL之差确定。
在根据本发明的DAC中，不必象常规的DAC中那样设置与数字信号的位数相同数目的开关或灰度电压线。因此，DAC的面积可以减小，并且由此使得驱动电路和有源矩阵液晶显示器件的小型化变成可能的。
另外，在常规的DAC中，随着数字信号的位数的增加，开关的数目必需按指数方式增加。但是，根据本发明，在转换n位数字信号的情况下，开关的数目变成2n。因此，即使位数增加，也可以减少开关数目的增加，而不象公知的DAC中那样；并且由此可以使驱动电路和有源矩阵液晶显示器件小型化。
此外，由于DAC本身的面积可以减小，即使因增加象素数目即增加源极信号线而增加D/A转换电路的数目，驱动电路的面积也可以减小；并且由此可以制造高度精细的有源矩阵液晶显示器件。
再者，与电容分压型DAC中不同，用于在电容中集聚电荷的时间周期和为使电荷恢复至与地(GND)相同电荷而用于使电容中集聚的电荷放电的时间周期不再是需要的，这样与电容分压型DAC相比就提高了工作速度。
[实施模式2]
下面将参照一个例子来描述这种实施模式，这个例子是采用薄膜晶体管制造用于将2位数字信号转换为模拟灰度电压信号的DAC。这种实施模式不局限于此位数。
图5A显示出用于将2位数字信号转换为模拟灰度电压信号的DAC的一种详细电路图。对于此DAC，一个数字信号Da0通过IN0输入，一个数字信号Da1通过IN1输入。
通过IN0输入的数字信号Da0被输入至SWa0，这样SWa0的接通或断开就由数字信号Da0决定。通过一个反相器使数字信号Da0反相得到的数字信号Db0被输入至SWb0，这样SWb0的接通或断开就由数字信号Db0决定。由于Db0是Da0的反相信号，在SWa0接通的情况下，SWb0就断开，而在SWa0断开的情况下，SWb0就接通。
在数字信号Da1输入IN1的情况下，SWa1和SWb1由数字信号Da1按照与数字信号Da0输入IN0的情况中相同的方式控制。
图5B显示出这种实施模式中使用的反相器的具体电路图的一个例子。通过Vin，数字信号1或0被输入。在这种实施模式中，1表示Hi信号，而0表示Lo信号。Vddh表示施加与数字信号的Hi相同的电源电位，Vss表示施加与数字信号的Lo相同的电源电位。
当Hi数字信号施加至Vin时，从Vout输出Lo数字信号。相反，如果Lo数字信号施加至Vin时，则从Vout输出Hi数字信号。
在这种实施模式的情况下，形成开关SW组的薄膜晶体管(TFT)的内阻作为DAC中的电阻。TFT的内阻是指在TFT的有源层具有的沟道形成区中连接源区和漏区的方向上存在的电阻。图6显示出这种实施模式中使用的开关SW组的具体电路图的一个例子。
如图6中所示，开关SW组包括一个N沟道型薄膜晶体管(N沟道型TFT)和一个P沟道型薄膜晶体管(P沟道型TFT)。每个N沟道型TFT和P沟道型TFT的源区和漏区之一连接至输出线，而另一区连接至电源电压线。
当其值为1的数字信号施加至开关SW组时，开关SW组中N沟道型TFT和P沟道型TFT的源区和漏区进入导电状态；并且此开关组接通。
相反，如果施加其值为0的数字信号，开关SW组中N沟道型TFT和P沟道型TFT的源区和漏区进入不导电状态，于是此开关组断开。
图7显示出开关SW组中使用的薄膜晶体管的顶视图的一个例子。如图7中所示，设有有源层和栅极。栅极是这样构成的：栅极信号线的一部分起到栅极作用。虽然没有示出，但在有源层和栅极之间设有一层栅极绝缘膜。
在有源层中设有一个源区和一个漏区，具有一种导电类型的杂质加入其中。另外，在源区和漏区之间，设有一个沟道形成区，当向栅极施加电压时沟道形成区形成一个沟道。
在互连源区和漏区的方向上，沟道形成区的长度被定义为沟道长度(L)。另外，在与互连源区和漏区的方向垂直的方向上，沟道形成区的长度被定义为沟道宽度(W)。
在沟道长度(L)相同的情况下，薄膜晶体管(TFT)的内阻的阻值取决于沟道宽度(W)。内阻的阻值与沟道宽度成反比，因此，如果要使TFT的内阻的阻值加倍，沟道宽度(W)就要被减半，而如果要使TFT的内阻的阻值成为(原来的)22倍，沟道宽度(W)就要成为(原来的)1/22。
在这种实施模式中，重要的是使N沟道型TFT和P沟道型TFT的内阻的阻值均衡达到这样的程度：从DAC输出的模拟灰度电压信号未受到不利影响。
上面已参照基于图5中所示的电路图的DAC对这种实施模式进行了说明，但这种实施模式不必局限于这个电路图，设计者可以根据其使用要求进行适当修改。
另外，上面已参照一个例子对这种实施模式进行了说明，这个例子属于通过控制沟道宽度(W)来改变薄膜晶体管的内阻的阻值的情况，但也可以通过控制沟道长度(L)来改变薄膜晶体管的内阻的阻值。TFT的内阻的阻值与沟道长度(L)成正比。因此，如果要使TFT的内阻的阻值加倍，沟道长度(L)就要加倍，如果要使TFT的内阻的阻值增大到22倍，沟道长度(L)就要成为(原来的)22倍。此外，通过一起控制沟道长度(L)和沟道宽度(W)，也可以控制TFT的内阻的阻值。
在根据本发明的DAC中，不必象常规的DAC中那样设置与数字信号的位数相同数目的开关或灰度电压线。因此，DAC的面积可以减小，并且由此使得驱动电路和有源矩阵液晶显示器件的小型化变成可能的。
另外，在常规的DAC中，如果数字信号的位数增加，开关的数目必需按指数方式增加。但是，根据本发明，在转换n位数字信号的情况下，开关的数目变成2n。正如从以上说明可以看出的，即使位数增加，也可以减少开关数目的增加，而不象公知的DAC中那样；并且由此可以使驱动电路和有源矩阵液晶显示器件小型化。
此外，由于DAC本身的面积减小，即使因增加象素数目即增加源极信号线而增加D/A转换电路的数目，驱动电路的面积也可以减小；并且由此可以制造高度精细的有源矩阵液晶显示器件。
再者，与电容分压型DAC中不同，用于在电容中集聚电荷的时间周期和为使电荷恢复至与GND(地)相同电荷而用于使电容中集聚的电荷放电的时间周期不再是需要的，这样与电容分压型DAC相比就提高了工作速度。
另外，在这种实施模式中，DAC是利用开关具有的薄膜晶体管的内阻构成的。结果，与实施模式1中不同，不必另设电阻器，由此，可以减小DAC的面积，并且进而减小包括DAC的半导体器件的面积。另外，制造DAC本身的步骤数也可以减少。
附图说明
图1A-1D显示出根据实施模式1的DAC的电路图；
图2A-2D显示出根据实施例1的DAC的电路图；
图3是方框图，它显示出采用实施例2的DAC的有源矩阵液晶显示器件的简要结构；
图4是根据实施例3的DAC的电路图；
图5A-5B显示出根据实施模式2的DAC的详细电路图；
图6是根据实施模式2的DAC中使用的开关和电阻器的电路图；
图7是TFT的顶视图，这种TFT构成根据实施模式2的DAC中使用的开关和电阻器；
图8A-8C是显示根据实施例4的TFT的制造步骤的示意图；
图9A-9C是显示根据实施例4的TFT的制造步骤的示意图；
图10A-10C是显示根据实施例4的TFT的制造步骤的示意图；
图11显示出根据实施例4的无阈值(shresholdless)反铁电混合液晶的特性，这种特性是其光透射率相对于施加的电压之间的关系；
图12A-12F是显示安装有根据实施例5的半导体器件的电子装置的示意图；
图13A-13D是显示安装有根据实施例5的半导体器件的三板型前置投影机和后置投影机的示意图；
图14A-14C是显示安装有根据实施例5的半导体器件的单板型的示意图；
图15是显示常规的数字驱动型有源矩阵液晶显示器件的简要结构的示意图；
图16是常规的DAC的电路示意图；
图17是常规的DAC的电路示意图；
图18A-18B是EL显示器件的顶视图和剖视图，这种EL显示器件是根据实施例6的半导体器件之一；
图19是EL显示器件的剖视图，这种EL显示器件是根据实施例6的半导体器件之一；
图20A-20B是EL显示器件的顶视图和电路图，这种EL显示器件是根据实施例6的半导体器件之一；
图21是EL显示器件的剖视图，这种EL显示器件是根据实施例7的半导体器件之一；
图22A-22C是EL显示器件的电路图，这种EL显示器件是根据实施例8的半导体器件之一；
图23A-23B是EL显示器件的象素部分的电路图，这种EL显示器件是根据实施例9的半导体器件之一；
图24A-24B是EL显示器件的象素部分的电路图，这种EL显示器件是根据实施例10的半导体器件之一；
图25A-25B是安装有根据实施例12的半导体器件的电子装置的示意图。
具体实施方式
下面将描述根据本发明的DAC的实施例。不过，根据本发明的DAC的具体构成不局限于以下的实施例的构成。
实施例1
下面将采用图2A-2D并参照对应于4位数字信号的DAC的一个例子对这个实施例进行说明。
图2A-2D中所示的这个实施例的DAC将4位数字信号Da(Da0、Da1、…、Da3)转换为一个模拟灰度电压信号。在这个实施例中，电源电位VH被设定为5V，电源电位VL被设定为0V，但本发明不局限于这些值。
如图2A-2D中所示，根据本发明的DAC包括4个开关SWa0、SWa1、…、SWa3和4个开关SWb0、SWb1、…、SWb3。该DAC还包括4个电阻器A0、A1、…、A3和4个电阻器B0、B1、…、B3。
下面将描述根据本发明的DAC的电路结构。
电阻器A0的两端分别连接至开关SWa0和输出线。开关SWa0的未连接至电阻器A0的那一端连接至电源电压线L。在这个实施例中，开关SW组的内阻被视为零，但也允许通过考虑开关SW组的内阻来进行电路设计。
另外，电阻器A1的两端分别连接至开关SWa1和输出线。开关SWa1的未连接至电阻器A1的那一端连接至电源电压线L。
另外，电阻器A2的两端分别连接至开关SWa2和输出线。开关SWa2的未连接至电阻器A2的那一端连接至电源电压线L。
相似地，电阻器A3的两端分别连接至开关SWa3和输出线。开关SWa3的未连接至电阻器A3的那一端连接至电源电压线L。
电阻器B0、B1、…、B3和开关SWb0、SWb1、…、SWb3之间的关系也类似于电阻器A0、A1、…、A3和开关SWa0、SWa1、…、SWa3之间的关系。即，各电阻器B0、B1、…、B3的两端分别连接至相应开关SWb0、SWb1、…、SWb3和输出线。开关SWb0、SWb1、…、SWb3的未连接至电阻器B0、B1、…、B3的各端连接至电源电压线H。
下面将描述根据这个实施例的DAC的工作原理。
当开关SWa0接通时，电源电压线L和电阻器A0相互连接。换句话说，当开关SWa0接通时，电阻器A0的连接至开关SWa0的一端维持与电源电位VL相同的电位。相反，如果开关SWa0断开，那么电源电压线L和电阻器A0之间的连接就被切断了。
另外，如果开关SWa1接通，电源电压线L和电阻器A1相互连接。换句话说，如果开关SWa1接通，电阻器A1的连接至开关SWa1的一端就维持与电源电位VL相同的电位。相反，如果开关SWa1断开，那么电源电压线L和电阻器A1之间的连接就被切断了。
另外，如果开关SWa2接通，电源电压线L和电阻器A2相互连接。换句话说，如果开关SWa2接通，电阻器A2的连接至开关SWa2的一端就维持与电源电位VL相同的电位。相反，如果开关SWa2断开，那么电源电压线L和电阻器A2之间的连接就被切断了。
相似地，如果开关SWa3接通，电源电压线L和电阻器A3相互连接。换句话说，如果开关SWa3接通，电阻器A3的连接至开关SWa3的一端就维持与电源电位VL相同的电位。相反，如果开关SWa3断开，那么电源电压线L和电阻器A3之间的连接就被切断了。
如上所述，如果每个开关SWa0、SWa1、…、SWa3接通，电源电压线L和每个电阻器A0、A1、…、A3相互连接。换句话说，如果每个开关SWa0、SWa1、…、SWa3接通，每个电阻器A0、A1、…、A3的连接至每个开关SWa0、SWa1、…、SWa3的一端就维持与电源电位VL相同的电位。相反，如果每个开关SWa0、SWa1、…、SWa3断开，那么电源电压线L和每个电阻器A0、A1、…、A3之间的连接就被切断了。
相似地，如果每个开关SWb0、SWb1、…、SWb3接通，电源电压线H和每个电阻器B0、B1、…、B3相互连接。换句话说，如果每个开关SWb0、SWb1、…、SWb3接通，每个电阻器B0、B1、…、B3的连接至每个开关SWb0、SWb1、…、SWb3的一端就维持与电源电位VH相同的电位。相反，如果每个开关SWb0、SWb1、…、SWb3断开，那么电源电压线H和每个电阻器B0、B1、…、B3之间的连接就被切断了。
开关SWa组和开关SWb组的接通或断开是根据输入至DAC的数字信号Da0、Da1、…、Da3确定的。
如果数字信号Da输入至DAC，那么数字信号Da输入至开关SWa0、SWa1、…、SWa3，并且数字信号Da的反相信号Db输入至开关SWb0、SWb1、…、SWb3。
如果输入至相应开关SWa0、SWa1、…、SWa3的数字信号Da为1，那么开关SWa0、SWa1、…、SWa3各自都接通。输入至相应开关SWb0、SWb1、…、SWb3的数字信号Db为数字信号Da的反相信号并且是0，这样开关SWb0、SWb1、…、SWb3各自都断开。
相反，如果输入至相应开关SWa0、SWa1、…、SWa3的数字信号Da为0，那么开关SWa0、SWa1、…、SWan-1各自都断开。而输入至每个开关SWb0、SWb1、…、SWb3的数字信号Db为数字信号Da的反相信号并且是1，这样开关SWb0、SWb1、…、SWbn-1各自都接通。
按这种方式，开关SWa组和开关SWb组相互关联工作。
下面将采用图2A描述在输入至DAC的数字信号Da(Da0、Da1、…、Da3)全为1的情况下本发明的DAC的工作过程。
在输入至DAC的数字信号Da(Da0、Da1、…、Da3)全为1的情况下，开关SWa0、SWa1、…、SWa3全部接通，并且输出线通过每个电阻器A0、A1、…、A3连接至电源电压线L。相反，数字信号Db(Db0、Db1、…、Db3)全变为0，因此开关SWb0、SWb1、…、SWb3全部断开，这样输出线就形成与电源电压线H断开的状态。(图2A)。
结果，电源电压线L的电源电位VL直接地从输出线输出。从DAC的输出线的输出电位Vout变为：Vout(Da0＝Da1＝…＝Da3＝1)＝VL＝0V。
下面将采用图2B描述在以下情况时根据本发明的DAC的工作过程：输入至DAC的数字信号Da中只有Da0为0，而Da1、Da2和Da3全为1。
由于Da0为0，开关SWa0断开，相反，开关SWb0则接通，于是输出线通过电阻器B0连接至电源电压线H。另一方面，由于Da1、Da2、…、Da3全为1，开关SWa1、…、SWa3全部接通，相反，开关SWb1、SWb2和SWb3则全部断开，由此，输出线通过电阻器A1、A2、A3连接至电源电压线L。
在电阻器A0、A1、…、A3中，连接至处于接通状态的开关SWa1、SWa2和SWa3的全部电阻器(在这种情况下对应于电阻器A1、A2、A3)的组合电阻被假设为AT。另外，在电阻器B0、B1、…、B3中，连接至处于接通状态的开关SWb0的全部电阻器(在这种情况下对应于电阻器B0)的组合电阻被假设为BT。
组合电阻AT的倒数等于连接至处于接通状态的开关SWa1、SWa2、SWa3的相应电阻器A1、A2、A3的倒数之和。(等式16)
[等式16]
1/AT＝1/A1+1/A2+1/A3＝1/2R+1/22R+1/23R  …(16)
通过对AT求解等式16，可以得到等式17。
[等式17]
∴AT＝8R/7…(17)
另外，相似地，组合电阻BT的倒数等于连接至处于接通状态的开关SWb0的相应电阻器B0的倒数。(等式18)
[等式18]
1/BT＝1/B0＝1/R    …(18)
通过对BT求解等式18，可以得到等式19。
[等式19]
∴BT＝R    …(19)
采用由等式17和19计算出的组合电阻AT和BT，根据以下的等式20可计算出从DAC的输出线的输出电位Vout(Da0＝0、Da1＝Da2＝Da3＝1)。输出电位Vout(Da0＝0、Da1＝Da2＝Da3＝1)是下列运算的结果：等式17的组合电阻AT除以等式17的组合电阻AT和等式19的组合电阻BT之和，然后将由此得到的商乘以电源电位VH和电源电位VL之差。
[等式20]
Vout＝AT·(VH-VL)/(AT+BT)＝(8/15)·(VH-VL)＝8/3…(20)
按这种方式，通过开关的接通/断开，可以将n位数字信号转换为一个模拟灰度电压信号。
下面将采用图2C描述在以下情况时根据本发明的DAC的工作过程：输入至DAC的数字信号Da中Da0和Da1为0，而Da2和Da3为1。
由于Da0和Da1为0，开关SWa0和SWa1断开，相反，开关SWb0和SWb1则接通，于是输出线通过电阻器B0和B1连接至电源电压线H。另一方面，由于Da2和Da3为1，开关SWa2和SWa3接通，相反，开关SWb2和SWb3则断开，由此，输出线通过电阻器A2、A3连接至电源电压线L。
在电阻器A0、A1、…、A3中，连接至处于接通状态的开关SWa2、SWa3的全部电阻器(在这种情况下对应于电阻器A2、A3)的组合电阻被假设为AT。另外，在电阻器B0、B1、…、B3中，连接至处于接通状态的开关SWb0和SWb1的全部电阻器(在这种情况下对应于电阻器B0和B1)的组合电阻被假设为BT。
组合电阻AT的倒数等于连接至处于接通状态的开关SWa2、SWa3的相应电阻器A2、A3的倒数之和。(等式21)
[等式21]
1/AT＝1/A2+1/A3＝1/22R+1/23R    …(21)
通过对AT求解等式21，可以得到等式22。
[等式22]
∴AT＝8R/3…(22)
另外，相似地，组合电阻BT的倒数等于连接至处于接通状态的开关SWb0和SWb1的相应电阻器B0、B1的倒数之和。(等式23)
[等式23]
1/BT＝1/B0+1/B1＝1/R+1/2R…(23)
通过对BT求解等式23，可以得到等式24。
[等式24]
∴BT＝2R/3…(24)
采用由等式22和24计算出的组合电阻AT和BT，根据以下的等式25可计算出从DAC的输出线的输出电位Vout(Da0＝Da1＝0、Da2＝Da3＝1)。输出电位Vout(Da0＝Da1＝0、Da2＝Da3＝1)是下列运算的结果：等式22的组合电阻AT除以等式22的组合电阻AT和等式24的组合电阻BT之和，然后将由此得到的商乘以电源电位VH和电源电位VL之差。
[等式25]
Vout＝AT·(VH-VL)/(AT+BT)＝(4/5)·(VH-VL)＝4…(25)
按这种方式，通过开关的接通/断开，可以将n位数字信号转换为一个模拟灰度电压信号。
下面将采用图2D描述在以下情况时根据本发明的DAC的工作过程：输入至DAC的数字信号Da(Da0、Da1、…、Da3)中只有Da2为0，而Da0、Da1和Da3全为1。
如果Da2为0，开关SWa2断开，相反，开关SWb2则接通，于是输出线通过电阻器B2连接至电源电压线H。另一方面，由于Da0、Da1和Da3全为1，开关SWa0、SWa1和SWa3接通，相反，开关SWb0、SWb1和SWb3则断开，由此，输出线通过电阻器A0、A1、A3连接至电源电压线L。
在电阻器A0、A1、…、A3中，连接至处于接通状态的开关SWa0、SWa1和SWa3的全部电阻器(在这种情况下对应于电阻器A0、A1、A3)的组合电阻被假设为AT。另外，在电阻器B0、B1、…、B3中，连接至处于接通状态的开关SWb2的全部电阻器(在这种情况下对应于电阻器B2)的组合电阻被假设为BT。
组合电阻AT的倒数等于连接至处于接通状态的开关SWa0、SWa1、SWa3的相应电阻器A0、A1、A3的倒数之和。(等式26)
[等式26]
1/AT＝1/A0+1/A1+1/A3＝1/R+1/2R+1/23R    …(26)
通过对AT求解等式26，可以得到等式27。
[等式27]
∴AT＝8R/13…(27)
另外，相似地，组合电阻BT的倒数等于连接至处于接通状态的开关SWb2的相应电阻器B2的倒数。(等式28)
[等式28]
1/BT＝1/B2＝1/22R    …(28)
通过对BT求解等式28，可以得到等式29。
[等式29]
∴BT＝4R    …(29)
采用由等式27和29计算出的组合电阻AT和BT，根据以下的等式30可计算出从DAC的输出线的输出电位Vout(Da2＝0、Da0＝Da1＝Da3＝1)。输出电位Vout(Da2＝0、Da0＝Da1＝Da3＝1)是下列运算的结果：等式27的组合电阻AT除以等式27的组合电阻AT和等式29的组合电阻BT之和，然后将由此得到的商乘以电源电位VH和电源电位VL之差。
[等式30]
Vout＝AT·(VH-VL)/(AT+BT)＝(2/15)·(VH-VL)＝2/3…(30)
按这种方式，通过开关的接通/断开，可以将n位数字信号转换为一个模拟灰度电压信号。
以上采用等式16-30对具体知道各数字信号的值的情况进行了说明；下面将采用通用表达式示出根据本发明的DAC的组合电阻AT、组合电阻BT和输出电位Vout。
组合电阻AT的倒数等于连接至开关SWa0、SWa1、…、SWa3中的处于接通状态的那些开关的相应电阻器的倒数之和。在开关SWa0、SWa1、…、SWa3中，处于接通状态的那些开关是被输入的数字信号Da0、Da1、…、Da3为1的开关。由此，组合电阻AT的倒数等于连接至开关SWa0、SWa1、…、SWa3的相应电阻器A0、A1、…、A3的倒数乘以与相应开关SWa0、SWa1、…、SWa3对应的数字信号Da的值得到的乘积之和。(等式31)
[等式31]
1/AT＝Da0/A0+Da1/A1+Da2/A2+Da3/A3＝Da0/R+Da1/2R+Da2/22R+Da3/23R  …(31)
通过对AT求解等式31，可以得到等式32。
[等式32]
∴AT＝23R/(23Da0+22Da1+2Da2+Da3)…(32)
另外，相似地，组合电阻BT的倒数等于连接至开关SWb0、SWb1、…、SWb3的相应电阻器B0、B1、…、B3的倒数乘以与相应开关SWb0、SWb1、…、SWb3对应的数字信号Db的值得到的乘积之和。(等式33)
[等式33]
1/BT＝Db0/B0+Db1/B1+Db2/B2+Db3/B3＝Db0/R+Db1/2R+Db2/22R+Db3/23R…(33)
通过对BT求解等式33，可以得到等式34。
[等式34]
∴BT＝23R/(23Db0+22Db1+2Db2+Db3)…(34)
输出电位Vout是下列运算的结果：等式32的组合电阻AT除以等式32的组合电阻AT和等式34的组合电阻BT之和，然后将由此得到的商乘以电源电位VH和电源电位VL之差。(等式35)
[等式35]
Vout＝AT·(VH-VL)/(AT+BT)＝(23Db0+22Db1+2Db2+Db3)·(VH-VL)/15＝(23Db0+22Db1+2Db2+Db3)/3…(35)
按这种方式，从输出线输出根据数字信号Db的值确定的输出电位Vout。正如从等式35可以理解的，输出电位Vout不由电阻值R决定。
在根据这个实施例的DAC中，不必象常规的DAC中那样设置与数字信号的位数相同数目的开关或灰度电压线。因此，DAC的面积可以减小，并且由此使得驱动电路和有源矩阵液晶显示器件的小型化变成可能的。
另外，在常规的DAC中，随着数字信号的位数的增加，开关的数目必需按指数方式增加。但是，根据本发明，即使位数增加，也可以减少开关数目的增加，而不象公知的DAC中那样；并且由此可以使驱动电路和有源矩阵液晶显示器件小型化。
此外，由于DAC本身的面积可以减小，即使因增加象素数目即增加源极信号线而增加D/A转换电路的数目，驱动电路的面积也可以减小；并且由此可以制造高度精细的有源矩阵液晶显示器件。
在这个实施例中，VH被设定为5V，VL被设定为0V，但本发明不局限于这些值。输出电位Vout的幅度可以根据VH和VL之差确定。另外，这个实施例是参照数字信号为4位的情况进行描述的，但数字信号的位数不局限于这个值。
实施例2
下面将参照根据实施例1的DAC用于有源矩阵液晶显示器件的驱动电路中的情况对这个实施例进行说明。
图3是显示根据这个实施例的有源矩阵液晶显示器件的简要结构的方框图。参考数字301表示源极信号线驱动电路A，数字302表示源极信号线驱动电路B。数字303表示栅极信号线驱动电路。数字304表示象素部分。数字305表示数字视频数据分频电路(SPC：串行-并行转换电路)。
源极信号线驱动电路A 301包括一个源极信号线侧移位寄存器电路(240级×2的移位寄存器电路)301-1、闩锁电路1(960×8数字闩锁电路)301-2、闩锁电路2(960×8数字闩锁电路)301-3、选择电路1301-4、D/A转换电路(DAC)301-5和选择电路2301-6。源极信号线驱动电路A 301还包括缓冲电路和电平移动电路(未示出)。另外，源极信号线驱动电路A 301也可以包括电平移动电路，尽管这里为便于描述将其省略。
源极信号线驱动电路B 302具有与源极信号线驱动电路A 301相同的构成。源极信号线驱动电路A 301用于向奇数的源极信号线馈送视频信号(模拟灰度电压信号)，源极信号线驱动电路B 302用于向偶数的源极信号线馈送视频信号。
在根据这个实施例的有源矩阵液晶显示器件中，由于电路布局方面的原因，两个源极信号线驱动电路，即，源极信号线驱动电路A和源极信号线驱动电路B设置成从上面和下面夹置象素部分304，但是，如果电路布局允许，也可以仅设置一个源极信号线驱动电路。
另外，数字303表示栅极信号线驱动电路，它包括移位寄存器电路、缓冲电路和电平移动电路(未示出)。
象素部分304具有1920×1080(横向×纵向)个象素。对于每个象素设置有一个象素TFT；并且一根源极信号线连接至每个象素TFT的源区，一根栅极信号线连接至其栅极。另外，一个象素电极连接至每个象素TFT的漏区。每个象素TFT控制视频信号(模拟灰度电压信号)向连接至每个象素TFT的象素的馈送。视频信号(模拟灰度电压信号)馈送至每个象素电极，于是电压施加至夹置在每个象素电极和相对的电极之间的液晶，由此液晶被激励。
下面将描述根据这个实施例的有源矩阵液晶显示器件的工作和信号流程。
首先将描述源极信号线驱动电路A 301的工作流程。一个时钟信号(CK)和一个起动脉冲(SP)输入至源极信号线侧移位寄存器电路301-1。源极信号线侧移位寄存器电路301-1根据时钟信号(CK)和起动脉冲(SP)连续地产生定时信号，以将定时信号通过缓冲电路等(未示出)馈送至下一级电路。
来自于源极信号线侧移位寄存器电路301-1的定时信号由缓冲电路等缓冲。大量的电路或元件连接至定时信号馈入的源极信号线，因此其负载电容(寄生电容)是很大的。为了防止定时信号的前沿和后沿因这个大的负载电容而变钝，因此设置这个缓冲电路。
由缓冲电路缓冲的定时信号被馈送至闩锁电路1(301-2)。为处理数字信号，闩锁电路1(301-2)具有960级闩锁电路。当定时信号馈入时，闩锁电路1(301-2)连续地接收从数字视频数据分频电路馈送的数字信号并且保持这些数字信号。
数字信号被全部写入闩锁电路1(301-2)的所有级所需的时间长度被成为一线周期。即，一线周期是从第一时间点到第二时间点的时间间隔，第一时间点是数字信号向位于闩锁电路1(301-2)中最左侧的一级的闩锁电路开始写入的时间，第二时间点是数字信号向位于最右侧的一级的闩锁电路写入结束的时间。实际上，在有些情况下，将包括上述的线周期和水平回扫周期的周期称为一线周期。
在一线周期结束之后，一个闩锁信号以与移位寄存器电路301-1的工作定时同步的方式被馈入闩锁电路2(301-3)。此时，写入并保持在闩锁电路1(301-2)中的数字信号全部被发送至闩锁电路2(301-3)、被写入闩锁电路2(301-3)的所有级并保持在其中。
根据来自于源极信号线侧移位寄存器电路301-1的定时信号，数字信号从数字视频数据分频电路连续地馈入闩锁电路1(301-2)，后者已完成数字信号向闩锁电路2(301-3)的发送。
在这个第二线周期期间，写入并保持在闩锁电路2(301-3)中的数字信号连续地由选择电路1(301-4)选择并且被馈送至D/A转换电路(DAC)301-5。在选择电路1(301-4)中，一个选择电路对应于4根源极信号线。可以采用日本专利公开号No.9-286098中公开的选择电路作为该选择电路。
由选择电路301-4选择的数字信号被馈送至DAC 301-5。
DAC 301-5将数字信号转换为一个模拟灰度电压信号，后者被连续地馈送至由选择电路2(301-6)选择的源极信号线。根据这个实施例的DAC对应于数字信号，其工作过程与实施例1的工作过程一致，并且输出Vout可由上述的等式5表示。
馈送至源极信号线的模拟灰度电压信号，被馈送至象素部分304中连接至源极信号线的象素TFT的源区。
数字302表示源极信号线驱动电路B，其构成与源极信号线驱动电路A 301完全相同。源极信号线驱动电路B 302将视频信号(模拟灰度电压信号)馈送给偶数的源极信号线。
在栅极信号线驱动电路303中，来自于移位寄存器(未示出)的定时信号被馈送至缓冲电路(未示出)并被馈送至对应的栅极信号线(扫描线)。对应于一线的象素TFT的栅极被连接至栅极信号线，并且对应于一线的全部象素TFT必须同时被导通，因此，要选择具有大的电流容量的缓冲电路作为该缓冲电路。
按这种方式，通过来自于栅极信号线驱动电路的扫描信号，实现了对应的象素TFT的开关转换，来自于源极信号线驱动电路的模拟灰度电压信号被馈送至象素TFT，由此液晶分子被激励。
数字305表示数字视频数据分频电路(SPC：串行-并行转换电路)。数字视频数据分频电路305是一个用于使从外部输入的数字信号的频率降低至1/m的电路。通过对从外部输入的数字信号进行分频，也可以使驱动电路工作所需的信号频率降低至1/m。
根据本发明的DAC还可以用于除了按照由这个实施例公开的方式构成的有源矩阵液晶显示器件之外的器件中。采用根据本发明的DAC，可以使驱动电路和有源矩阵液晶显示器件小型化。
实施例3
下面将采用图4并参照通过实施例1公开的4位DAC的另一个例子对这个实施例进行说明。
根据图4中所示的这个实施例的DAC将4位数字信号Da(Da0、Da1、…、Da3)转换为一个模拟灰度电压信号。下面将参照对应于4位数字信号的DAC对这个实施例进行描述，但本发明不局限于此位数。另外，在这个实施例中，电源电位VH被设定为6V，电源电位VL被设定为2V，但本发明不局限于这些电源电位值。
如图4中所示，根据本发明的DAC包括4个开关SWa0、SWa1、…、SWa3和4个开关SWb0、SWb1、…、SWb3。该DAC还包括4个电阻器A0、A1、…、A3和4个电阻器B0、B1、…、B3。
电阻器A0的两端分别连接至开关SWa0和电源电压线L。开关SWa0的未连接至电阻器A0的那一端连接至输出线。
相同的情况也适用于电阻器A1、A2和A3。按这种方式，每个电阻器A0、A1、…、A3的两端分别连接至每个开关SWa0、SWa1、…、SWa3和电源电压线L。开关SWa0、SWa1、…、SWa3的未连接至电阻器A0、A1、…、A3的那些端连接至输出线。
电阻器B0、B1、…、B3和开关SWb0、SWb1、…、SWb3之间的关系也类似于电阻器A0、A1、…、A3和开关SWa0、SWa1、…、SWa3之间的关系。即，各电阻器B0、B1、…、B3的两端分别连接至每个开关SWb0、SWb1、…、SWb3和电源电压线H。各开关SWb0、SWb1、…、SWb3的未连接至电阻器B0、B1、…、B3的那些端连接至输出线。
下面将描述根据这个实施例的DAC的工作原理。
当开关SWa0接通时，输出线和电阻器A0相互连接。换句话说，当开关SWa0接通时，电阻器A0的连接至开关SWa0的一端和输出线维持相同的电位。相反，如果开关SWa0断开，那么输出线和电阻器A0之间的连接就被切断了。
相同的情况也适用于开关SWa1、SWa2、SWa3。如果每个开关SWa0、SWa1、…、SWa3接通，输出线就和每个电阻器A0、A1、…、A3相互连接。换句话说，如果开关SWa0、SWa1、…、SWa3每个都接通，各电阻器A0、A1、…、A3的连接至相应开关SWa0、SWa1、…、SWa3的那些端和输出线就维持相同的电位。相反，如果开关SWa0、SWa1、…、SWa3每个都断开，那么输出线和电阻器A0、A1、…、A3之间的连接就被切断了。
相同的情况也适用于开关SWb0、SWb1、…、SWb3。如果开关SWb0、SWb1、…、SWb3每个都接通，输出线就和每个电阻器B0、B1、…、B3相互连接。换句话说，如果开关SWb0、SWb1、…、SWb3每个都接通，各电阻器B0、B1、…、B3的连接至相应开关SWb0、SWb1、…、SWb3的那些端和输出线就维持相同的电位。相反，如果开关SWb0、SWb1、…、SWb3每个都断开，那么输出线和电阻器B0、B1、…、B3之间的连接就被切断了。
这个实施例与实施例1的不同在于：相对于后者，开关和电阻器的设置位置彼此互换。在这个实施例中，电阻器设置成比开关更靠近电源电压线侧，而在实施例1中，开关设置成比电阻器更靠近电源电压线侧。
这个实施例是按照全部电阻器设置成比开关更靠近电源线侧的方式构成的，但是，本发明还可以按照以下方式构成：部分电阻器设置成比开关更靠近电源电压线侧，而其余的开关设置成比电阻器更靠近电源电压线侧。
实施例4
本实施例采用图8A-10C描述一种有源矩阵液晶显示器件的制造方法，这种有源矩阵液晶显示器件是本发明的半导体显示器件的一个例子，该方法用于同时制造象素部分的TFT和设置在象素部分周围的驱动电路。
在图8A中，对于一个有源矩阵衬底6001，优选采用非含碱玻璃衬底或石英衬底。也可以采用表面上形成有绝缘膜的硅衬底或金属衬底作为有源矩阵衬底。
在要形成TFT的衬底6001的一个表面上，通过等离子体CVD或溅射工艺形成厚度为100-400nm的底膜，底膜是由氧化硅膜、氮化硅膜或氮氧化硅(silicon nitride oxide)膜构成的。例如，底膜可以是双层结构，其中形成有厚度为25-100nm(这里取50nm)的氮化硅膜6002和厚度为50-300nm(这里取150nm)的氧化硅膜6003。底膜是用于防止杂质污染有源矩阵衬底，并且在采用石英衬底的情况下并非总是必需的。
下一步，通过公知的膜淀积方法，在底膜上形成厚度为20-100nm的非晶硅膜。尽管取决于其氢含量，但非晶硅膜优选在400-550℃温度下进行几个小时的脱氢加热，将氢含量降低到5原子％或更低，为结晶步骤做好准备。非晶硅膜可以通过其它成膜方法形成，例如溅射或蒸发。在这种情况下，希望膜中含有的诸如氧和氮之类的杂质元素减少到足够低的程度。底膜和非晶硅膜可以通过相同的膜淀积方法形成，以便这些膜可以连续地形成。在这种情况下，可以防止表面上的污染，因为没有暴露于空气，并且这可降低要制造的多个TFT的特性的偏差。
对于从非晶硅膜形成结晶硅的步骤，可以采用公知的激光结晶技术或热结晶技术。采用能促进硅结晶的催化元素，可以通过热氧化形成结晶硅膜。其它选择包括采用微晶硅膜或直接淀积结晶硅膜。另外，结晶硅膜可以采用公知的SOI(绝缘体上外延硅)技术形成，采用这种技术，一层单晶硅附着于衬底上。
由此形成的结晶硅膜的不需要部分被蚀刻除去，从而形成岛形半导体层6004-6007。为了控制阈值电压，可以预先对结晶硅膜中要形成n沟道TFT的区域掺杂硼(B)，掺杂浓度约为1×1015-5×1017cm-3。
随后，形成一层栅极绝缘膜6008，以覆盖岛形半导体层6004-6007，栅极绝缘膜6008主要由氧化硅或氮化硅构成。栅极绝缘膜6008的厚度可以是10-200nm，优选50-150nm。例如，可以通过等离子体CVD工艺，由原材料N2O和SiH4形成75nm厚的氮氧化硅膜，随后，可以在含氧气氛或氧气和氢氯化物的混合气氛中，在800-1000℃温度下，使此膜热氧化至115nm的厚度(图8A)。
在岛形半导体层6004和6007的整个表面上、在岛形半导体层6005的一部分上(包括变成沟道形成区的区域)和在岛形半导体层6006的一部分上(包括变成沟道形成区的区域)，形成抗蚀掩模6009-6012，并且通过添加能产生n型导电的杂质元素，形成低浓度杂质区6013-6015。在驱动电路的n沟道TFT中，这些低浓度杂质区6013-6015是用于形成LDD(轻掺杂漏区)区域的杂质区域，这些区域通过在中间设置栅极绝缘膜而重叠覆盖栅极(因此本说明书中称之为Lov区域，其中“ov”表示“重叠”)。这里将所形成的低浓度杂质区中包含的能产生n型导电的杂质元素的浓度表示为(n)。相应地，在本说明书中可以将低浓度杂质区6013-6015称为n区。
在不进行质量分离(mass-separation)的条件下，采用等离子体激励的磷化氢(PH2)，通过离子掺杂工艺掺杂磷。不用说，也可以采用包括质量分离的离子注入工艺。在这个步骤中，栅极绝缘膜6008下面的半导体层由通过膜6008的磷掺杂。用于掺杂的磷的浓度优选5×1017-5×1018原子/cm3，并且本实施例中浓度设定为1×1018原子/cm3。(图8B)
此后，除去抗蚀掩模6009-6012，并且在含氮气氛中进行1-12小时的热处理，热处理温度为400-900℃，优选550-800℃，以激活在这个步骤中添加的磷。
由导电材料形成厚度为10-100nm的第一导电膜6016，导电材料包括下列元素之一：钽(Ta)、钛(Ti)、钼(Mo)和钨(W)，或者以这些元素之一作为其主要成分。例如，氮化钽(TaN)或氮化钨(WN)被优选作为第一导电膜6016。在第一导电膜6016上形成厚度为100-400nm的第二导电膜6017，第二导电膜6017由下列元素之一形成：Ta、Ti、Mo和W，或者由以这些元素之一作为其主要成分的导电材料形成。例如，可以形成200nm厚的Ta膜。虽然没有示出，但为了防止第一导电膜6016和第二导电膜6017(尤其是第二导电膜6017)氧化，在第一导电膜6016下面形成厚度约为2-20nm的硅膜是有效的。(图8C)
形成抗蚀掩模6018-6020，并且蚀刻第一导电膜6016和第二导电膜6017(此后它们被作为层叠膜处理)形成p沟道TFT的栅极6021。这里，留存导电膜6022和6023覆盖要形成n沟道TFT的区域的整个表面。
保留抗蚀掩模6018-6020，因为它们起到掩模的作用，并且采用能产生p型导电的杂质元素掺杂半导体层6004的要形成p沟道TFT的部分。这里可以采用硼作为杂质元素，并且采用乙硼烷(B2H6)通过离子掺杂工艺(也可以利用离子注入工艺)掺杂。这里硼掺杂浓度为5×1020-3×1021原子/cm3。这里将所形成的杂质区域中包含的能产生p型导电的杂质元素的浓度表示为(p++)。相应地，在本说明书中可以将杂质区域6024-6025称为p++区。(图9A)
这里，能产生p型导电的杂质元素的掺杂工艺也可以在岛形半导体层6004的一部分暴露之后进行，这种暴露是采用抗蚀掩模6018-6020通过蚀刻工艺除去栅极绝缘膜6008实现的。在这种情况下，保持了低的加速电压，这样岛形半导体膜损坏较少，提高了生产率。
在除去抗蚀掩模6018-6020并且形成n沟道TFT的栅极6030-6032之后，形成抗蚀掩模6026-6029。此时，栅极6030形成为通过栅极绝缘膜6008与n区6013重叠。另外，栅极6031形成为通过中间设置的栅极绝缘膜6008与n区6014和6015重叠。(图9B)
随后，除去抗蚀掩模6026-6029，并且形成新的抗蚀掩模6033和6034。接着，进行形成杂质区域的步骤，此杂质区域在n沟道TFT中起到源区或漏区的作用。抗蚀掩模6034形成为覆盖n沟道TFT的栅极6032。这是为了在后面的步骤中形成一个LDD区域，此LDD区域在象素部分的n沟道TFT中不与栅极重叠。
添加能产生n型导电的杂质元素，以形成杂质区域6035-6041。这里，采用磷化氢(PH3)再次进行离子掺杂(当然也可以进行离子注入)，并且这些区域中磷浓度被设定为1×1020-1×1021原子/cm3。这里将所形成的杂质区域6039-6041中包含的能产生n型导电的杂质元素的浓度表示为(n+)。相应地，在本说明书中可以将杂质区域6039-6041称为n+区。杂质区域6035-6038具有已形成的n区，因此，严格地讲，它们比杂质区域6039-6041包含稍高的磷浓度。
这里，能产生n型导电的杂质元素的掺杂工艺也可以在岛形半导体层6005-6007的一部分暴露之后进行，这种暴露是采用抗蚀掩模6033和6034以及栅极6030和6031作为掩模通过蚀刻工艺除去栅极绝缘膜6008实现的。在这种情况下，对于掺杂而言，低的加速电压就足够了，使得岛形半导体膜损坏较少，提高了生产率。(图9C)
下一步，除去抗蚀掩模6033和6034，并且在要形成象素部分的n沟道TFT的岛形半导体层6007中掺杂能产生n型导电的杂质元素。由此形成的杂质区域6042-6044掺杂磷，掺杂浓度与上述的n区中相同或较低浓度(具体地讲，5×1016-1×1018原子/cm3)。这里将所形成的杂质区域6042-6044中包含的能产生n型导电的杂质元素的浓度表示为(n-)。相应地，在本说明书中可以将杂质区域6042-6045称为n-区。另外，在这个步骤中，除了藏在栅极下面的杂质区域6070、6074和6075之外的全部杂质区域都按n-浓度掺杂磷。不过，磷浓度如此之低，以致于其影响可以忽略。(图10A)
下面将形成一层保护绝缘膜6046，它以后将变成第一层间绝缘膜的一部分。保护绝缘膜6046可以由氮化硅膜、氧化硅膜、氮氧化硅膜或这些膜组合成的层叠膜构成。其膜厚度在100-400nm范围内。
此后，进行一个热处理步骤，以激活按相应浓度添加的能产生n型或p型导电的杂质元素。这个步骤可以利用炉内退火、激光退火或快速热退火(RTA)。在这个实施模式中，激活步骤是通过炉内退火实现的。热处理是在含氮气氛中处理2小时，处理温度为300-650℃，优选400-550℃，这里取450℃。
在包含3-100％的氢的气氛中，在300-450℃温度下进行1-12小时的进一步热处理，使岛形半导体层6004-6007氢化。这个步骤使带有热激活的氢的半导体层中的悬空键终止。其它氢化手段包括等离子体氢化(这种技术采用由等离子体激励的氢)。(图10B)
在激活步骤结束时，在保护绝缘膜6046上形成一层间绝缘膜6047，其厚度为0.5-1.5μm。由保护绝缘膜6046和层间绝缘膜6047组成的层叠膜用作第一层间绝缘膜。
此后，形成到达相应TFT的源区或漏区的接触孔，从而形成源极6048、6050、6052和6054以及漏极6049、6051、6053和6055。虽然没有示出，在这个实施模式中，这些电极包括具有三层结构的层叠膜，其中通过溅射工艺顺序形成有100nm厚的Ti膜、300nm厚的含Ti铝膜和150nm厚的另一层Ti膜。
随后，采用50-500nm(通常为200-300nm)厚的氮化硅膜、氧化硅膜或氮氧化硅膜形成一层钝化膜6056。对于TFT特性的改善而言，在这个状态下接着进行的氢化处理能带来良好的结果。例如，在包含3-100％的氢的气氛中，在300-450℃温度下进行1-12小时的热处理就足够了。采用等离子体氢化方法可以获得相同的结果。可以在钝化膜6056中以后要形成接触孔的位置处形成一个开口，用于连接象素电极和漏极。
此后，形成厚度约为1μm的第二层间绝缘层6057，它是由有机树脂构成的。可以采用聚酰亚胺、丙烯酸类树脂(acrylic)、酰胺、聚酰亚胺酰胺、BCB(苯并环丁烯)等作为这种有机树脂。采用有机树脂膜的优点包括成膜简单、由于低的相对介电常数而具有降低的寄生电容、非常好的平整度等。也可以采用除了上述的之外的其它有机树脂膜或者有机基的(organic-based)SiO化合物。为了形成膜6057，这里采用涂敷至衬底上后热聚合型的聚酰亚胺并且在300℃温度下焙烤。
接着，在第二层间绝缘层6057上，在形成象素部分的区域中，形成一层屏蔽膜6058。屏蔽膜6058包括从下列元素中选出的一种元素：铝(Al)、钛(Ti)、铬(Cr)和钽(Ta)，或者包含这些元素之一作为主要成分，其厚度为100-300nm。在屏蔽膜6058的表面上，通过阳极氧化或等离子体氧化工艺，形成30-150nm(优选50-75nm)厚的绝缘物质6059。这里，采用铝膜或主要含铝的膜作为屏蔽膜6058，并且采用氧化铝膜(Al2O3膜)作为绝缘物质6059。
在这个实施模式中，绝缘物质仅仅设置在屏蔽膜6058的表面上。绝缘物质是通过诸如等离子体CVD、热CVD之类的汽相淀积方法或者溅射方法形成在第二层间绝缘层6057上，从而覆盖屏蔽膜6058。在这种情况下，其膜厚也为30-150nm(优选50-75nm)。可以采用氧化硅膜、氮化硅膜、氮氧化硅膜、DLC(类金刚石碳)膜或有机树脂膜作为绝缘物质6059。也可以采用由这些膜组合而成的层叠膜。
随后，在第二层间绝缘层6057和钝化膜6056中形成到达漏极6055的接触孔，从而形成象素电极6060、6061和6062。应当指出的是，象素电极6061和6060是相邻的，但却分别是独立的象素。对于象素电极6060-6062，在制造透射型有源矩阵液晶显示器件时可以采用透明导电膜，而在反射型有源矩阵液晶显示器件的情况下可以采用金属膜。这里，为了制造透射型有源矩阵液晶显示器件，通过溅射工艺形成100nm厚的氧化铟锡(ITO)膜。
此时，在象素电极6060通过绝缘物质6059与屏蔽膜6058重叠的区域6063中，就形成了一个存储电容器。
按这种方式，在同一衬底上包括驱动电路和象素部分的一个有源矩阵衬底就完成了。在驱动电路中形成有p沟道TFT 6091、n沟道TFT 6092和n沟道TFT 6093，并且在象素部分中由一个n沟道TFT形成象素TFT 6094。
驱动电路的p沟道TFT 6091包括分别在p+区域中形成的沟道形成区6064、源区6065和漏区6066。n沟道TFT 6092包括沟道形成区6067、源区6068、漏区6069和LDD区域(下面称为Lov区，其中“ov”表示“重叠”)6070，LDD区域6070通过栅极绝缘膜6008与栅极6030重叠。源区6068和漏区6069分别由(n-+n+)区域形成，Lov区6070由n-区域形成。
在n沟道TFT 6093中形成有沟道形成区6071、源区6072、漏区6073和LDD区域6074和6075，这些LDD区域通过中间设置栅极绝缘膜6008而重叠覆盖栅极6031(下面称为Lov区，其中“ov”表示“重叠”)。源区6072和漏区6073分别由(n-+n+)区域形成，Lov区6074和6075由n-区域形成。
用于象素部分的TFT(象素TFT)6094具有沟道形成区6076和6077、源区6078、漏区6080、LDD区域6081-6084以及n+区6079，这些LDD区域不通过栅极绝缘膜6008与栅极6032重叠(下面称为Loff区，其中“off”表示“偏离”)，n+区6079与Loff区6082和6083接触。源区6078和漏区6080分别由n+区形成，Loff区6081-6084由n-区形成。
对于3-7μm的沟道长度，Lov区的长度可以是0.5-3.0μm，典型值为1.0-1.5μm。设置在象素TFT 6094中的Loff区6081-6084的长度可以是0.5-3.5μm，典型值为2.0-2.5μm。
在根据上述实施例制造的液晶显示器件中，可以采用各种液晶。例如，可用的液晶材料包括以下文献中公开的液晶材料：H.Furue等人1998年在SID(国际显示学会)发表的文章“具有灰度调节能力的呈现快速响应时间和高对比度的聚合物稳定的(polymer-stabilized)单稳态FLCD的特性和驱动方法”；T.Yoshida等人1997年在SID文摘第841页发表的文章“具有快速响应时间的呈现宽视角的全色无阈值反铁电LCD”；S.Inui等人在1996年材料化学杂志6(4)期第671-673页发表的文章“液晶的无阈值反铁电性及其在显示方面的应用”；以及美国专利5594569。
在一定的温度范围内呈现反铁电相的液晶被称为反铁电液晶。在具有反铁电液晶的混合液晶中，有一种被称为无阈值反铁电混合液晶，它呈现如此的电-光响应特性：透射率相对于电场连续地变化。有些无阈值反铁电混合液晶呈现V形的电-光响应特性，并且在它们之中已发现一些液晶的驱动电压约为±2.5V(采用约1-2μm的单元(cell)厚度)。
这里可参照图11，其中显示出无阈值反铁电混合液晶的典型特性，若以其光透射率相对于施加的电压的关系表示，这种液晶呈现V形的电-光响应特性。在图11中所示的曲线图中，纵坐标表示透射率(任意单位)，横坐标表示施加的电压。在液晶显示器件的入射侧，偏振片的透射轴被设定为基本上平行于无阈值反铁电混合液晶的近晶(smectic)层的法线方向，此方向大致与液晶显示器件的摩擦(rubbing)方向重合。另一方面，在发射侧，偏振片的透射轴被设定为基本上相对于入射侧的偏振片的透射轴形成十字偏光镜。
如图11中所示，可用理解，采用这种无阈值反铁电混合液晶使得低压驱动和灰度显示成为可能的。
另外，在具有由数字信号控制的源极信号线驱动电路的液晶显示器件中采用这种低压驱动的无阈值反铁电混合液晶的情况下，D/A转换电路的输出电压可以降低，使得可以降低D/A转换电路的工作电源电压和降低驱动器的工作电源电压。因此，可以实现具有低的功耗和高的可靠性的液晶显示器件。
因此，当使用具有较小宽度(例如0-500nm或0-200nm)的LDD区域(轻掺杂区域)的TFT时，采用这种低压驱动的无阈值反铁电混合液晶也是有效的。
一般说来，无阈值反铁电混合液晶具有大的自发极化强度，并且液晶本身的介电常数是高的。由于这个原因，当液晶显示器件采用无阈值反铁电混合液晶时，象素需要较大的存储电容器。由此，优选采用自发极化强度小的无阈值反铁电混合液晶。或者，采用行顺序(line-sequential)驱动作为液晶显示器件的驱动方法，灰度电压向象素的写入周期(象素馈入周期)延长，于是就象添加了一个小的存储电容器。
采用这种无阈值反铁电混合液晶实现了低压驱动，由此实现了低功耗的液晶显示器件。
实施例5
本发明的D/A转换电路可以用于多种半导体器件(有源矩阵液晶显示器件和EL显示器件)。本发明可以应用于所有以这种半导体器件作为显示媒体的电子装置。
这些电子装置包括摄像机、数字照相机、投影机(后置型或前置型)、头戴显示器(护目镜型显示器)、汽车导航系统、个人计算机和便携式信息终端(移动计算机、便携式电话或电子图书等)。这些装置的例子显示在图12A-14C中。
图12A是一个个人计算机，它包括主体2001、图象输入部分2002、显示器件2003和键盘2004。本发明可以应用于图象输入部分2002、显示器件2003和其它信号控制电路。
图12B是一个摄像机，它包括主体2101、显示器件2102、声音输入部分2103、操作开关2104、电池2105和图象接收部分2106。本发明可以应用于显示器件2102、声音输入部分2103和其它信号控制电路。
图12C是一个移动计算机，它包括主体2201、摄像部分2202、图象接收部分2203、操作开关2204和显示器件2205。本发明可以应用于显示器件2205和其它信号控制电路。
图12D是一个护目镜型显示器，它包括主体2301、显示器件2302和支撑臂部分2303。本发明可以应用于显示器件2302和其它信号控制电路。
图12E是一个采用其上记录程序的记录媒体的装置，它包括主体2401、显示器件2402、扬声器部分2403、记录媒体2404和操作开关2405。应当指出的是，采用DVD(数字多用盘)、CD等作为记录媒体，这个装置可以实现音乐欣赏、影片欣赏、玩游戏和因特网的利用。本发明可以应用于显示器件2402和其它信号控制电路。
图12F是一个数字照相机，它包括主体2501、显示器件2502、取景部分2503、操作开关2504和图象接收部分(图中未示出)。本发明可以应用于显示器件2502和其它信号控制电路。
图13A是一个前置型投影机，它包括光学光源系统和显示器件2601以及屏幕2602。在图13A中，显示器件是一个有源矩阵液晶显示器件。本发明可以应用于显示器件和其它信号控制电路。
图13B是一个后置型投影机，它包括主体2701、光学光源系统和显示器件2702、反射镜2703以及屏幕2704。在图13B中，显示器件是一个有源矩阵液晶显示器件。本发明可以应用于显示器件和其它信号控制电路。
图13C显示出图13A和13B中的光学光源系统和显示器件2601和2702的结构的一个例子。光学光源系统和显示器件2601和2702包括：光学光源系统2801、反射镜2802和2804-2806、分光镜2803、光学系统2807、显示器件2808、分相板(phase differentiating plate)2809和透射光学系统2810。透射光学系统2810包括多个光学透镜，其中具有一个透射透镜。这种结构被成为三板型，因为采用了三个显示器件2808。另外，在由图13C中的箭头所示的光路中，操作者可以适当地设置光学透镜、具有偏振功能的薄膜、用于调整相差的薄膜或IR薄膜等。
图13D显示出图13C中的光学光源系统2801的结构的一个例子。光学光源系统2801包括：发射器2811、光源2812、透镜阵列2813和2814、光偏振转换元件2815和聚焦透镜2816。应当指出的是，图13D中所示的光学光源系统仅仅是一个例子，光学光源系统的结构不局限于这种结构。例如，在此光学光源系统中，操作者可以适当地设置光学透镜、具有偏振功能的薄膜、用于调整相差的薄膜或IR薄膜等。
虽然图13C显示出三板型的一个例子，但图14A显示出单板型的一个例子。图14A中所示的光学光源系统和显示器件包括：光学光源系统2901、显示器件2902和透射光学系统2903。透射光学系统2903包括多个光学透镜，其中包括一个透射透镜。图14A中所示的光学光源系统和显示器件可以应用于图13A和13B中所示的光学光源系统和显示器件2601和2702。图13D中所示的光学光源系统可以用作光学光源系统2901。应当指出的是，在显示器件2902中设置有一个滤色镜(未示出)，并且所显示的图象是彩色的。
图14B中所示的光学光源系统和显示器件是图14A的一种应用，并且通过采用一个旋转的RGB滤色镜通路板(circuit plate)2905替代滤色镜，所显示的图象是彩色的。图14B中所示的光学光源系统和显示器件可以应用于图13A和13B中所示的光学光源系统和显示器件2601和2702。
图14C中所示的光学光源系统和显示器件被称为无滤色镜单板系统。这个系统在显示器件2916中设置有一个微透镜阵列2915，并且通过使用分光镜(绿)2912、分光镜(红)2913和分光镜(蓝)2914，所显示的图象是彩色的。透射光学系统2917包括多个光学透镜，其中包括一个透射透镜。图14C中所示的光学光源系统和显示器件可以应用于图13A和13B中所示的光学光源系统和显示器件2601和2702。另外，作为光学光源系统2911，可以采用除光源之外的一个光学系统，后者采用一个耦合透镜和一个准直透镜。
如上所述，本发明的液晶显示器件的应用范围是很大的，并且可以应用于各个领域的电子装置。本发明的电子装置可以采用实施例1-4的结构的任一组合实现。
实施例6
在本实施例中描述制造EL(电致发光)显示器件的一个例子，这种EL显示器件包括本发明的D/A转换电路。图18A是包括本发明的D/A转换电路的EL显示器件的顶视图，图18B显示出其剖面结构。
在图18A和18B中：参考数字4001表示衬底；4002表示象素部分；4003表示源极信号线驱动电路；4004表示栅极信号线驱动电路。每个驱动电路通过布线4005连接到FPC(软性印刷电路)4006，并且随后连接至外部机器。
这里，第一密封材料4101、上盖材料4102、填充材料4103和第二密封材料4104设置成围绕象素部分4002、源极信号线驱动电路4003和栅极信号线驱动电路4004。
另外，图18B对应于图18A的沿A-A’的剖视图。在衬底4001上形成一个驱动TFT 4201和一个电流控制TFT(控制流入EL元件的电流的TFT)4202，驱动TFT 4201形成源极信号线驱动电路4003(注意图中显示出一个n沟道TFT和一个p沟道TFT)，电流控制TFT 4202形成象素部分4002。
在本实施例中，通过公知的方法制造的一个p沟道TFT或一个n沟道TFT被用于驱动TFT 4201；而通过公知的方法制造的一个p沟道TFT被用于电流控制TFT 4202。另外，在象素部分4002中设置有一个存储电容器(未示出)，它连接至电流控制TFT 4202的栅极。
在驱动TFT 4201和象素TFT 4202上形成有一个层间绝缘膜(整平膜)4301，它由树脂材料构成，在层间绝缘膜(整平膜)4301上形成有一个象素电极(阳极)4302，它电连接至象素TFT 4202的漏极。采用具有大的功函数的透明导电膜作为象素电极4302。可以用作透明导电膜的材料为：氧化铟和氧化锡的混合物、氧化铟和氧化锌的混合物、氧化锌、氧化锡或氧化铟。此外，也可以采用在上述透明导电膜材料中添加镓得到的材料。
在象素电极4302上形成有一层绝缘膜4303，并且在绝缘膜4303中象素电极4302上方形成有一个开口部分。在这个开口部分中，一个EL(电致发光)层4304形成于象素电极4302上。对于EL层4304，可以采用公知的有机或无机EL材料。另外，尽管在有机EL材料中有小分子材料和聚合物材料，但也都是可以采用的。
至于EL层4304的形成方法，可以采用公知的蒸发技术或涂覆技术。另外，EL层的结构可以是层叠结构或单层结构，这些结构是通过自由地组合空穴注入层、空穴迁移层、发光层、电子迁移层或电子注入层而形成的。
在EL层4304上形成有一个阴极4305，它由具有光屏蔽特性的导电膜构成(通常是以铝、铜或银为主要成分的导电膜或者是这些和其它导电膜的层叠结构)。最好尽可能地避免在阴极4305和EL层4304之间的界面中存在湿气和氧气。因此需要采取以下措施：例如，在真空中连续地淀积这两个层；或者，在氮气或情性气体气氛中形成EL层4304并且随后在不接触氧气和湿气的情况下形成阴极4305。在本实施例中，通过采用诸如多室系统(多操作台系统)之类的淀积设备，可以实现上述的淀积。
阴极4305电连接至处于参考数字4306表示的区域中的布线4005。布线4005用于将预定电压施加至阴极4305，并且通过非定向导电膜4307电连接至FPC 4006。
由此便形成了一个EL元件，它包括象素电极(阳极)4302、EL层4304和阴极4305。EL元件由第一密封材料4101和上盖材料4102包围，上盖材料4102由第一密封材料4101粘连至衬底4001并且由填充材料4103密封。
对于上盖材料4102，可以采用玻璃材料、金属材料(通常为不锈钢)、陶瓷材料和塑料(包括塑料膜)。至于塑料，可以采用FRP(玻璃纤维增强塑料)板、PVF(聚氟乙烯)膜、Myler膜、聚酯膜或丙烯酸树脂膜。另外，还可以采用具有这样的结构的薄片，即由PVF膜或Myler膜夹置铝箔。
不过，应当指出的是，在光从EL元件朝上盖材料方向照射的情况下，上盖材料需要是透明的。在这种情况下，可以采用诸如玻璃板、塑料板、聚酯膜或丙烯酸(树脂)膜之类的透明物质。
可以采用紫外线固化树脂或热固树脂作为填充材料4103，并且可以采用PVC(聚氯乙烯)、丙烯酸(树脂)、聚酰亚胺、环氧树脂、硅氧烷树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯-乙酸乙烯共聚物)。如果在填充材料4103内侧形成干燥剂(优选氧化钡)或能够吸收氧的材料，可以防止EL元件的性能变差。
另外，在填充材料4103内可以包括隔板。当隔板由氧化钡形成时，隔板本身就可以具有吸收湿气的能力。此外，在阴极4305上设置一层树脂膜作为缓冲层是有效的，在设置隔板的情况下缓冲层可以减缓来自于隔板的压力。
布线4005通过非定向导电膜4307电连接至FPC 4006。布线4005将发送给象素部分4002、源极侧驱动电路4003和栅极侧驱动电路4004的信号传输至FPC4006，并且通过FPC 4006电连接至外部装置。
在本实施例中，采用了一个结构将EL元件完全屏蔽而不受外界气氛的影响，其中，第二密封材料4104被设置成覆盖第一密封材料4101的暴露部分和FPC 4006的一部分。由此就完成了具有图18B的剖面结构的一个EL显示器件。
图19显示出象素部分的剖面上的更详细的结构，图20A显示的是顶视图，图20B显示的是电路图。图19、20A和20B中使用了共同的参考数字，以便这些图可以相互比较。
在图19中，设置在衬底4401上的开关TFT 4402是由按照公知的方法制造的一个n沟道TFT形成的。由参考数字4403示出的布线是栅极布线，它电连接开关TFT 4402的栅极4404a和4404b。
应当指出的是，虽然本发明采用了其中形成有两个沟道形成区的双栅极结构，但其中形成有一个沟道形成区的单栅极结构和其中形成有三个沟道形成区的三栅极结构也是可以接受的。
开关TFT 4402的漏极布线4405电连接至电流控制TFT 4406的栅极4407。电流控制TFT 4406是通过公知的方法形成的一个p沟道TFT。应当指出的是，虽然本发明采用了单栅极结构，但双栅极结构和三栅极结构也是可以接受的。
在开关TFT 4402和电流控制TFT 4406上形成有第一钝化膜4408，并且在此上形成有一层整平膜4409，整平膜4409是由树脂构成的。采用整平膜4409对由TFT造成的台阶进行平整处理是很重要的。因为后面要形成的EL层是非常薄的，台阶的存在会导致不良发光。因此，最好在形成象素电极之前进行平整处理，以便在尽可能平整的表面上形成EL层。
参考数字4410表示象素电极(EL元件的阳极)，它由透明导电膜构成，并且电连接至电流控制TFT 4406的漏极布线4417。作为透明导电膜，可以采用氧化铟和氧化锡的混合物、氧化铟和氧化锌的混合物、氧化锌、氧化锡或氧化铟。此外，也可以采用包含镓的所述透明导电膜。
在象素电极4410上形成EL层4411。应当指出的是，虽然图19仅仅显示出一个象素，但在本实施例中，与R(红)、G(绿)和B(蓝)中的每种颜色相对应的EL层是各自适当地形成的。在本实施例中，通过蒸发方法形成小分子型有机EL材料(层)。具体地讲，由下列膜形成层叠结构：作为空穴注入层设置的20nm厚的酞菁铜(CuPc)膜和其上形成的作为发光层的70nm厚的三-8-羟基喹啉铝复合物(Alq3)膜。发光的颜色可以通过向Alq3中添加诸如喹吖啶(quinacridon)、二萘嵌苯或DCM1之类的荧光染料来控制。
不过，上述的例子只是可以用作EL层的有机EL材料的一个例子，它不必局限于这些材料。EL层(用于发光并且用于为发光而实现载流子移动的层)可以通过自由地组合发光层、电荷迁移层或电荷注入层而形成。例如，本实施例中示出了采用小分子型材料作为发光层的一个例子，但也可以采用聚合物型有机EL材料。另外，可以采用诸如碳化硅之类的无机材料作为电荷迁移层和电荷注入层。对于这些有机EL材料和无机材料，可以采用公知的材料。
下一步，在EL层4411上形成阴极4412，阴极4412由导电膜构成。在本实施例的情况下，采用铝和锂的合金膜作为此导电膜。不用说，也可以采用公知的MgAg膜(镁和银的合金膜)。作为阴极材料，可以采用由周期表1或2族中的一种元素构成的导电膜或者添加有这些元素中的至少一种的导电膜。
当这个阴极4412形成时，EL元件4413就完成了。应当指出的是，这里所形成的EL元件4413体现为一个电容器，它由象素电极(阳极)4410、EL层4411和阴极4412形成。
下面将采用图20A对本实施例中象素的顶视图进行说明。开关TFT 4402的源区连接至源极布线(源极信号线)4415，漏区连接至漏极布线4405。另外，漏极布线4405电连接至电流控制TFT 4406的栅极4407。电流控制TFT 4406的源区电连接至电源线4416，漏区电连接至漏极布线4417。漏极布线4417电连接至由虚线示出的象素电极(阳极)4410。
这里，在由参考数字4419示出的区域中形成一个存储电容器。存储电容器4419是由电连接至电源线4416的半导体膜4420、由与栅极绝缘膜相同的层形成的一层绝缘膜(未示出)和栅极4407形成的。另外，对于存储电容器，可以采用由栅极4407、由与第一层间绝缘膜相同的层形成的一个层(未示出)和电源线4416形成的电容。
实施例7
在实施例7中将对具有与实施例6不同的象素结构的EL显示器件进行说明。图21用于说明这个实施例。相关部分可以参照实施例6的说明，这些相关部分是以与图20中相同的参考数字示出的。
在图21中，通过公知方法制造的一个n沟道TFT被用作电流控制TFT4501。不用说，电流控制TFT 4501的栅极4502电连接至开关TFT 4402的漏极布线4405。电流控制TFT 4501的漏极布线4503电连接至象素电极4504。
在实施例7中，由导电膜构成的象素电极4504起到EL元件的阴极的作用。具体地讲是采用铝和锂的合金膜，但这里也可以采用由周期表1或2族中的一种元素构成的导电膜或者添加有这种元素的导电膜。
在象素电极4504顶部形成EL层4505。应当指出的是，图21仅仅显示出一个象素，在本实施例中，与G(绿)相对应的EL层是通过蒸发方法或涂覆方法(优选旋涂方法)形成的。具体地讲，它是一个层叠结构，其中包括作为电子注入层设置的20nm厚的氟化锂(LiF)膜和在其上形成的作为发光层的70nm厚的PPV(对聚1，2-亚乙烯基苯(poly-p-phenylene vinylene))膜。
下一步，在EL层4505上设置由透明导电膜构成的阳极4506。在本实施例中，作为透明导电膜，可以采用氧化铟和氧化锡的混合物或者氧化铟和氧化锌的混合物。
当阳极4506形成时，EL元件4507就完成了。应当指出的是，EL元件4507体现为一个电容器，它由象素电极(阴极)4504、EL层4505和阳极4506形成。
在施加至EL元件4507的电压为超过10V的高压的情况下，会在电流控制TFT 4501中实际产生由热载流子效应引起的性能降低。而采用具有LDD区域4509的n沟道TFT作为电流控制TFT 4501是有效的。
应当指出的是，本实施例的电流控制TFT 4501在栅极4502和LDD区域4509之间形成了一个寄生电容，此电容被称为栅极电容。通过调整这个栅极电容，可以提供与图20A和20B中所示的存储电容器4419相同的功能。尤其是在通过数字驱动方法驱动EL显示器件的情况下，可以采用此栅极电容作为存储电容器，因为这种情况下存储电容器的电容可以比通过模拟驱动方法驱动的情况下小。
应当指出的是，在施加至EL元件的电压小于10V最好是小于5V的情况下，可以采用从图21所示的结构中省略了LDD区域4509的n沟道TFT，因为上述的由热载流子效应引起的性能降低将不会变成一个严重的问题。
实施例8
在本实施例中，以图22A-22C显示出可以用于实施例6和7中描述的EL显示器件的象素部分中的象素结构的几个例子。在本实施例中：参考数字4601表示开关TFT 4602的源极布线(源极信号线)；4603表示开关TFT 4602的栅极布线(栅极信号线)；4604表示电流控制TFT；4605表示电容；4606和4608表示电源线；4607表示EL元件。
图22A显示出其中电源线4606由两个象素共用的一个例子。换句话说，这个例子的特征在于：两个象素形成为相对于电源线4606轴对称。在这种情况下，可以减少电源线的数目，进而提高象素部分的分辨率。
图22B显示出其中电源线4608布置成与栅极布线4603平行的一个例子。虽然在图22B中电源线4608布置成不与栅极布线4603重叠，但如果这些线是在不同的层中形成的话，二者也可以通过一层绝缘膜而相互重叠。在这种情况下，电源线4608和栅极布线4603可以共享它们占据的区域，进而提高象素部分的分辨率。
图22C中示出的一个例子的特征在于：与图22B中的结构相似，电源线4608布置成与栅极布线4603平行，并且两个象素还形成为相对于电源线4608轴对称。还可以有效地将电源线4608布置成与栅极布线4603之一重叠。在这种情况下，可以减少电源线的数目，进而提高象素部分的分辨率。
实施例9
本实施例涉及利用本发明的EL显示器件的象素结构，并且图23A-23B显示出象素结构的几个例子。在本实施例中：参考数字4701表示开关TFT 4702的源极布线(源极信号线)；4703表示开关TFT 4702的栅极布线(栅极信号线)；4704表示电流控制TFT；4705表示电容器(可以省略)；4706表示电源馈送线；4707表示电源控制TFT；4708表示EL元件；4709表示电源控制栅极布线。对于电源控制TFT 4707的工作原理，可以参照日本专利申请No.11-341272。
另外，在本实施例中，电源控制TFT 4707设置在电流控制TFT 4704和EL元件4708之间，但这个实施例还可以这样构成：电流控制TFT 4704设置在电源控制TFT 4707和EL元件4708之间。另外，优选方案是，电源控制TFT 4707具有与电流控制TFT 4704相同的结构，或者以串联方式形成在相同有源层中。
图23A显示出其中电源线4706在两个象素之间共用的一个例子。即，这个例子的特征在于：两个象素形成为相对于电源馈送线4706轴对称。在这种情况下，可以减少电源线的数目，于是象素部分可以做得更精细。
图23B显示出这样一个例子：电源线4710设置成与栅极布线4703平行，电源控制栅极布线4711设置成与源极布线4701平行。在图23B所示的结构中，电源线4710与栅极布线4703不相互重叠，但如果这些线是在不同的层中形成的话，它们也可以设置成通过一层绝缘膜而相互重叠。在这种情况下，电源线4710和栅极布线4703可以共同占据同一区域，于是象素部分可以做得更精细。
实施例10
本实施例涉及利用本发明的EL显示器件的象素结构，并且图24A和24B显示出象素结构的几个例子。在本实施例中，参考数字4801表示开关TFT 4802的源极布线(源极信号线)；4803表示开关TFT 4802的栅极布线(栅极信号线)；4804表示电流控制TFT；4805表示电容器(可以省略)；4806表示电源馈送线；4807表示擦除TFT；4808表示擦除栅极布线；4809表示EL元件。对于擦除TFT 4807的工作原理，可以参照日本专利申请No.11-338786。
擦除TFT 4807的漏极连接至电流控制TFT 4804的栅极，并且可以强制改变电流控制TFT 4804的栅极电压。擦除TFT 4807可以由n沟道型TFT或者p沟道型TFT构成，但希望具有与开关TFT 4802相同的结构，这样可以减小关断电流。
图24A显示出其中电源线4806在两个象素之间共用的一个例子。即，图24A中所示的结构具有以下特征：两个象素形成为相对于电源线4806轴对称。在这种情况下，可以减少电源线的数目，于是象素部分可以做得更精细。
图24B显示出这样一个例子：电源线4810设置成与栅极布线4803平行，擦除栅极布线4811设置成与源极布线4801平行。在图24B所示的结构中，电源线4810和栅极布线4803设置成不相互重叠，但如果它们是在不同的层中形成的话，它们也可以设置成通过一层绝缘膜而相互重叠。在这种情况下，电源线4810和栅极布线4803可以共用一个安装区域，于是象素部分可以做得更精细。
实施例11
采用根据本实施例的D/A转换电路的EL显示器件可以按以下方式构成：在象素中设置几个TFT。例如，可以设置4-6个或更多的TFT。在不限制EL显示器件的象素结构的情况下，本发明也可以实施。
实施例12
本实施例涉及采用根据本发明的D/A转换电路的电子装置的一个例子，它不同于实施例5的例子。
图25A示出一个显示器，它包括壳体2601、支撑座2602、显示器件2603等。本发明可以应用于显示器件2603和其它信号控制电路。
图25B显示出头戴型显示器的一部分(右侧)，这个显示器包括主体2701、信号电缆2702、头部固定带2703、屏幕部分2704、光学系统2705、显示器件2706等。本发明可以应用于显示器件2706和其它信号控制电路。
如上所述，具有很宽的应用范围的本发明可以应用于各个领域的电子装置。另外，采用包括实施例1-4和6-11的任一组合的结构，都可以实现根据本实施例的电子装置。
与公知的DAC中不同，在根据本发明的DAC中，不需要设置与数字信号的位数相同数目的开关或灰度电压线。因此，可以减小DAC的面积，使得驱动电路和半导体器件的小型化变成可能的。
另外，在常规的DAC中，随着数字信号的位数的增加，开关的数目必需按指数方式增加。但是，根据本发明，在转换n位数字信号的情况下，开关的数目变成2n。因此，即使位数增加，也可以减少开关数目的增加，而不象公知的DAC中那样；并且由此可以使驱动电路和半导体器件小型化。
此外，由于DAC本身的面积可以减小，即使因增加象素数目即增加源极信号线而增加D/A转换电路的数目，驱动电路的面积也可以减小；并且由此可以制造高度精细的半导体器件。
再者，与电容分压型DAC中不同，用于在电容中集聚电荷的时间周期和为使电荷恢复至与地(GND)相同电荷而用于使电容中集聚的电荷放电的时间周期不再是需要的，这样与电容分压型DAC相比就提高了工作速度。

Claims (23)

1.一种便携式信息终端，包括：
含有一个D/A转换电路的显示器件，
其中所述D/A转换电路包含：
n个电阻器A0、A1、…、An-1；
n个电阻器B0、B1、…、Bn-1；
一根电源电压线L和一根电源电压线H，它们维持于相互不同的电位；
n个开关SWa0、SWa1、…、SWan-1；
n个开关SWb0、SWb1、…、SWbn-1；和
一根输出线，
其中，n个电阻器A0、A1、…、An-1的电阻值分别为R、2R、…、2n-1R，
n表示1或大于1的自然数，R表示一个正数，
n个电阻器B0、B1、…、Bn-1的电阻值分别为R、2R、…、2n-1R，
n个电阻器A0、A1、…、An-1中每个电阻器的两端分别连接至n个开关SWa0、SWa1、…、SWan-1中对应一个开关的一端和输出线，
n个开关SWa0、SWa1、…、SWan-1中每个开关的未连接至n个电阻器A0、A1、…、An-1中每个电阻器的那一端连接至电源电压线L，
n个电阻器B0、B1、…、Bn-1中每个电阻器的两端分别连接至n个开关SWb0、SWb1、…、SWbn-1中对应一个开关的一端和输出线，
n个开关SWb0、SWb1、…、SWbn-1中每个开关的未连接至n个电阻器B0、B1、…、Bn-1中每个电阻器的那一端连接至电源电压线H，
n个开关SWa0、SWa1、…、SWan-1和n个开关SWb0、SWb1、…、SWbn-1由从外部输入的n位数字信号控制，
输入至n个开关SWa0、SWa1、…、SWan-1的n位数字信号的反相信号分别输入至n个开关SWb0、SWb1、…、SWbn-1，并且
从所述输出线输出一个模拟灰度电压信号。
2.根据权利要求1的便携式信息终端，其中，所述D/A转换电路中的每个开关SWa0、SWa1、…、SWan-1包括一个薄膜晶体管。
3.根据权利要求2的便携式信息终端，其中，薄膜晶体管包括下列晶体管中的至少一个：n沟道型薄膜晶体管和p沟道型薄膜晶体管。
4.根据权利要求1的便携式信息终端，其中，所述D/A转换电路中的每个开关SWb0、SWb1、…、SWbn-1包括一个薄膜晶体管。
5.根据权利要求4的便携式信息终端，其中，薄膜晶体管包括下列晶体管中的至少一个：n沟道型薄膜晶体管和p沟道型薄膜晶体管。
6.根据权利要求1的便携式信息终端，其中，所述便携式终端是一个计算机。
7.根据权利要求1的便携式信息终端，其中，所述便携式终端是一个电话机。
8.根据权利要求1的便携式信息终端，其中，所述便携式终端是一个电子图书。
9.一种便携式信息终端，包括：
含有一个D/A转换电路的显示器件，
其中所述D/A转换电路包含：
一根电源电压线H和一根电源电压线L，它们维持于相互不同的电位；
n个开关SWa0、SWa1、…、SWan-1，每个包括一个薄膜晶体管；
n个开关SWb0、SWb1、…、SWbn-1，每个包括一个薄膜晶体管；和
一根输出线，
其中，薄膜晶体管包含：
一个栅极；
一个有源层，它具有一个源区、一个漏区和一个沟道形成区；和
一个栅极绝缘膜，它设置在栅极和有源层之间，
其中，薄膜晶体管的内阻的阻值由通式2n-1R表示，
n表示1或大于1的自然数，R表示一个正数，
其中，n个开关SWa0、SWa1、…、SWan-1中每个开关的一端连接至电源电压线L，另一端连接至输出线，
n个开关SWb0、SWb1、…、SWbn-1中每个开关的一端连接至电源电压线H，另一端连接至输出线，
n个开关SWa0、SWa1、…、SWan-1和n个开关SWb0、SWb1、…、SWbn-1由从外部输入的n位数字信号控制，
输入至n个开关SWa0、SWa1、…、SWan-1的n位数字信号的反相信号分别输入至n个开关SWb0、SWb1、…、SWbn-1，并且
从所述输出线输出一个模拟灰度电压信号。
10.根据权利要求9的便携式信息终端，其中，所述D/A转换电路中的薄膜晶体管的内阻的阻值是根据沟道形成区的沟道宽度W确定的。
11.根据权利要求9的便携式信息终端，其中，所述D/A转换电路中的薄膜晶体管的内阻的阻值是根据沟道形成区的长度L确定的。
12.根据权利要求9的便携式信息终端，其中，薄膜晶体管包括下列晶体管中的至少一个：n沟道型薄膜晶体管和p沟道型薄膜晶体管。
13.根据权利要求9的便携式信息终端，其中，所述便携式终端是一个计算机。
14.根据权利要求9的便携式信息终端，其中，所述便携式终端是一个电话机。
15.根据权利要求9的便携式信息终端，其中，所述便携式终端是一个电子图书。
16.一种便携式信息终端，包括：
含有一个D/A转换电路的显示器件，
其中所述D/A转换电路包含：
n个电阻器A0、A1、…、An-1；
n个电阻器B0、B1、…、Bn-1；
一根电源电压线L和一根电源电压线H，它们维持于相互不同的电位；
n个开关SWa0、SWa1、…、SWan-1；
n个开关SWb0、SWb1、…、SWbn-1；和
一根输出线，
其中，n个电阻器A0、A1、…、An-1的电阻值分别为R、2R、…、2n-1R，
n表示1或大于1的自然数，R表示一个正数，
n个电阻器B0、B1、…、Bn-1的电阻值分别为R、2R、…、2n-1R，
n个电阻器A0、A1、…、An-1中每个电阻器的两端分别连接至n个开关SWa0、SWa1、…、SWan-1中对应一个开关的一端和电源电压线L，
n个开关SWa0、SWa1、…、SWan-1中每个开关的未连接至n个电阻器A0、A1、…、An-1中每个电阻器的那一端连接至输出线，
n个电阻器B0、B1、…、Bn-1中每个电阻器的两端分别连接至n个开关SWb0、SWb1、…、SWbn-1中对应一个开关的一端和电源电压线H，
n个开关SWb0、SWb1、…、SWbn-1中每个开关的未连接至n个电阻器B0、B1、…、Bn-1中每个电阻器的那一端连接至输出线，
n个开关SWa0、SWa1、…、SWan-1和n个开关SWb0、SWb1、…、SWbn-1由从外部输入的n位数字信号控制，
输入至n个开关SWa0、SWa1、…、SWan-1的n位数字信号的反相信号分别输入至n个开关SWb0、SWb1、…、SWbn-1，并且
从所述输出线输出一个模拟灰度电压信号。
17.根据权利要求16的便携式信息终端，其中，所述D/A转换电路中的每个开关SWa0、SWa1、…、SWan-1包括一个薄膜晶体管。
18.根据权利要求17的便携式信息终端，其中，薄膜晶体管包括下列晶体管中的至少一个：n沟道型薄膜晶体管和p沟道型薄膜晶体管。
19.根据权利要求16的便携式信息终端，其中，所述D/A转换电路中的每个开关SWb0、SWb1、…、SWbn-1包括一个薄膜晶体管。
20.根据权利要求19的便携式信息终端，其中，薄膜晶体管包括下列晶体管中的至少一个：n沟道型薄膜晶体管和p沟道型薄膜晶体管。
21.根据权利要求16的便携式信息终端，其中，所述便携式终端是一个计算机。
22.根据权利要求16的便携式信息终端，其中，所述便携式终端是一个电话机。
23.根据权利要求16的便携式信息终端，其中，所述便携式终端是一个电子图书。
CNB2005100650602A 1999-05-17 2000-05-17 数-模转换电路和半导体器件 Expired - Fee Related CN100388627C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP136090/99 1999-05-17
JP13609099 1999-05-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB001203916A Division CN1204689C (zh) 1999-05-17 2000-05-17 数－模转换电路和半导体器件

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN200610101188A Division CN100592370C (zh) 1999-05-17 2000-05-17 数-模转换电路和半导体器件

Publications (2)

Publication Number Publication Date
CN1691124A CN1691124A (zh) 2005-11-02
CN100388627C true CN100388627C (zh) 2008-05-14

Family

ID=15167033

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB001203916A Expired - Fee Related CN1204689C (zh) 1999-05-17 2000-05-17 数－模转换电路和半导体器件
CNB2005100650602A Expired - Fee Related CN100388627C (zh) 1999-05-17 2000-05-17 数-模转换电路和半导体器件
CN200610101188A Expired - Fee Related CN100592370C (zh) 1999-05-17 2000-05-17 数-模转换电路和半导体器件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CNB001203916A Expired - Fee Related CN1204689C (zh) 1999-05-17 2000-05-17 数－模转换电路和半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200610101188A Expired - Fee Related CN100592370C (zh) 1999-05-17 2000-05-17 数-模转换电路和半导体器件

Country Status (6)

Country Link
US (3) US6380876B1 (zh)
EP (2) EP1054512B1 (zh)
KR (1) KR100742103B1 (zh)
CN (3) CN1204689C (zh)
DE (1) DE60031198T2 (zh)
TW (1) TW521223B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441758B1 (en) * 1997-11-27 2002-08-27 Semiconductor Energy Laboratory Co., Ltd. D/A conversion circuit and semiconductor device
TW523730B (en) * 1999-07-12 2003-03-11 Semiconductor Energy Lab Digital driver and display device
JP2001051661A (ja) * 1999-08-16 2001-02-23 Semiconductor Energy Lab Co Ltd Ｄ／ａ変換回路および半導体装置
TW521303B (en) * 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
US7180496B2 (en) 2000-08-18 2007-02-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
TW518552B (en) * 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
US6987496B2 (en) * 2000-08-18 2006-01-17 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving the same
TW514854B (en) * 2000-08-23 2002-12-21 Semiconductor Energy Lab Portable information apparatus and method of driving the same
US7184014B2 (en) * 2000-10-05 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TW531971B (en) * 2000-11-24 2003-05-11 Semiconductor Energy Lab D/A converter circuit and semiconductor device
US6747623B2 (en) * 2001-02-09 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving the same
US6753654B2 (en) 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
US6600436B2 (en) 2001-03-26 2003-07-29 Semiconductor Energy Laboratory Co., Ltd, D/A converter having capacitances, tone voltage lines, first switches, second switches and third switches
KR100428651B1 (ko) * 2001-06-30 2004-04-28 주식회사 하이닉스반도체 액정표시소자의 소오스 드라이버 및 액정표시소자 구동방법
JP3810725B2 (ja) 2001-09-21 2006-08-16 株式会社半導体エネルギー研究所 発光装置及び電子機器
KR100940342B1 (ko) 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
TWI273539B (en) * 2001-11-29 2007-02-11 Semiconductor Energy Lab Display device and display system using the same
EP2348502B1 (en) 2002-01-24 2013-04-03 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device and method of driving the semiconductor device
JP3807321B2 (ja) 2002-02-08 2006-08-09 セイコーエプソン株式会社 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法
JP3807322B2 (ja) 2002-02-08 2006-08-09 セイコーエプソン株式会社 基準電圧発生回路、表示駆動回路、表示装置及び基準電圧発生方法
JP4067878B2 (ja) * 2002-06-06 2008-03-26 株式会社半導体エネルギー研究所 発光装置及びそれを用いた電気器具
US20040164940A1 (en) * 2002-10-08 2004-08-26 Xiao Peter H. LCD driver
JP4085323B2 (ja) * 2003-01-22 2008-05-14 ソニー株式会社 フラットディスプレイ装置及び携帯端末装置
JP4511803B2 (ja) * 2003-04-14 2010-07-28 株式会社半導体エネルギー研究所 Ｄ／ａ変換回路及びそれを内蔵した半導体装置の製造方法
JP4130388B2 (ja) 2003-08-04 2008-08-06 株式会社半導体エネルギー研究所 液晶表示装置
JP4629971B2 (ja) * 2003-12-11 2011-02-09 株式会社半導体エネルギー研究所 非直線ａ／ｄ変換されたデジタル信号対応のｄ／ａ変換回路及びそれを内蔵した音声信号処理回路及び表示装置
TWI239496B (en) * 2004-04-08 2005-09-11 Au Optronics Corp Data driver for organic light emitting diode display
WO2006035711A1 (ja) * 2004-09-29 2006-04-06 Rohm Co., Ltd Ｄ／ａ変換回路、表示パネル駆動回路および表示装置
TWI302060B (en) * 2004-12-30 2008-10-11 Au Optronics Corp Light emitting diode display panel and digital-analogy converter of the same
KR100671659B1 (ko) * 2005-12-21 2007-01-19 삼성에스디아이 주식회사 데이터 구동부 및 이를 이용한 유기 발광 표시장치와 그의구동방법
CN101425805B (zh) * 2007-10-31 2010-11-10 展讯通信（上海）有限公司 高分辨率小面积数模转换电路
KR101514964B1 (ko) * 2008-12-30 2015-04-27 주식회사 동부하이텍 디지털 아날로그 변환 장치 및 그 변환 방법
MY152772A (en) * 2011-12-16 2014-11-28 Ic Microsystems Sdn Bhd A multi-threshold transmission gate switch and an ultra low power segmented digital to analog converter thereof
JPWO2018047504A1 (ja) 2016-09-09 2019-06-24 ソニーセミコンダクタソリューションズ株式会社 表示装置及び電子機器
WO2021084289A1 (en) * 2019-10-30 2021-05-06 Micron Technology, Inc. Method for compensating electrical device variabilities in configurable-output circuit and device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4713649A (en) * 1982-12-29 1987-12-15 Fujitsu Limited Bias voltage compensated integrated circuit digital-to-analog converter
US5084703A (en) * 1991-04-12 1992-01-28 Beckman Industrial Corporation Precision digital-to-analog converter
US5093661A (en) * 1990-02-09 1992-03-03 Nec Corporation Resistive string type digital-to-analog converting unit
US5134400A (en) * 1991-01-07 1992-07-28 Harris Corporation Microwave multiplying D/A converter
US5554986A (en) * 1994-05-03 1996-09-10 Unitrode Corporation Digital to analog coverter having multiple resistor ladder stages

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0377430A (ja) * 1989-08-19 1991-04-03 Fujitsu Ltd Ｄ／ａコンバータ
JP2641641B2 (ja) * 1991-05-21 1997-08-20 三菱電機株式会社 Ｄａ変換器
US5594569A (en) 1993-07-22 1997-01-14 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal electro-optical apparatus and method of manufacturing the same
JP3243629B2 (ja) * 1994-08-03 2002-01-07 ポリプラスチックス株式会社 光反射用部品の製造方法、及びその方法により製造される光反射用部品
US5617091A (en) * 1994-09-02 1997-04-01 Lowe, Price, Leblanc & Becker Resistance ladder, D-A converter, and A-D converter
JPH09286098A (ja) 1996-04-19 1997-11-04 Canon Inc 液体噴射記録装置
JPH1028056A (ja) * 1996-07-11 1998-01-27 Yamaha Corp Ｄ／ａコンバータ
MY124557A (en) * 1996-09-10 2006-06-30 Asahi Chemical Ind Injection compression molding method
JP3812130B2 (ja) * 1997-06-02 2006-08-23 セイコーエプソン株式会社 デジタル−アナログ変換器、回路基板、電子機器及び液晶表示装置
JPH11167373A (ja) 1997-10-01 1999-06-22 Semiconductor Energy Lab Co Ltd 半導体表示装置およびその駆動方法
CN1081023C (zh) * 1997-12-05 2002-03-20 王伟 去除脚臭的保健品
JPH11341272A (ja) 1998-05-22 1999-12-10 Noritsu Koki Co Ltd 画像処理装置及び画像処理方法
JPH11338786A (ja) 1998-05-29 1999-12-10 Pfu Ltd 主記憶アドレスバス診断方法およびその診断装置並びに記録媒体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4713649A (en) * 1982-12-29 1987-12-15 Fujitsu Limited Bias voltage compensated integrated circuit digital-to-analog converter
US5093661A (en) * 1990-02-09 1992-03-03 Nec Corporation Resistive string type digital-to-analog converting unit
US5134400A (en) * 1991-01-07 1992-07-28 Harris Corporation Microwave multiplying D/A converter
US5084703A (en) * 1991-04-12 1992-01-28 Beckman Industrial Corporation Precision digital-to-analog converter
US5554986A (en) * 1994-05-03 1996-09-10 Unitrode Corporation Digital to analog coverter having multiple resistor ladder stages

Also Published As

Publication number Publication date
EP1054512B1 (en) 2006-10-11
CN1204689C (zh) 2005-06-01
KR20010014917A (ko) 2001-02-26
DE60031198T2 (de) 2007-02-08
CN1691124A (zh) 2005-11-02
US20030090402A1 (en) 2003-05-15
KR100742103B1 (ko) 2007-07-25
TW521223B (en) 2003-02-21
CN100592370C (zh) 2010-02-24
US6496130B2 (en) 2002-12-17
CN1280420A (zh) 2001-01-17
EP1724927A1 (en) 2006-11-22
EP1054512A3 (en) 2003-07-09
US6380876B1 (en) 2002-04-30
DE60031198D1 (de) 2006-11-23
US20020163459A1 (en) 2002-11-07
CN1881402A (zh) 2006-12-20
EP1724927B1 (en) 2011-06-22
US6686858B2 (en) 2004-02-03
EP1054512A2 (en) 2000-11-22

Similar Documents

Publication Publication Date Title
CN100388627C (zh) 数-模转换电路和半导体器件
JP6514839B1 (ja) 表示装置、表示モジュール及び電子機器
EP1670142B1 (en) Active matrix display device
JP5409581B2 (ja) 半導体装置の作製方法
EP0821490B1 (en) Potential generating device
US8379000B2 (en) Digital-to-analog converting circuit, data driver and display device
US8384576B2 (en) Output circuit, and data driver and display devices using the same
USRE41216E1 (en) Method and apparatus for driving the display device, display system, and data processing device
US6522317B1 (en) Liquid-crystal display apparatus incorporating drive circuit in single integrated assembly
JP4646351B2 (ja) 表示装置
US7342565B2 (en) Display device and a driver circuit thereof
JP2001036408A (ja) Ｄ／ａ変換回路および半導体装置
JP4819921B2 (ja) 差動増幅器及びそれを用いた表示装置のデータドライバ並びに差動増幅器の制御方法
US7724246B2 (en) Image display device
JP3468165B2 (ja) 液晶表示装置
JP2006295948A (ja) 半導体装置
JP2000089727A (ja) 液晶表示装置およびそのデータ線駆動回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080514

Termination date: 20180517

CF01 Termination of patent right due to non-payment of annual fee