CN100377356C - 信息存储元件及其制造方法以及存储阵列 - Google Patents

Abstract

提供一种能够通过浮置栅极层的机械动作进行信息读写的信息存储元件，其中，栅绝缘膜具有空腔(6)；在空腔内(6)具有浮置栅极层(5)，该浮置栅极层(5)具有向晶体管的沟道侧挠曲的稳定状态和向栅极(7)侧挠曲的稳定状态的两种稳定挠曲状态；通过在浮置栅极层(5)中预先存储的电子(或空穴8)与外部电场的库仑力，改变浮置栅极层(5)的稳定挠曲状态，利用沟道电流来读取已改变的浮置栅极层(5)的状态，由此进行信息的写入、读取。

Description

信息存储元件及其制造方法以及存储阵列

技术领域

本发明涉及半导体存储器件中的快闪EEPROM(电可擦除可编程只读存储器)型的非易失型存储元件及其制造方法，特别涉及在利用浮置栅极层的机械状态变化进行信息读写的部分具有特征点的信息存储元件及其制造方法以及存储阵列。

背景技术

过去，已知作为非易失性存储元件之一的快闪存储器。这种快闪存储器中的存储单元构成在衬底上隔着隧道氧化膜形成浮置栅极、且隔着栅绝缘膜形成控制栅极的叠层结构。对这种存储单元的操作控制中，写入时利用控制栅极和漏极之间的电压差，从漏极将电子(或空穴)注入到浮置栅极。

另一方面，擦除时同样利用控制栅极和漏极之间的电压控制，将浮置栅极中的电子(或空穴)释放到漏极。设衬底为p型、源极及漏极为n型时，浮置栅极中存在电子的情况下，沟道为截止状态，浮置栅极中不存在电子的情况下，沟道为导通状态，因此就作为非易失性的存储器工作。

作为现有的快闪存储器，已知FLOTOX(浮置栅极隧道氧化物)型和MNOS(金属氮化物氧化物半导体)型等快闪存储器。FLOTOX型快闪存储器具有在形成于半导体衬底的表层部分上的沟道区上顺序重叠隧道氧化膜(第一栅绝缘膜)、浮置栅极、层间绝缘膜(第二栅绝缘膜)及控制栅极的结构，通过施加高电压在上述浮置栅极上存储电荷或者开放上述沟道区，以便产生电荷存储状态和擦除状态，利用此电荷存储状态和擦除状态进行1位信息的写入、读取。MNOS型快闪存储器具有以下结构：在由氧化膜(氧化硅膜)和氮化膜(氮化物膜)构成的两层绝缘膜的界面陷阱中存储电荷。

此外，对于这些的电存储方法，作为研讨了最接近本发明中技术的机械存储方法的例子，有利用机械式振子的非易失性存储器等(例如，参照PhysicalRrview Letters，第87卷，第096101-1页(2001))。

各种杂志等记载了所有的快闪存储器(例如，参照1993年4月日本工业调查会发行的“电子材料”1993年4月号第32页，或昭和59年11月30日株式会社ォ-ム社发行、社团法人电子通信学会编写的“LSIハンドブック”第485页)。

但是，在上述这种快闪存储器中，当对浮置栅极进行写入时，由于在浮置栅极和漏极之间流过的电流，使电流路径上的材料劣化，就会限制元件的写入次数。即，存在如下应解决的课题：进行多次写入过程中会在浮置栅极和漏极之间形成拽漏电流路径，由此在浮置栅极中存储的电子或空穴就会流出到漏极，就不能作为存储元件工作。

发明内容

本发明的目的在于解决这样的课题，提供一种能够根据浮置栅极的机械动作进行信息写入的信息存储元件及其制造方法以及存储阵列。

为了解决上述课题，本发明的信息存储元件的特征在于，在具有半导体衬底、源极、漏极、栅极和栅绝缘膜的半导体晶体管中，上述栅绝缘膜具有空腔；在此空腔内具有浮置栅极层，该浮置栅极层具有向上述晶体管的沟道侧挠曲的稳定状态和向栅极侧挠曲的稳定状态的两种稳定挠曲状态；根据此浮置栅极层的两种稳定挠曲状态来存储信息。

此结构的信息存储元件进行以下工作。即，在栅极和漏极之间施加初始电压，将电荷注入到浮置栅极，同时形成浮置栅极的两种稳定挠曲状态中的一种稳定挠曲状态，进行初始化。然后，为了不使浮置栅极的注入电荷变化就能改变稳定挠曲状态，施加比初始电压更小的写入电压。选择符合此电压，通过改变或不改变浮置栅极的稳定挠曲状态，来写入信息。假如浮置栅极的稳定挠曲状态为沟道侧的挠曲状态，则由于浮置栅极的注入电荷而增加电场对沟道的影响；假如处于栅极侧挠曲状态，则由于浮置栅极的注入电荷而减少电场对沟道的影响，所以通过检测出源极漏极间的电流大小，就能够读取写入的信息。

例如，浮置栅极，开始时假设向沟道侧挠曲稳定，假如对漏极施加正初始电压、对栅极施加负初始电压，则空穴就被注入到浮置栅极、同时通过已注入的空穴电荷与从漏极向栅极的电场的库仑相互作用力，浮置栅极向栅极侧挠曲稳定。接着，假如对漏极施加负写入电压、对栅极施加正写入电压，则由于以注入到浮置栅极的空穴电荷不产生变化，因此通过空穴电荷与从栅极向漏极的电场的库仑相互作用力，浮置栅极向沟道侧挠曲稳定。由于具有空穴电荷的浮置栅极靠近沟道，因此就改变了沟道的导电率、改变了源极和漏极的电流值。

优选本发明的信息存储元件的栅绝缘膜由氧化硅构成。优选上述浮置栅极层是含有结晶硅颗粒的氧化硅层。根据此结构，由于结晶硅的电子亲和力及离子化能级较大，因此就能够良好地保持注入到浮置栅极的电荷，、不会因写入电压而变化。

此外，浮置栅极层也可以是用氧化硅层夹持多晶硅薄膜层的结构。此外，夹持多晶硅薄膜层的两个氧化硅层的膜厚也可以不同。根据此结构，就能够按挠曲方向使浮置栅极的弹性率不一样，例如能够提高写入速度。

此外，优选此浮置栅极层是在氧化硅层上层叠氮化硅层的结构。根据此结构，由于可在氧化硅层与氮化硅层界面的缺陷能级上保持电荷，因此就能够良好地保持注入到浮置栅极的电荷，且不会因写入电压而产生改变。

根据上述结构的信息存储元件，由于利用浮置栅极的机械动作来进行写入，因此消除了如现有快闪存储器那样对浮置栅极进行写入时流过的浮置栅极和漏极之间的电流所导致的电流路径上的材料的劣化。

接着，说明本发明的信息存储元件的制造方法。制造本发明的信息存储元件在于制造栅绝缘膜，其特征在于，在具有半导体衬底、源极、漏极、栅极和栅绝缘膜的半导体晶体管中，上述栅绝缘膜具有空腔；在此空腔内具有浮置栅极层，该浮置栅极层具有向上述晶体管的沟道侧挠曲的稳定状态和向栅极侧挠曲的稳定状态的两种稳定挠曲状态；上述栅绝缘膜通过以下工序获得：在上述半导体衬底上，利用900℃以上的高温处理来形成第一氧化硅层，腐蚀以便减薄与上述晶体管的沟道区相对应的区域的上述第一氧化硅层，形成与上述空腔对应的凹槽区域的工序；在此层上，利用比900℃低的低温处理来形成第一氮化硅层，将此第一氮化硅层仅残留在上述凹槽区域的工序；在此层上，利用比上述高温处理低的温度来形成上述浮置栅极层的工序；在此层上，利用比900℃低的低温处理来形成第二氮化硅层，腐蚀此氮化硅层，仅在与上述凹槽区域相对应的区域残留此氮化硅层的工序；在此层上，利用900℃以上的高温处理来形成第二氧化硅层，按照上述栅绝缘膜的形状腐蚀由此第二氧化硅层、上述浮置栅极层以及上述第一氧化硅层构成的多层结构体的工序；从按此栅绝缘膜的形状腐蚀的多层结构体中，通过腐蚀除去上述第一和第二氮化硅层，形成上述空腔的工序；以及退火此多层结构体，并挠曲上述浮置栅极的工序。

在上述结构中，优选利用高温处理的第一氧化硅层的形成工序，采用小于等于1000℃的热氧化方法或小于等于900℃的高温CVD方法。此外，优选利用低温处理的第一和第二氮化硅层的形成工序，采用室温等离子体CVD方法。

此外，利用比上述高温处理低的温度来形成上述浮置栅极层的工序，就可以利用小于等于700℃的CVD方法来形成。此时，优选通过控制原料气体的流量、以及原料气体的温度和/或CVD反应容器的温度，形成在氧化膜中埋入Si结晶微粒的结构的浮置栅极层。此外，上述形成浮置栅极层的工序，其特征在于，利用CVD方法来形成第三氧化硅层；在此第三氧化硅层上，通过控制原料气体的流量、以及原料气体的温度和/或CVD反应容器的温度，形成在氧化膜中埋入Si结晶微粒的结构的层；在此层上，利用CVD方法来形成第四氧化硅层；并且上述第三氧化硅层的厚度与上述第四氧化硅层的厚度不同。此外，上述形成浮置栅极层的工序优选利用CVD方法来形成氧化硅层，并在此氧化硅层上利用CVD方法来形成氮化硅层。

此外，从按上述栅绝缘膜形状腐蚀的结构体中腐蚀除去第一和第二氮化硅层、形成上述空腔的工序，是利用氢氟酸从上述结构体的露出氮化硅层的侧面进行的腐蚀。此外，退火结构体并挠曲浮置栅极的工序也可以是在小于等于300℃进行退火。

根据此制造方法，栅绝缘膜具有空腔，就能够形成具有浮置栅极层的栅绝缘膜，该浮置栅极层具有在此空腔内向晶体管的沟道侧稳定挠曲状态和向栅极侧稳定挠曲状态的两种稳定挠曲状态。

应当认为此形成机理如下所述。即，构成绝缘膜的第一和第二氧化硅层，在退火之前，具有在形成时的高温处理温度下的稳定结构，即，若基于退火温度下结构稳定观察，则具有内藏应力的膨胀的结构。此外，与构成浮置栅极的氧化硅层一样，虽然在退火之前，具有形成时的处理温度下的稳定结构，即，若基于退火温度下的稳定结构观察，具有内藏应力的膨胀的结构，但是，由于形成时的处理温度比第一和第二氧化硅层的形成时的处理温度更低，因此膨胀结构的膨胀程度就会比第一和第二氧化硅层的膨胀程度更小。

当退火由第一、第二氧化硅层及构成浮置栅极的氧化硅层构成的结构体时，各个层释放了应力，靠退火温度就会变为稳定的结构并收缩，由于第一和第二氧化硅层比构成浮置栅极的氧化硅层的膨胀程度还要大，因此其收缩也就更大。由此，应当认为，与构成绝缘膜的第一和第二氧化硅层相比，加长了浮置栅极一方，由此就利用空腔内使浮置栅极挠曲。

或者，还可认为此形成机理如下所述。就是说，当使实施退火的浮置栅极层热膨胀时，由于氧化硅的热膨胀系数为正，因此当进行此热处理时，因保持中空状态下的空腔的影响，氧化硅直至充分体积缓和后膨胀。应当认为，由于浮置栅极层的膜厚方向的膨胀非常小，因此浮置栅极层就会近似的按沟道长度方向伸长。此时，应当认为，由于可忽视保持浮置栅极层的栅绝缘膜和保持此栅绝缘膜的衬底的膨胀与相对地充分加大了体积的浮置栅极的膨胀比，由此，在浮置栅极层中，就会产生因弹性能量而获得的两种稳定状态。

而且，本发明的存储阵列，其特征在于，是将上述的信息存储元件作为存储单元的存储阵列。在这种结构的存储阵列中，由于能根据浮置栅极的机械动作进行信息的读写，所以元件不会因漏电流而劣化，从而可形成高速且高可靠的存储器。

附图说明

利用以下的详细说明和表示本发明的实施例的附图，将更加容易理解本发明。而且，附图中所示的实施例不应特别限制本发明，而是为了容易说明及理解。

图1是本发明的第一实施方式的信息存储元件的剖面图，图1(a)表示初始化，图1(b)表示截止状态，图1(c)表示导通状态。

图2是用于计算本发明的信息存储元件的工作特性的说明图。

图3是表示用于计算本发明的信息存储元件的工作速度的物理性质参数的示意图。

图4是表示本发明的信息存储元件的器件参数和通过计算求出的工作速度的示意图。

图5是表示本发明的信息存储元件的漏极电流与栅极电压的依赖关系的示意图。

图6是表示本发明的信息存储元件的截止及导通状态下的漏极电流与漏极电压的依赖关系的示意图。

图7是本发明的浮置栅极层的截面结构图，图7(a)是第一实施方式的浮置栅极的结构图，图7(b)是第二实施方式的浮置栅极的结构图，图7(c)是是第三实施方式的浮置栅极的结构图。

图8是表示本发明的信息存储元件的制造方法的工序概略图。

图9是表示采用本发明的信息存储元件的存储阵列的示意图。

图10是采用本发明的存储阵列的信息处理装置的方框图。

具体实施方式

以下，参照附图来详细说明本发明的优选实施方式，附图中实质上相同或相应的部件采用相同的符号。虽然在本实施方式中，存储载流子为空穴，但即使是电子，如果将导通和截止状态反转来考虑，则完全相同的情况成立。此外，虽然在本实施方式中说明了支承浮置栅极层两端的所谓两端支承架结构的例子，但即使是仅支承浮置栅极层一端的所谓单端支承架结构，也同样成立。

首先，说明本发明的信息存储元件的第一实施方式。

图1是本发明的第一实施方式的信息存储元件的剖面图。按说明工作原理的目的，分为初始化状态图1(a)、截止状态1(b)、导通状态1(c)加以描述。

本发明的信息存储元件，在半导体衬底上具有源极、漏极和栅极，在栅绝缘膜中具有浮置栅极，在栅绝缘膜中的空间内保持并设置着此浮置栅极。具体地参照图1(a)，在p型硅衬底1上形成n型源极2和漏极3，在此表面上形成由氧化硅(SiO₂)构成的栅绝缘膜4，在栅绝缘膜4的中心附近形成浮置栅极层5。此浮置栅极层5由含有硅微粒(直径10～100nm)的氧化硅构成，在此硅微粒中能够事先存储电子或空穴等载流子。在本实施方式中，虽然将含有硅微粒的氧化硅作为例子，但如此后的实施方式所述，也可以是能够存储载流子的其它叠层结构。

在此浮置栅极层5的周围(除了两端的被支承部以外)，在图中的上下方存在成为中空(大气或氮气等气体)的空腔6，在浮置栅极层5和栅绝缘膜4之间空出间隔。浮置栅极层5的沟道长度方向的长度比沟道长度(0.1～1μm)稍微大一点来形成。由此，成为浮置栅极层的弹性能量在向上或向下的一方稍微挠曲的一方较大的所谓双重稳定状态。

例如，当浮置栅极层5在空腔6内向栅极侧7挠曲的状态、即图中向上挠曲的凸起状态，对浮置栅极层5施加向下的力时，如果力为某一值以上，则浮置栅极层5在空腔6内就变为向沟道侧挠曲的状态、即图中向下部挠曲的凹陷状态。从向下挠曲的凹陷状态到向上挠曲的凸起状态的变化是其逆变化。此后将描述在作为机械状态变化的根源的沟道长度方向上较长的浮置栅极层的形成方法。在具有上述特征的栅绝缘膜4的表面，形成由金属(或多晶硅)构成的栅电极7，构成元件。

然后，说明本发明涉及的信息存储元件的信息读写。

图1(a)是表示元件形成后仅进行1次初始化的状态的示意图。设源极电压为Vs、漏极电压为Vd、栅极电压为Vg，Vs＝0，在Vg与Vd之间施加使Vg＜＜Vd的足够大的电压(初始化电压)。由此，就利用从衬底1通过栅绝缘膜4的隧道电流，将空穴8存储到浮置栅极层5。此后，只要在Vg与Vd之间施加着比该初始化电压足够小的电压，存储的空穴就维持被存储状态。

然后，为了实现截止状态(图1(b))，施加比上述初始化电压小且足够将浮置栅极层5的凹陷状态改变为凸起状态的Vg-Vd间电压(截止电压：Vg＜Vd。由此，浮置栅极层5就成为凸起状态，就会加大在浮置栅极层5内存储的空穴8与沟道的平均距离，并且会减少沟道从空穴8承受的静电电场。由于此电场减少，p型沟道就成为截止状态。

另一方面，通过施加与上述截止电压反向的Vg-Vd间电压(导通电压：Vg＞Vd)，浮置栅极层5成为凹陷状态，由此就实现了导通状态(图1(c))。于是，浮置栅极层5向沟道接近移位量9，从空穴8向沟道的电场增加，成为导通状态，由于Vs-Vd间电流Id流过，通过读取它而具有存储器的功能。

然后，使用图2来说明本发明的信息存储元件的工作速度。图2(a)的粗线是一维表示本发明的浮置栅极层的模式图。在浮置栅极层的膜厚足够小、而且可忽视图中的深度方向(沟道宽度方向)的变化的情况下，能够采用这样的一维模型。横轴x表示沟道长度方向的高度，纵轴表示衬底垂直方向的高度。设沟道长度为L₀，浮置栅极层的全长为L，则浮置栅极层就成为图2(a)所示的曲线(凸起状态的例子)。此时，L与L₀基本相等的情况下，浮置栅极层与x轴的间隔Δz就近似表示为下式(1)：

$\mathrm{\Δz}=\frac{1}{2}\sqrt{L^2-L_0^2}=\frac{1}{2}\sqrt{{(L_0+{\mathrm{\κL}}_{0}T)}^2-L_0^2}$ (式1)

这里，T为温度，κ为浮置栅极层的线膨胀系数，且κ＝(1/L₀)·(dL₀/dT)。如后所述，温度T适用元件制造工序的热处理温度。

如此，近似地描绘成为凸起状态的浮置栅极层的力学势能，就成为图2(b)。存在z＝±Δz且弹性能量最低的稳定状态，在由此变位的情况下，因变形而产生能量损失，所以势能增大。实际上，虽然在z＝0和±Δz附近成为谐和振子型势能(图2(b)中，用点划线表示)，但为了简单，用线型(直线)势能近似。

为求出此势能高度，作如下考虑。对浮置栅极层在z方向上施加力F时，Δz变小，即浮置栅极层的长度减少ΔL。此时，下式(2)的关系成立：

$\frac{\mathrm{\ΔL}}{L_0}=\frac{{\mathrm{\κL}}_{0}T}{L_0}=\frac{F}{S}\·\mathrm{\α}---\left(2\right)$

这里，α为浮置栅极层的每单位面积的压缩率，S为浮置栅极层的表面面积(沟道长度×沟道宽度)。

势能高度φ等于浮置栅极层(L＝L₀)直到成为笔直所移动的距离Δz与在其间施加的力F之积(功)。因此，下列等式(3)成立：

φ＝F·Δz    (3)

利用力F按压浮置栅极层的期间，弹性引起的力f工作。由于f相当于势能φ的斜率，可表示为下式(4)：

$f=\frac{\mathrm{\φ}}{\mathrm{\Δz}}=\frac{S}{\mathrm{\α}}\frac{\mathrm{\ΔL}}{L_0}=\frac{S\·\mathrm{\κ}\·T}{\mathrm{\α}}---\left(4\right)$

此力f在z＝+Δz至0之间作为对F的反作用力起作用，在z＝0至-Δz之间作为合力起作用。为了将浮置栅极层从凸起状态改变为凹陷状态，通过将电压Vg施加到栅电极，而将电场施加给浮置栅极层内的存储电荷Q。设栅电极与浮置栅极层的间隔为d，此时浮置栅极层的运动方程式就成为下式(5)和(6)：

$\frac{Q\·\mathrm{Vg}}{d}-f=m\frac{{\∂}^{2}z}{{\∂t}^2},(z=-\mathrm{\Δz}~0)---\left(5\right)$

$\frac{Q\·\mathrm{Vg}}{d}+f=m\frac{{\∂}^{2}z}{{\∂t}^2},(z=0~+\mathrm{\Δz})---\left(6\right)$

这里，m是浮置栅极层的总质量(除了被支承部分)。求解此运动方程式时，按照式(7)求出浮置栅极层从+Δz移动至-Δz所需的时间t_RW：

$t_{\mathrm{RW}}=\sqrt{\frac{2m\·\mathrm{\Δz}}{\left(\frac{Q\·\mathrm{Vg}}{d}\right)-\left(\frac{S\·\mathrm{\κ}\·T}{\mathrm{\α}}\right)}}+\sqrt{\frac{2m\·\mathrm{\Δz}}{\left(\frac{Q\·\mathrm{Vg}}{d}\right)+\left(\frac{S\·\mathrm{\κ}\·T}{\mathrm{\α}}\right)}}---\left(7\right)$

作为浮置栅极层的材料如果考虑氧化硅，则物理性质参数如图3所示。当使用它对沟道长度1μm和0.1μm的代表性的两种情况计算实际的器件参数时，如图4所示。

沟道长度1μm的情况下，工作速度为2.1GHz，沟道长度0.1μm的情况下，工作速度为21GHz，与现有的电存储型快闪存储器相比较，能够得到非常快的工作速度。为此，作为本发明的机械式快闪存储器的信息存储元件，既能避免因电子的出入产生的材料劣化的问题，又能实现较快的工作速度。

图5和图6是本发明的信息存储元件的传输特性的概略图。图5是表示利用栅极电压Vg来重写信息过程的示意图。

最初，设浮置栅极层是凸起状态，存储着空穴。此外，设器件尺寸等参数与图4的结构例1相同。从负极侧将栅极电压Vg施加到正极侧时，在施加到浮置栅极层上的电场能够克服弹性力的临界点(大约6V)处，浮置栅极层从凸起状态改变为凹陷状态。由此，处于截止状态的沟道就成为导通状态，漏极电流Id流过。

随后，将Vg从正极侧施加到负极侧时，在反转的临界点(大约-6V)处浮置栅极层从凹陷状态转变为凸起状态，沟道截止。由于此过程的电流变化成为图5所示的磁滞曲线，若在±20V程度下切换Vg，就能够作为存储器来工作。

图6表示导通及截止的各个状态下的漏极电流与漏极电压Vd的依赖关系。在截止状态下即使施加Vd也未形成沟道，因此几乎没有Id流过(漏电流为1×10^-15A左右)，但在导通状态下，由于沟道处于完全开放的状态，因此就会有大的Id流过。因此，通过测量该电流，能够读取存储的信息。

随后，说明本发明的浮置栅极层的详细结构。成为机械状态变化的根源的沟道长度方向上较长的浮置栅极层，是利用氧化硅等以前一直使用的材料的热膨胀，形成自身组织。图7(a)～(c)示出了这些材料的截面图。

图7(a)是本发明的第一实施方式的浮置栅极层。在此第一实施方式的浮置栅极层5中，具有在氧化硅51内埋入直径大约数十nm程度的硅结晶颗粒10的结构。根据最近的薄膜制造技术的发展，通过化学气相淀积(CVD方法)中的原料气体的流量控制、原料气体或反应容器的温度控制，能够比较容易地淀积此硅结晶颗粒10。希望此硅结晶颗粒10的直径为1nm～50nm程度。此外，此CVD方法可在700℃以下的衬底温度下进行。

在反应原料气体中形成球状硅颗粒，并且仍旧在反应原料气体中使表面氧化后，在衬底上进行淀积，或者以球状硅颗粒的状态一旦在衬底上进行淀积，并利用后续的热处理来氧化表面，由此就形成并获得了被氧化硅覆盖的结晶硅颗粒。

浮置栅极层的膜厚t_ox为0.1～100nm、长度L为0.1～1μm、宽度W为0.1～1μm，此浮置栅极层的长度L及宽度W对应于沟道长度L和沟道宽度W。浮置栅极层的大小与其它实施方式也相同。

具有这种结构时，由于在作为绝缘体的氧化硅中，作为半导体的结晶硅变为孤立，因此在结晶硅中存储了借助隧道电流通过氧化硅的电子(或空穴8)。只要不施加产生最初的隧道电流的电压以上的电压，存储的电子(或空穴8)就在结晶硅中半永久地存储，因此是本发明的浮置栅极层的最适合的结构。

图7(b)是本发明的第二实施方式的浮置栅极层的截面结构。在此第二实施方式的浮置栅极层5中，具有在氧化硅51之间插入了多晶硅薄膜层11的结构。虽然此多晶硅薄膜层11的膜厚t_si取决于浮置栅极层的膜厚，但也可以是与第一实施方式中的硅结晶颗粒相同程度的1～50nm。图7(b)中，d表示多晶硅薄膜层11的上表面侧的氧化硅的膜厚，形成为与下表面侧的氧化硅膜厚具有差异。此时，通过将半导体薄膜的高度位置从氧化硅膜厚的中心移开，就能够具有与弹性能量的挠曲方向有关的各向异性。由此，能够改变与浮置栅极层的挠曲方向有关的弹性常数，因此就能够控制存储元件的重写速度等工作速度。

图7(c)是本发明的第三实施方式的浮置栅极层的截面结构。此浮置栅极层具有重叠了氧化硅膜51和氮化硅膜12这两种类型的绝缘体的结构。制作这种结构的元件时的工艺，与其它情况相比简单，因此能够降低成本。此时的两个绝缘层界面的缺陷13存储电子(或空穴)。而且，在此第三实施方式中，也与第二实施方式相同，通过将绝缘层界面的位置向上方或向下方移位，就能够使弹性势能具有各向异性。

随后，说明本发明的信息存储元件的制造方法。图8是表示本发明的信息存储元件的制造方法的工序概略图。

首先，参照图8(a)，在p型硅衬底1上，通过离子注入或扩散，导入n型杂质，形成n型的源极2和漏极3。在其上，通过热氧化或高温CVD法构图形成氧化硅膜4，以使沟道上部的膜厚变小。热氧化温度大于等于1000℃，高温CVD方法为大于等于900℃。并且，在此之上，降低衬底温度，例如通过等离子体CVD方法在室温下淀积氮化硅层14。

然后，参照图8(b)，通过CMP(化学机械研磨法)，研磨氮化硅层14表面进行平坦化，直到露出氧化硅层4。

还参照图8(C)，通过CVD法，在抛光的表面上淀积浮置栅极层5。在本发明的第一实施方式的情况下，此浮置栅极层5具有图7(a)所示的结构。通过等离子CVD方法，在此浮置栅极层5之上构图形成氮化硅层14，以便仅残留沟道部分。并且，在此之上，通过高温CVD方法淀积氧化硅4。

然后，参照图8(d)，构图氧化硅膜4、浮置栅极层5，以便仅残留沟道部的周围。此时，暴露出仅残留沟道部四周的图8(d)所示的截面(其它的截面也相同)。

参照图8(e)，最后将已构图的衬底，浸入例如HF(氢氟酸)水溶液中，仅对氮化硅层14进行选择腐蚀，由此在浮置栅极层5的上下方形成空腔6。此时，由于通过等离子CVD方法来形成氮化硅层14，因此含有较多的耗尽、氢键和缺陷。因此，即使利用氢氟酸进行湿法腐蚀，氮化硅层也会比存在于浮置栅极层5的上下方的氧化硅层更早被腐蚀。由此，实际中，就能够选择地只去除氮化硅层。

此后，使用退火炉，对整个衬底实施300℃左右的退火处理。构成绝缘膜的第一及第二氧化硅层4在退火之前具有在形成时的高温处理温度下稳定的结构，即，若基于退火温度下结构稳定观察，则具有内藏应力的膨胀的结构。此外，与构成浮置栅极5的氧化硅层一样，虽然在退火之前具有形成时的处理温度下稳定的结构，即，若从退火温度下稳定的结构看，具有内藏了应力的膨胀的结构，但是，由于形成时的处理温度比第一和第二氧化硅层4的形成处理温度更低，因此膨胀程度就会比第一和第二氧化硅层更小。当退火由第一、第二氧化硅层4及构成浮置栅极5的氧化硅层构成的结构体时，各个层释放了应力，变为在退火温度下稳定的结构并收缩，但是，由于第一和第二氧化硅层4比构成浮置栅极5的氧化硅层的膨胀程度还要大，因此其更大程度地收缩。由此，应当认为，与构成绝缘膜的第一和第二氧化硅层4相比，构成浮置栅极5的氧化硅层变长，浮置栅极5在空腔6内挠曲。

或者，由于氧化硅的热膨胀系数为正，因此受此热处理和保持中空的空腔的影响，氧化硅膨胀，直到体积充分缓和。也可以认为，如果对于浮置栅极层的沟道长度0.1～1μm、设置膜厚为数十nm，由于浮置栅极层的膜厚方向的膨胀非常小，因此浮置栅极层就会近似地向沟道长度方向伸长。此时，保持浮置栅极层5的栅绝缘膜4和保持此栅绝缘膜4的衬底1的膨胀相对地充分加大了体积，因此与浮置栅极的膨胀相比可忽略。由此，认为在浮置栅极层5中产生了利于弹性能量的双重稳定状态。

这种结构的本实施方式的存储器单元的信息存储元件，例如按照图9中所示的阵列形状进行连接，在构成各个存储器单元的晶体管中，按行方向排列的晶体管的栅极，共通地与各个字线WD1～WDn连接，按列方向排列的晶体管的漏极共通地与各个数据线DL1～DLm连接，此外所有晶体管的源极分别与公用源极线SL连接。由此，以阵列形状排列本发明的信息存储元件，就能够构成存储阵列。

图10示出组装了作为本发明的信息存储元件的存储器单元的微处理器的方框图。在系统总线与输入部及输出部连接的微处理器内部，构成了与承担主要运算的运算部连接的存储器部。通过在此存储器部中装入本发明的存储器单元，由此就能够形成高速、高可靠性的微处理器。

产业上利用的可能性

基于以上说明能够理解，根据本发明的信息存储元件，信息的存储不是利用对浮置栅极的电子的出入，而是通过从外部向预先在浮置栅极层中存储的电子(或空穴)施加电压，来改变浮置栅极层的机械状态，利用沟道电流读取已改变的浮置栅极层的状态。因此，根据此机械状态变化，对浮置栅极的电子(或空穴)的出入，也可在元件形成之后仅进行一次，仅通过浮置栅极层的机械动作进行此后的读写，而不需要进行电子的出入，所以就能够消除在现有快闪存储器中被发现的元件劣化的问题。

而且，利用本发明的信息存储元件的制造方法，就能够在栅绝缘膜中隔着空间制造出浮置栅极，同时具有能够给浮置栅极带来弹性双重稳定状态的效果。

此外，利用本发明的存储阵列，由于能够通过浮置栅极的机械动作来读写信息，因此不存在基于电流的元件劣化，可构成高速且高可靠性的存储器。

Claims (16)

1.一种信息存储元件，其特征在于，

在具有半导体衬底、源极、漏极、栅极和栅绝缘膜的半导体晶体管中，

上述栅绝缘膜具有空腔；

在此空腔内具有浮置栅极层，该浮置栅极层具有向上述晶体管的沟道侧挠曲的稳定状态和向栅极侧挠曲的稳定状态这两种稳定挠曲状态，利用此浮置栅极层的两种稳定挠曲状态来存储信息。

2.根据权利要求1所述的信息存储元件，其特征在于，上述栅绝缘膜由氧化硅构成。

3.根据权利要求1所述的信息存储元件，其特征在于，上述浮置栅极层是含有结晶硅颗粒的氧化硅层。

4.根据权利要求1所述的信息存储元件，其特征在于，上述浮置栅极层是由氧化硅层夹持多晶硅薄膜层的结构。

5.根据权利要求4所述的信息存储元件，其特征在于，夹持上述多晶硅薄膜层的两个氧化硅层的膜厚不同。

6.根据权利要求1所述的信息存储元件，其特征在于，上述浮置栅极层是在氧化硅层上层叠氮化硅层的结构。

7.一种信息存储元件的制造方法，其特征在于，

在具有半导体衬底、源极、漏极、栅极和栅绝缘膜的半导体晶体管中，上述栅绝缘膜具有空腔；在此空腔内具有浮置栅极层，该浮置栅极层具有向上述晶体管的沟道侧挠曲的稳定状态和向栅极侧挠曲的稳定状态这两种稳定挠曲状态；

上述栅绝缘膜通过以下工序获得：

在上述半导体衬底上，利用900℃以上的高温处理来形成第一氧化硅层，腐蚀并减薄与上述晶体管的沟道区相对应的区域的上述第一氧化硅层，形成与上述空腔对应的凹槽区域的工序；

在上述第一氧化硅层上，利用比上述900℃低的低温处理来形成第一氮化硅层，将此第一氮化硅层仅残留在上述凹槽区域的工序；

在上述第一氧化硅层和上述第一氮化硅层的层上，利用比上述高温处理低的温度来形成上述浮置栅极层的工序；

在上述浮置栅极层上，利用比上述900℃低的低温处理来形成第二氮化硅层，腐蚀此氮化硅层，仅在与上述凹槽区域相对应的区域残留此氮化硅层的工序；

在上述第二氮化硅层和上述浮置栅极层的层上，利用900℃以上的高温处理来形成第二氧化硅层，按照上述栅绝缘膜的形状腐蚀由此第二氧化硅层、上述浮置栅极层以及上述第一氧化硅层构成的多层结构体的工序；

从按此栅绝缘膜的形状腐蚀的多层结构体中，通过腐蚀除去上述第一和第二氮化硅层，形成上述空腔的工序；以及

退火此多层结构体，并使上述浮置栅极挠曲的工序。

8.根据权利要求7所述的信息存储元件的制造方法，其特征在于，利用上述高温处理的第一氧化硅层的形成工序，采用大于等于1000℃的热氧化方法或大于等于900℃的高温CVD方法。

9.根据权利要求7所述的信息存储元件的制造方法，其特征在于，利用上述低温处理的第一和第二氮化硅层的形成工序，采用室温等离子CVD方法。

10.根据权利要求7所述的信息存储元件的制造方法，其特征在于，利用比上述高温处理低的温度形成上述浮置栅极层的工序，采用小于等于700℃的CVD方法。

11.根据权利要求10所述的信息存储元件的制造方法，其特征在于，利用小于等于700℃的CVD方法来形成浮置栅极层的工序，是通过控制原料气体的流量、以及控制原料气体的温度和/或CVD反应容器的温度，形成在氧化膜中埋入Si结晶微粒的结构的浮置栅极层的工序。

12.根据权利要求10所述的信息存储元件的制造方法，其特征在于，利用小于等于700℃的CVD方法来形成浮置栅极层的工序是：利用CVD方法来形成第三氧化硅层；在此第三氧化硅层上，通过控制原料气体的流量、以及控制原料气体的温度或/和CVD反应容器的温度，形成在氧化膜中埋入Si结晶微粒的结构的层；在此氧化膜中埋入Si结晶微粒的结构的层上利用CVD方法来形成第四氧化硅层；并且上述第三氧化硅层的厚度与上述第四氧化硅层的厚度不同。

13.根据权利要求10所述的信息存储元件的制造方法，其特征在于，利用小于等于700℃的CVD方法来形成浮置栅极层的工序是，利用CVD方法来形成氧化硅层并在此氧化硅层上利用CVD方法来形成氮化硅层的工序。

14.根据权利要求7所述的信息存储元件的制造方法，其特征在于，从按上述栅绝缘膜形状腐蚀的结构体中通过腐蚀除去第一和第二氮化硅层来形成上述空腔的工序，是利用氢氟酸从上述结构体的露出氮化硅层的侧面进行的腐蚀。

15.根据权利要求7所述的信息存储元件的制造方法，其特征在于，退火上述结构体并使浮置栅极挠曲的工序，是在小于等于300℃进行退火。

16.一种存储阵列，其特征在于，将权利要求1所述的信息存储元件作为存储单元。

Images