CH660102A5 - Einrichtung zur erzeugung von pseudozufalls-bitfolgen. - Google Patents

Einrichtung zur erzeugung von pseudozufalls-bitfolgen. Download PDF

Info

Publication number
CH660102A5
CH660102A5 CH171/83A CH17183A CH660102A5 CH 660102 A5 CH660102 A5 CH 660102A5 CH 171/83 A CH171/83 A CH 171/83A CH 17183 A CH17183 A CH 17183A CH 660102 A5 CH660102 A5 CH 660102A5
Authority
CH
Switzerland
Prior art keywords
output
input
inputs
gate
blocks
Prior art date
Application number
CH171/83A
Other languages
German (de)
English (en)
Inventor
Maurizio Pioli
Original Assignee
Int Standard Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Int Standard Electric Corp filed Critical Int Standard Electric Corp
Publication of CH660102A5 publication Critical patent/CH660102A5/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
    • G06F2207/581—Generating an LFSR sequence, e.g. an m-sequence; sequence may be generated without LFSR, e.g. using Galois Field arithmetic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/58—Indexing scheme relating to groups G06F7/58 - G06F7/588
    • G06F2207/583—Serial finite field implementation, i.e. serial implementation of finite field arithmetic, generating one new bit or trit per step, e.g. using an LFSR or several independent LFSRs; also includes PRNGs with parallel operation between LFSR and outputs

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
CH171/83A 1982-01-15 1983-01-13 Einrichtung zur erzeugung von pseudozufalls-bitfolgen. CH660102A5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT19147/82A IT1153414B (it) 1982-01-15 1982-01-15 Dispositivo per la generazione di sequenze pseudo casuali di cifre binarie

Publications (1)

Publication Number Publication Date
CH660102A5 true CH660102A5 (de) 1987-03-13

Family

ID=11155254

Family Applications (1)

Application Number Title Priority Date Filing Date
CH171/83A CH660102A5 (de) 1982-01-15 1983-01-13 Einrichtung zur erzeugung von pseudozufalls-bitfolgen.

Country Status (7)

Country Link
JP (1) JPS58170144A (it)
AU (1) AU557654B2 (it)
CH (1) CH660102A5 (it)
ES (1) ES8402437A1 (it)
FR (1) FR2520136B1 (it)
GB (1) GB2117149B (it)
IT (1) IT1153414B (it)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2563392B1 (fr) * 1984-04-19 1986-06-06 Loire Electronique Generateur pseudo-aleatoire
DE3840857A1 (de) * 1988-12-03 1990-06-07 Hella Kg Hueck & Co Einrichtung zur fernsteuerung von sicherungseinrichtungen
JP2008000786A (ja) * 2006-06-22 2008-01-10 Sumitomo Heavy Industries Techno-Fort Co Ltd 熱間鍛造プレスおよびその鍛造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1517275A (en) * 1975-07-01 1978-07-12 British Broadcasting Corp Electrical random source
DE3010969A1 (de) * 1980-03-21 1981-10-01 Siemens AG, 1000 Berlin und 8000 München Pcm-system mit sendeseitigem verwuerfler und empfangsseitigem entwuerfler

Also Published As

Publication number Publication date
AU9154782A (en) 1983-07-21
AU557654B2 (en) 1987-01-08
FR2520136B1 (fr) 1990-09-14
JPH0220021B2 (it) 1990-05-07
IT8219147A0 (it) 1982-01-15
GB2117149B (en) 1985-05-09
GB2117149A (en) 1983-10-05
ES519024A0 (es) 1984-02-16
ES8402437A1 (es) 1984-02-16
JPS58170144A (ja) 1983-10-06
GB8301090D0 (en) 1983-02-16
FR2520136A1 (fr) 1983-07-22
IT1153414B (it) 1987-01-14

Similar Documents

Publication Publication Date Title
DE1537062C3 (de) Schlüsselgenerator
DE2510278C2 (de) Pseudozufalls-Wortgenerator
EP0078903A1 (de) Verfahren und Anordnung zur Sicherstellung der Start-Synchronisation eines aus Bit-Impulsfolgen bestehenden Telegramms innerhalb eines Empfängers
DE2726277A1 (de) Abtastsignaldetektor
DE3618865A1 (de) Maximallaengen-schieberegister-schaltfolge-generator
DE3317545C2 (it)
DE69323421T2 (de) Verfahren zur Steuerung eines synchronen elektrischen Systems und synchrones elektrisches System mit einem Zufallstaktsignal
DE3208240A1 (de) Serien-parallel-umsetzer
DE2720863A1 (de) Logisches schaltnetzwerk
DE2154019C3 (de) Zufallskodegenerator
DE69127152T2 (de) Schneller Zähler/Teiler und dessen Verwendung in einem Zähler mit Impulsunterdrückung
DE2437873C2 (de) Vorrichtung zur Erstellung eines Neutralisierungssignals für einen Echounterdrücker
CH660102A5 (de) Einrichtung zur erzeugung von pseudozufalls-bitfolgen.
DE3131897A1 (de) Steuersignal-multiplexschaltung
DE2057256A1 (de) Verfahren und Schaltungsanordnung zur Datensicherung bei der UEbertragung binaerer Daten
DE69726648T2 (de) Generator elektronischer Impulse mit programmierbarer Dauer und Frequenz
DE1221277B (de) Anordnung zur Demodulation von zweiphasigen Digitalsignalen
DE2758012C3 (de) Schaltungsanordnung zur Erzeugung einer binärcodierten Impulsfolge
EP0146865B1 (de) Verfahren zum Erzeugen zufallsähnlicher Binärzeichenfolgen
DE1524884C3 (de) VerfahFen und Schaltungsanordnung zur Übertragung digitaler Nachrichten unter Bildung und Einfügung von Prüfbits
DE19813965C1 (de) Verfahren zum Übertragen von digitalen Datenimpulsen mit einem in seiner Taktfrequenz steuerbaren Datenübernahmetaktgenerator
DE4431791A1 (de) Signalauswahlvorrichtung
DE1537949A1 (de) Schaltungsanordnung zur Chiffrierung und Dechiffrierung impulsfoermig uebertragener Nachrichten
DE2734136C3 (de) Schaltungsanordnung zum Einstellen unterschiedlicher Betriebsarten in einem gerufenen Datenempfänger
EP0197475B1 (de) Wortweise arbeitender, multiplikativer Verwürfler und Entwürfler

Legal Events

Date Code Title Description
PUE Assignment

Owner name: ALCATEL N.V.

PL Patent ceased